專利名稱：相鄰連線間的寄生電容參數(shù)估算方法和電路優(yōu)化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，更具體的說，是涉及一種相鄰連線間的寄生電容參數(shù)估算方法和電路優(yōu)化方法。
背景技術(shù)：
隨著科技的發(fā)展，電路優(yōu)化設(shè)計(jì)成為集成電路設(shè)計(jì)流程中的一個(gè)重要階段。電路優(yōu)化的目的就是提高電路的電學(xué)性能，而電路的最終實(shí)際電學(xué)性能不僅取決電路的器件參數(shù)值，還取決于器件本身的寄生效應(yīng)、器件之間的寄生效應(yīng)、連線本身的寄生效應(yīng)、連線之間的寄生效應(yīng)、以及連線和器件之間的寄生效應(yīng)，而在其中相鄰連線間的寄生效應(yīng)尤為關(guān)鍵。從電路優(yōu)化理論上來講，為了得到準(zhǔn)確的電路優(yōu)化結(jié)果，需要精確考慮所設(shè)計(jì)的電路上的各個(gè)器件連線之間的寄生效應(yīng)，尤其是電容之間所產(chǎn)生的寄生效應(yīng)，也稱為寄生電容。針對(duì)該寄生電容，在現(xiàn)有技術(shù)面向電路進(jìn)行微調(diào)優(yōu)化的過程中，該寄生電容的估算方法主要包括:通過現(xiàn)有寄生參數(shù)提取軟件工具對(duì)集成電路的物理版圖中的寄生參數(shù)進(jìn)行分析和提取，并基于電路性能的評(píng)估對(duì)電路參數(shù)進(jìn)行微調(diào)，并據(jù)微調(diào)后的電路參數(shù)進(jìn)行相應(yīng)物理版圖微調(diào)，重復(fù)執(zhí)行上述過程，直至電路性能的評(píng)估滿足設(shè)計(jì)要求。由此可見，現(xiàn)有技術(shù)的面向電路進(jìn)行微調(diào)優(yōu)化的過程中，由于電路的微調(diào)次數(shù)成千上萬，甚至數(shù)十萬以上。如此次數(shù)內(nèi)每次都循環(huán)調(diào)用現(xiàn)有寄生參數(shù)提取軟件工具進(jìn)行器件連線之間的寄生參數(shù)提取和物理版圖微調(diào)比較費(fèi)時(shí)間，導(dǎo)致整個(gè)優(yōu)化過程速度很慢，優(yōu)化效率低。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了 一種相鄰連線間的寄生電容參數(shù)估算方法和電路優(yōu)化方法，以克服現(xiàn)有技術(shù)中由于在電路優(yōu)化設(shè)計(jì)的時(shí)候，電路的微調(diào)次數(shù)成千上萬，甚至數(shù)十萬以上，造成在如此次數(shù)內(nèi)每次都循環(huán)調(diào)用現(xiàn)有寄生參數(shù)提取軟件工具進(jìn)行器件連線之間的寄生參數(shù)提取和物理版圖微調(diào)比較費(fèi)時(shí)間，導(dǎo)致整個(gè)優(yōu)化過程速度很慢，優(yōu)化效率低的問題。為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:一種相鄰連線間的寄生電容參數(shù)估算方法，應(yīng)用于電路優(yōu)化，包括:獲取待優(yōu)化電路中的各個(gè)電路器件的結(jié)構(gòu)參數(shù)P1, P2,..., ρη，η的取值為能夠決定所述各個(gè)電路器件的幾何尺寸的結(jié)構(gòu)參數(shù)的個(gè)數(shù)，η的取值為正整數(shù)；依據(jù)所述各個(gè)電路器件的所述結(jié)構(gòu)參數(shù)P1, P2,, Pn構(gòu)建所述待優(yōu)化電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)；以所述相鄰連線間的寄生電容參數(shù)估算函數(shù)估算電路中相鄰連線間的寄生電容參數(shù)。
優(yōu)選的，獲取待優(yōu)化電路中的各個(gè)電路器件的結(jié)構(gòu)參數(shù)Pl，p2，...，Pn，依據(jù)所述各個(gè)電路器件的所述結(jié)構(gòu)參數(shù)P1, P2, , Pn構(gòu)建所述待優(yōu)化電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)的過程包括:以所述結(jié)構(gòu)參數(shù)P1, P2,, Pn為函數(shù)參量，分別構(gòu)建器件外框在X方向上的尺寸函數(shù)和器件外框在Y方向上的尺寸函數(shù)；將所述各個(gè)電路器件分為m個(gè)組，每組內(nèi)有s個(gè)器件，其中，m X S=j，m和s的取值
為小于等于j的正整數(shù)，依據(jù)m組個(gè)電路器件的XL1......XLs和YL1......YLs,分別構(gòu)建相
鄰連線段之間間距函數(shù)和相鄰連線段之間投影長(zhǎng)度函數(shù)，其中，XL1.......XLs表示s個(gè)器
件的器件外框在X方向上的尺寸，YL1......YLs表不s個(gè)器件的器件外框在Y方向上的尺
寸；依據(jù)所述相鄰連線段之間間距函數(shù)得到d，同時(shí)，依據(jù)所述相鄰連線段之間投影長(zhǎng)度函數(shù)得到Lp，并以所述d和所述Lp為參量，構(gòu)建所述待優(yōu)化電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)，其中，d表示相鄰連線段之間間距，Lp表示相鄰連線段之間投影長(zhǎng)度。優(yōu)選的，所述器件外框在X方向上的尺寸函數(shù)包括:p2，…，Pn)=C1,2 X P1X P2+...+cn_1；nXpn_! X P^c1 X P!+c2 X p2+...+cnXpn+c0其中，XL表不器件外框在X方向上的尺寸，c1>2,...，cn_1；n, C1, c2,..., cn, C0表不結(jié)構(gòu)參數(shù)及結(jié)構(gòu)參數(shù)之間對(duì)XL的影響系數(shù)，fXL表示XL函數(shù)曲線；所述器件外框在Y方向上的尺寸函數(shù)包括:Yl^fVjp” p2，…，Pn)=k1； 2 X P1X P2+...+kn_1；nXpn_! X Pjk1 X P^k2 X p2+...+knXpn+k0其中，YL表示器件外框在Y方向上的尺寸，k1;2，...，kn_1； n, k1； k2,..., kn, kQ表示結(jié)構(gòu)參數(shù)及結(jié)構(gòu)參數(shù)之間對(duì)YL的影響系數(shù)，fYL表示YL函數(shù)曲線。優(yōu)選的，所述相鄰連線段之間間距函數(shù)包括:d=fd(XL1, XL2,...XLs, YL1, YL2,…YLs)=Cx1 X XL^cx2 X XL2+…+cxs X XL^cy1 X YL^cy2 X YL2+…+cys X YLs+d0其中，d表示相鄰連線段之間間距，fd表示相鄰連線段之間間距函數(shù)曲線，CX1, CX2,…CXs, Cy1, cy2,…cys, (Itl表示不同器件外框尺寸對(duì)相鄰連線段之間間距的影響系數(shù)；所述相鄰連線段之間投影長(zhǎng)度函數(shù)包括:Lp=fp (XL1, XL2,...XLs, YL1, YL2,…YLs)=lcx1XXL1+lcx2XXL2+***+lcxsXXLs+lcy1X YL^lcy2X YL2+* "+Icys X YLS+LP0其中，Lp表示相鄰連線段之間投影長(zhǎng)度，fp表示相鄰連線段之間投影長(zhǎng)度函數(shù)曲線，Icx1, Icx2, ---1cxs, Icy1, Icy2,…Icys, Lpci表示不同器件外框尺寸對(duì)相鄰連線段之間投影長(zhǎng)度的影響系數(shù)。優(yōu)選的，所述待優(yōu)化電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)包括:Cp=fc (d, Lp) =Ii1X (Lp/d) +k0+k_! X (d/Lp) +k_2X (d/Lp)2+k_3X (d/Lp)3其中Cp表示相鄰連線段之間的寄生電容，fc表示相鄰連線段之間的寄生電容估算函數(shù)曲線，k1； k0, k+ k_2，k_3表示所述d和所述Lp對(duì)相鄰連線間的寄生電容的影響系數(shù)。優(yōu)選的，獲得所述器件外框在X方向上的尺寸函數(shù)中的所述Cl，2，...，Cn-1，η，。1，。2，...，C。的矛王包括:獲取待優(yōu)化電路中的所述各個(gè)電路器件的XL]，根據(jù)所述XL]對(duì)所述4進(jìn)行曲線擬合，從擬合的曲線中計(jì)算得到所述C1^...，Cn_1； n, C1, C2,..., Cn, C。。優(yōu)選的，獲得所述器件外框在Y方向上的尺寸函數(shù)中的所述ki，2，...，kn—ι，n，ki，kg,...，kn，k。的xi矛王包括:獲取待優(yōu)化電路中的所述各個(gè)電路器件的YLj，根據(jù)所述YLj對(duì)所述&進(jìn)行曲線擬合，從擬合的曲線中計(jì)算得到所述k1>2，...，kn_1；n, k1； k2,..., kn, kQ。優(yōu)選的，獲得所述相鄰連線段之間間距函數(shù)中的所述CXl，CX2,...CXs, Cy1, cy2,…cys, d0的過程包括:構(gòu)建參量為Cx1, Cx2,...CXs, Cy1, cy2,...cys, d0 的線性方程:
權(quán)利要求
1.一種相鄰連線間的寄生電容參數(shù)估算方法，應(yīng)用于電路優(yōu)化，其特征在于，包括: 獲取待優(yōu)化電路中的各個(gè)電路器件的結(jié)構(gòu)參數(shù)P1, P2,, Ρη，η的取值為能夠決定所述各個(gè)電路器件的幾何尺寸的結(jié)構(gòu)參數(shù)的個(gè)數(shù)，η的取值為正整數(shù)； 依據(jù)所述各個(gè)電路器件的所述結(jié)構(gòu)參數(shù)P1, P2,, Pn構(gòu)建所述待優(yōu)化電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)； 以所述相鄰連線間的寄生電容參數(shù)估算函數(shù)估算電路中相鄰連線間的寄生電容參數(shù)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，獲取待優(yōu)化電路中的各個(gè)電路器件的結(jié)構(gòu)參數(shù)P1, P2, , Pn ，依據(jù)所述各個(gè)電路器件的所述結(jié)構(gòu)參數(shù)P1, P2, , Pn構(gòu)建所述待優(yōu)化電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)的過程包括: 以所述結(jié)構(gòu)參數(shù)Pl，P21, Pn為函數(shù)參量，分別構(gòu)建器件外框在X方向上的尺寸函數(shù)和器件外框在Y方向上的尺寸函數(shù)； 將所述各個(gè)電路器件分為m個(gè)組，每組內(nèi)有S個(gè)器件，其中，mXs=j，m和s的取值為小于等于j的正整數(shù)，依據(jù)m組個(gè)電路器件的XL1......XLs和YL1......YLs,分別構(gòu)建相鄰連線段之間間距函數(shù)和相鄰連線段之間投影長(zhǎng)度函數(shù)，其中，XL1......XLs表示s個(gè)器件的器件外框在X方向上的尺寸，YL1......YLs表不s個(gè)器件的器件外框在Y方向上的尺寸； 依據(jù)所述相鄰連線段之間間距函數(shù)得到d，同時(shí)，依據(jù)所述相鄰連線段之間投影長(zhǎng)度函數(shù)得到Lp,并以所述d和所述Lp為參量,構(gòu)建所述待優(yōu)化電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)，其中，d表示相鄰連線段之間間距，Lp表示相鄰連線段之間投影長(zhǎng)度。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述器件外框在X方向上的尺寸函數(shù)包括: XL=fXL (P1, P2,…，Pn) =C1,2 X P1X P2+...+cn_1；nXpn_! X Pjc1 X P!+c2 X p2+...+cnXpn+c0 其中，XL表不器件外框在X方向上的尺寸，c1；2)...，cn_1；n, C1, c2,, cn, C0表不結(jié)構(gòu)參數(shù)及結(jié)構(gòu)參數(shù)之間對(duì)XL的影響系數(shù)，fXL表示XL函數(shù)曲線； 所述器件外框在Y方向上的尺寸函數(shù)包括: YL=fYL (p1； p2,…，pn) =^2Xp1Xp2+--- +kn_1； η X Pn-1 X Pn+ki X P^k2 X p2+.- -+kn X pn+k0 其中，YL表示器件外框在Y方向上的尺寸，k1；2,kn_1；n, k1； k2,..., kn, k0表示結(jié)構(gòu)參數(shù)及結(jié)構(gòu)參數(shù)之間對(duì)YL的影響系數(shù)，fYL表示YL函數(shù)曲線。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述相鄰連線段之間間距函數(shù)包括: d=fd (XL1, XL2,…XLs, YL1, YL2,…YLs) =Cx1 X XL^cx2 X XL#..+cxs X XL^cy1 X YL^cy2 X YL2+*..+cys X YLs+d0其中，d表示相鄰連線段之間間距，fd表示相鄰連線段之間間距函數(shù)曲線，CX1, CX2,...CXs, Cy1, cy2,...cys, (Itl表示不同器件外框尺寸對(duì)相鄰連線段之間間距的影響系數(shù)； 所述相鄰連線段之間投影長(zhǎng)度函數(shù)包括:Lp=fp (XL1, XL2,…XLs, YL1, YL2,…YLs) =Icx1 X XL^lcx2 X XL2+*..+Icxs X XL^lcy1 X YL^lcy2 X YL2+*..+IcysX YLS+LP0 其中，Lp表示相鄰連線段之間投影長(zhǎng)度，fp表示相鄰連線段之間投影長(zhǎng)度函數(shù)曲線，ICX1, Icx2,...1cxs, Icy1, Icy2,...1cys, Lpci表示不同器件外框尺寸對(duì)相鄰連線段之間投影長(zhǎng)度的影響系數(shù)。
5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述待優(yōu)化電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)包括: Cp=fc(d, Lp) =Ii1X (Lp/d) +k0+k_! X (d/Lp) +k_2 X (d/Lp)2+k_3X (d/Lp)3 其中Cp表示相鄰連線段之間的寄生電容，fc表示相鄰連線段之間的寄生電容估算函數(shù)曲線，k1； k0, k+ k_2，k_3表示所述d和所述Lp對(duì)相鄰連線間的寄生電容的影響系數(shù)。
6.根據(jù)權(quán)利要求3所述的方法，其特征在于，獲得所述器件外框在X方向上的尺寸函數(shù)中的所述c 1，2,..., Cn-l，n， C1, C2,..., Cn, C0 的過程包括: 獲取待優(yōu)化電路中的所述各個(gè)電路器件的XLj，根據(jù)所述XLj對(duì)所述&^進(jìn)行曲線擬合，從擬合的曲線中計(jì)算得到所述C1, 2，...，cn_1；n, C1, C2, , Cn, C。。
7.根據(jù)權(quán)利要求3所述的方法，其特征在于，獲得所述器件外框在Y方向上的尺寸函數(shù)中的所述k1;2，...，kn—ι，η， k1； k2,..., kn, k0 的過程包括: 獲取待優(yōu)化電路中的所述各個(gè)電路器件的YLj，根據(jù)所述YLj對(duì)所述&^進(jìn)行曲線擬合，從擬合的曲線中計(jì)算得到所述k1>2,...，kn_1；n, k1； k2,..., kn, kQ。
8.根據(jù)權(quán)利要求4所述的方法，其特征在于，獲得所述相鄰連線段之間間距函數(shù)中的所述 CX1, CX2,...CXs, Cy1, cy2,...cys, d0 的過程包括: 構(gòu)建參量為 Cx1, Cx2,...CXs, Cy1, cy2,...cys, d0 的線性方程:
9.根據(jù)權(quán)利要求4所述的方法，其特征在于，獲得所述相鄰連線段之間投影長(zhǎng)度函數(shù)中的所述 Icx1, Icx2,...1cxs, Icy1, Icy2,...1cys, Lp0 的過程包括: 構(gòu)建參量為 Icx1, Icx2,...1cxs, Icy1, Icy2,...1cys, Lp0 的線性方程:
10.根據(jù)權(quán)利要求5所述的方法，其特征在于，獲得所述相鄰連線段之間的寄生電容估算函數(shù)中的所述b k0, k+ k_2，k_3的過程包括: 構(gòu)建參量為kp k0, k_1； k_2，k_3的線性方程:
11.根據(jù)權(quán)利要求1或權(quán)利要求2所述的方法，其特征在于，以所述相鄰連線間的寄生電容參數(shù)估算函數(shù)估算電路中相鄰連線間的寄生電容參數(shù)的過程包括: 以所述待優(yōu)化電路中的各個(gè)電路器件的結(jié)構(gòu)參數(shù)Pl，p2，...，Pn為已知參量，分別基于所述器件外框在X方向上的尺寸函數(shù)XLj和所述器件外框在Y方向上的尺寸函數(shù)YLj,獲取XLj和YLj, j取正整數(shù)為電路器件的編號(hào)； 以所述XLj和所述YLj為已知參量，基于所述相鄰連線段之間間距函數(shù):
12.—種電路優(yōu)化方法，其特征在于，包括: 確定電路設(shè)計(jì)； 依據(jù)所述電路設(shè)計(jì)構(gòu)建電路物理版圖； 對(duì)所述電路物理版圖中各個(gè)相鄰連線間的寄生電容參數(shù)進(jìn)行提取，得到寄生電容參數(shù)提取值； 構(gòu)建電路中相鄰連線間的寄生電容參數(shù)估算函數(shù): Cp=fc(d, Lp) =Ii1X (Lpd) +k0+k_! X (d/Lp) +k_2 X (d/Lp)2+k_3X (d/Lp)3 根據(jù)所述電路設(shè)計(jì)和所述寄生電容參數(shù)提取值進(jìn)行電路性能評(píng)估； 當(dāng)所述電路性能不滿足預(yù)設(shè)性能值時(shí)，對(duì)電路中的結(jié)構(gòu)參數(shù)進(jìn)行微調(diào)，得到微調(diào)后的結(jié)構(gòu)參數(shù)值； 以所述微調(diào)后的結(jié)構(gòu)參數(shù)值為參量，基于所述相鄰連線間的寄生電容參數(shù)估算函數(shù)，估算電路中相鄰連線間的寄生電容參數(shù)，得到寄生電容參數(shù)估算值； 根據(jù)所述寄生電容參數(shù)估算值和所述電路設(shè)計(jì)再次進(jìn)行電路性能評(píng)估； 當(dāng)所述電路性能滿足預(yù)設(shè)性能值時(shí)，停止電路中的結(jié)構(gòu)參數(shù)微調(diào)，得到最終的電路設(shè)計(jì)，否則重復(fù)執(zhí)行所述結(jié)構(gòu)參數(shù)微調(diào)、所述電路中相鄰連線之間的寄生電容參數(shù)估算和所述電路性能評(píng)估直至所述電路性能滿足預(yù)設(shè)性能值。
全文摘要
本發(fā)明公開了一種相鄰連線間的寄生電容參數(shù)估算方法和電路優(yōu)化方法，在電路優(yōu)化過程中應(yīng)用相鄰連線間的寄生電容參數(shù)估算方法。同時(shí)，在電路優(yōu)化過程中把對(duì)所述電路物理版圖中各個(gè)相鄰連線間的寄生電容參數(shù)進(jìn)行提取得到寄生電容參數(shù)提取值這一步放置在電路優(yōu)化的循環(huán)體之外，在所述循環(huán)體中，代之循環(huán)執(zhí)行費(fèi)時(shí)極少的所述依據(jù)構(gòu)建的電路中相鄰連線間的寄生電容參數(shù)估算函數(shù)估算電路中相鄰連線之間的寄生電容參數(shù)的步驟加速了整個(gè)優(yōu)化過程，提高了優(yōu)化效率。
文檔編號(hào)G06F17/50GK103150455SQ201310109638
公開日2013年6月12日 申請(qǐng)日期2013年3月29日 優(yōu)先權(quán)日2013年3月29日
發(fā)明者吳玉平, 陳嵐, 呂志強(qiáng) 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所