快閃內(nèi)存裝置及快閃內(nèi)存的數(shù)據(jù)存取方法
【專利摘要】本發(fā)明公開了一種快閃內(nèi)存裝置和快閃內(nèi)存的數(shù)據(jù)存取方法。該數(shù)據(jù)存取方法包括：使用快閃內(nèi)存控制器接收主機(jī)端的第一數(shù)據(jù)；從該快閃內(nèi)存控制器傳輸并寫入該第一數(shù)據(jù)至該快閃內(nèi)存的單層式存儲(chǔ)單元；以及當(dāng)該快閃內(nèi)存控制器接收該主機(jī)端的第二數(shù)據(jù)時(shí)，同時(shí)使用該快閃內(nèi)存控制器運(yùn)行拷貝回寫程序，將該單層式存儲(chǔ)單元中所存的該第一數(shù)據(jù)的一部分合并寫入至多層式存儲(chǔ)單元中。通過以上的方式，主機(jī)端不需等候過長的時(shí)間，可提升快閃內(nèi)存裝置的整體數(shù)據(jù)讀寫效率，此外，通過搭配數(shù)據(jù)快取機(jī)制，使數(shù)據(jù)合并寫入時(shí)同時(shí)使快閃內(nèi)存接收來自于控制器的寫入數(shù)據(jù)，可更加提升整體的數(shù)據(jù)讀寫效率。
【專利說明】快閃內(nèi)存裝置及快閃內(nèi)存的數(shù)據(jù)存取方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及快閃內(nèi)存的數(shù)據(jù)存取機(jī)制，特別有關(guān)于一種快閃內(nèi)存的數(shù)據(jù)存取方法以及快閃內(nèi)存裝置。
【背景技術(shù)】
[0002]一般來說，目前現(xiàn)有技術(shù)中，為了增加存儲(chǔ)的容量，現(xiàn)有的快閃內(nèi)存的存儲(chǔ)單元可以通過多層式存儲(chǔ)組件來實(shí)現(xiàn)之，多層式存儲(chǔ)組件例如是多階存儲(chǔ)單元(Mult1-LevelCell1MLC )或是三階存儲(chǔ)單元(Triple-Level Cell1TLC )，然而，使用多層式存儲(chǔ)單元來儲(chǔ)存數(shù)據(jù)雖然可以實(shí)現(xiàn)較大的數(shù)據(jù)儲(chǔ)存空間，但是相對來說，也需要付出較長的數(shù)據(jù)讀寫/存取時(shí)間，換句話說，使用多層式存儲(chǔ)單元所實(shí)現(xiàn)的快閃內(nèi)存，其整體數(shù)據(jù)的讀寫效率會(huì)較低，當(dāng)使用者通過主機(jī)端發(fā)送并寫入一筆數(shù)據(jù)至快閃內(nèi)存的控制器，之后再通過該控制器寫入該筆數(shù)據(jù)至該快閃內(nèi)存時(shí)，如果該快閃內(nèi)存的數(shù)據(jù)讀寫效率偏低，則主機(jī)端需要等候該筆數(shù)據(jù)寫入完成以后才能發(fā)送并寫入下一筆的數(shù)據(jù)至快閃內(nèi)存的控制器，因此，對使用者來說，當(dāng)寫入一連串的數(shù)據(jù)至快閃內(nèi)存時(shí)，相對應(yīng)地需要等候更長的時(shí)間以完成寫入該一連串?dāng)?shù)據(jù)的操作，這樣一來，雖然多層式存儲(chǔ)單元實(shí)現(xiàn)了較大的數(shù)據(jù)儲(chǔ)存空間，然而也造成了數(shù)據(jù)讀寫效率偏低、數(shù)據(jù)讀寫時(shí)需要較長等候時(shí)間的缺點(diǎn)。

【發(fā)明內(nèi)容】

[0003]因此，本發(fā)明的目的之一在于公開一種快閃內(nèi)存裝置以及快閃內(nèi)存的數(shù)據(jù)存取方法，以解決前述的數(shù)據(jù)讀寫效率偏低、數(shù)據(jù)讀寫時(shí)需要較長等候時(shí)間的缺點(diǎn)。
[0004]根據(jù)本發(fā)明的實(shí)施例，公開了一種快閃內(nèi)存的數(shù)據(jù)存取方法，該數(shù)據(jù)存取方法包含:使用一快閃內(nèi)存控制器接收主機(jī)端的第一數(shù)據(jù)；從該快閃內(nèi)存控制器傳輸并寫入該第一數(shù)據(jù)至該快閃內(nèi)存的單層式存儲(chǔ)單元；以及當(dāng)該快閃內(nèi)存控制器接收該主機(jī)端的第二數(shù)據(jù)時(shí)，同時(shí)使用該快閃內(nèi)存控制器運(yùn)行一拷貝回寫程序(copy back program ),將該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的至少一部分合并寫入(merge )至多層式存儲(chǔ)單元中。
[0005]根據(jù)本發(fā)明的實(shí)施例，公開了一種快閃內(nèi)存裝置，該快閃內(nèi)存裝置包含一快閃內(nèi)存以及一快閃內(nèi)存控制器，其中該快閃內(nèi)存用以儲(chǔ)存數(shù)據(jù)，以及該快閃內(nèi)存控制器耦接到該快閃內(nèi)存并用以從接收一主機(jī)端的第一數(shù)據(jù)，以及接著傳輸并寫入該第一數(shù)據(jù)至該快閃內(nèi)存的單層式存儲(chǔ)單元，當(dāng)該快閃內(nèi)存控制器接收該主機(jī)端的第二數(shù)據(jù)時(shí)，該快閃內(nèi)存控制器同時(shí)運(yùn)行一拷貝回寫程序，將該快閃內(nèi)存的該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的至少一部分合并寫入至該快閃內(nèi)存的多層式存儲(chǔ)單元中。
[0006]根據(jù)本發(fā)明的實(shí)施例，本發(fā)明的實(shí)施例的優(yōu)點(diǎn)在于，當(dāng)快閃內(nèi)存運(yùn)行從單層式存儲(chǔ)單元至多層式存儲(chǔ)單元的數(shù)據(jù)合并寫入時(shí)同時(shí)使快閃內(nèi)存控制運(yùn)行接收來自于主機(jī)端的寫入數(shù)據(jù)，因此，主機(jī)端不需等候過長的時(shí)間，可提升快閃內(nèi)存裝置的整體數(shù)據(jù)讀寫效率，此外，通過搭配數(shù)據(jù)快取機(jī)制，使數(shù)據(jù)合并寫入時(shí)同時(shí)使快閃內(nèi)存接收來自于控制器的寫入數(shù)據(jù)，可更加提升整體的數(shù)據(jù)讀寫效率。
【專利附圖】

【附圖說明】
[0007]圖1是本發(fā)明一優(yōu)選實(shí)施例的快閃內(nèi)存裝置的示意圖。
[0008]圖2是圖1所示的快閃內(nèi)存裝置的數(shù)據(jù)寫入時(shí)序的第一實(shí)施例示意圖。
[0009]圖3是圖1所示的快閃內(nèi)存裝置的數(shù)據(jù)寫入時(shí)序的第二實(shí)施例示意圖。
[0010]圖4是圖1所示的快閃內(nèi)存裝置的數(shù)據(jù)寫入時(shí)序的第三實(shí)施例示意圖。
[0011]圖5是圖1所示的快閃內(nèi)存裝置的數(shù)據(jù)寫入時(shí)序的第四實(shí)施例示意圖。
[0012]圖6是圖1所示的快閃內(nèi)存裝置的數(shù)據(jù)寫入時(shí)序的第五實(shí)施例示意圖。
[0013]圖7是圖1所示的快閃內(nèi)存裝置的數(shù)據(jù)寫入時(shí)序的第六實(shí)施例示意圖。
[0014]圖8A、8B分別 是圖1所示的快閃內(nèi)存裝置在不通過數(shù)據(jù)快取操作以及通過數(shù)據(jù)快取操作分別運(yùn)行數(shù)據(jù)寫入的數(shù)據(jù)寫入時(shí)序的相對應(yīng)實(shí)施例示意圖。
[0015]圖9至圖11分別是圖1所示的快閃內(nèi)存裝置通過數(shù)據(jù)快取操作運(yùn)行數(shù)據(jù)寫入的數(shù)據(jù)寫入時(shí)序的不同實(shí)施例示意圖。
[0016]其中，附圖標(biāo)記說明如下:
[0017]100快閃內(nèi)存裝置
[0018]105快閃內(nèi)存控制器
[0019]110快閃內(nèi)存
[0020]115主機(jī)端
[0021]1051、1103 緩沖器
[0022]1101A-1101C 單層式存儲(chǔ)單元
[0023]1102多層式存儲(chǔ)單元
【具體實(shí)施方式】
[0024]請參照圖1，圖1是本發(fā)明一優(yōu)選實(shí)施例的快閃內(nèi)存裝置100的示意圖?？扉W內(nèi)存裝置100包含一快閃內(nèi)存控制器105與一快閃內(nèi)存110，快閃內(nèi)存裝置100是外部電性連接至一主機(jī)端115，快閃內(nèi)存控制器105包含一緩沖器1051，快閃內(nèi)存110包含多個(gè)單層式存儲(chǔ)單元(Single-Level Cell, SLC ) 1101A-1101C、多個(gè)多層式存儲(chǔ)單元1102 (在此僅繪示一個(gè)作為代表)、一個(gè)緩沖器1103 (可內(nèi)建有數(shù)據(jù)快取機(jī)制)，一筆數(shù)據(jù)儲(chǔ)存在快閃內(nèi)存110時(shí)是儲(chǔ)存在多個(gè)多層式存儲(chǔ)單元1102中，本實(shí)施例中，多層式存儲(chǔ)單元1102是三層式存儲(chǔ)單元(Triple-Level Cell, TLC )，并搭配使用三個(gè)單層式存儲(chǔ)單元1101A-1101C來實(shí)現(xiàn)較高數(shù)據(jù)寫入速度的效能，然而，這并非是本發(fā)明的限制，其它實(shí)施例中，多層式存儲(chǔ)單元1102可以是兩層式存儲(chǔ)單元(Mult1-Level Cell, MLC ),并搭配使用兩個(gè)單層式存儲(chǔ)單元1101AU101B來實(shí)現(xiàn)較高數(shù)據(jù)寫入速度的效能，換句話說，本發(fā)明并沒有限定單層式存儲(chǔ)單元的個(gè)數(shù)或是多層式存儲(chǔ)單元的實(shí)現(xiàn)方式，任何可能的設(shè)計(jì)實(shí)現(xiàn)方式均符合本發(fā)明的精神。
[0025]對于數(shù)據(jù)的寫入來說，主機(jī)端115會(huì)先發(fā)送一寫入命令至快閃內(nèi)存控制器105，告知快閃內(nèi)存控制器105欲運(yùn)行一筆數(shù)據(jù)的寫入，同時(shí)主機(jī)端115也會(huì)將所欲寫入的該筆數(shù)據(jù)傳送至快閃內(nèi)存控制器105，通過緩沖器1051暫存并緩沖所欲寫入的該筆數(shù)據(jù)，之后快閃內(nèi)存控制器105會(huì)傳輸并寫入緩沖器1051所暫存的該筆寫入數(shù)據(jù)至快閃內(nèi)存110中，本發(fā)明的實(shí)施例中，為了減少等候快閃內(nèi)存110的數(shù)據(jù)寫入時(shí)間并提高快閃內(nèi)存控制器105的工作效率，快閃內(nèi)存控制器105將緩沖器1051所暫存的寫入數(shù)據(jù)寫入至快閃內(nèi)存110時(shí)，先將該筆數(shù)據(jù)寫入至快閃內(nèi)存110中的多個(gè)單層式存儲(chǔ)單元1101A?1101C，之后再將單層式存儲(chǔ)單元1101A?1101C所暫存的該筆數(shù)據(jù)合并寫入(Merge )至三層式存儲(chǔ)單元1102中，快閃內(nèi)存控制器105在運(yùn)行快閃內(nèi)存110的合并寫入操作時(shí)，該筆數(shù)據(jù)會(huì)由單層式存儲(chǔ)單元1101A?1101C讀取出并暫存在快閃內(nèi)存110的緩沖器1103內(nèi)，接著再從緩沖器1103將該筆數(shù)據(jù)寫入至三層式存儲(chǔ)單元1102，換句話說，合并寫入操作是通過快閃內(nèi)存110的緩沖器1103來實(shí)現(xiàn)，而并非占用到快閃內(nèi)存控制器105的緩沖器1051的儲(chǔ)存空間，因此，在運(yùn)行上述合并寫入操作時(shí)，同時(shí)快閃內(nèi)存控制器105可以通過緩沖器1051來緩沖并暫存來自于主機(jī)端115的下一筆寫入數(shù)據(jù)，因此，快閃內(nèi)存控制器105不需要完全等候快閃內(nèi)存110的三層式存儲(chǔ)單元1102的數(shù)據(jù)寫入所占用的時(shí)間，而在三層式存儲(chǔ)單元1102的數(shù)據(jù)寫入的同時(shí)，快閃內(nèi)存控制器105可以緩沖下一筆寫入數(shù)據(jù)，因此，整體來說，快閃內(nèi)存控制器105具有更高的工作效率，使得快閃內(nèi)存裝置100可以符合更高等級(jí)的傳輸速率分類標(biāo)準(zhǔn)，舉例來說，可以達(dá)到并符合快閃內(nèi)存Class4的傳輸速率標(biāo)準(zhǔn)(每秒的讀寫速率規(guī)定為4MB/sec )。
[0026]以下具體說明本案的實(shí)現(xiàn)方式。舉例來說，主機(jī)端115是依序傳輸?shù)谝还P寫入數(shù)據(jù)、第二筆寫入數(shù)據(jù)、第三筆寫入數(shù)據(jù)至快閃內(nèi)存控制器105，對于每一筆寫入數(shù)據(jù)，快閃內(nèi)存控制器105是先接收該筆寫入數(shù)據(jù)，之后接著將該筆數(shù)據(jù)傳輸并寫入至快閃內(nèi)存110的一個(gè)單層式存儲(chǔ)單元中，例如，快閃內(nèi)存控制器105是將第一筆寫入數(shù)據(jù)傳輸并寫入至一單層式存儲(chǔ)單元(1101A?1101C的其中一個(gè))，接著，當(dāng)快閃內(nèi)存控制器105接收主機(jī)端115的第二筆寫入數(shù)據(jù)時(shí)，同時(shí)快閃內(nèi)存控制器105會(huì)啟動(dòng)并運(yùn)行快閃內(nèi)存110的一拷貝回寫程序(copy back program ),將快閃內(nèi)存110的該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一筆寫入數(shù)據(jù)的至少一部分合并寫入至快閃內(nèi)存110的多層式存儲(chǔ)單元1102中，而該拷貝回寫程序是通過快閃內(nèi)存110的緩沖器1103來實(shí)現(xiàn)合并寫入的操作，不會(huì)占用到快閃內(nèi)存控制器105的緩沖器1051。需注意的是，本實(shí)施例中，快閃內(nèi)存110中用以儲(chǔ)存數(shù)據(jù)的存儲(chǔ)單元是通過三層式存儲(chǔ)單元來實(shí)現(xiàn)，合并寫入第一筆寫入數(shù)據(jù)的至少一部分時(shí)是將第一筆數(shù)據(jù)的低位(Least Significant Bit, LSB )、中位(Central Significant Bit, CSB )或高位(Most Significant Bit, MSB )的至少其中一個(gè)數(shù)據(jù)合并寫入至三層式存儲(chǔ)單元1102中，換句話說，該筆寫入數(shù)據(jù)的一部分包括有低位、中位或是高位的數(shù)據(jù)。在此需注意的是，合并寫入低位、中位及高位數(shù)據(jù)的操作可以分別視為第一次、第二次及第三次的合并寫入操作，然而，第一次、第二次及第三次的合并寫入操作在數(shù)據(jù)寫入順序來說，并非是將數(shù)據(jù)合并寫入至同一字線(word line )上，而是依照一特定順序來運(yùn)行數(shù)據(jù)的合并寫入，然而這并非是本發(fā)明的重點(diǎn)，為了省略篇幅，在此不另贅述。
[0027]請參照圖2，圖2是圖1所示的快閃內(nèi)存裝置100的數(shù)據(jù)寫入時(shí)序的第一實(shí)施例示意圖。如圖2所示，斜線所示部分Rl?R3分別是主機(jī)端115通過寫入命令將一筆數(shù)據(jù)傳輸并暫存在快閃內(nèi)存控制器105的緩沖器1051所花的時(shí)間，該筆數(shù)據(jù)例如是兩個(gè)16KB的數(shù)據(jù)，換句話說，主機(jī)端115每次通過該寫入命令運(yùn)行32KB的數(shù)據(jù)寫入，將32KB的數(shù)據(jù)傳輸并暫存至緩沖器1051，圓點(diǎn)所示部分Yl?Y3分別是快閃內(nèi)存控制器105將暫存的該筆數(shù)據(jù)轉(zhuǎn)送并寫入至快閃內(nèi)存110的單層式存儲(chǔ)單元所花的時(shí)間，交叉線所示部分是快閃內(nèi)存110啟動(dòng)拷貝回寫程序以運(yùn)行合并寫入操作所花的時(shí)間，其中B0、B1、B2是第一次的合并寫入操作所花的時(shí)間(寫入低位數(shù)據(jù))，而B0’、B1’、B2’是第二次的合并寫入操作所花的時(shí)間(寫入中位數(shù)據(jù))，Β0’’、Β1’’、Β2’’是第三次的合并寫入操作所花的時(shí)間(寫入高位數(shù)據(jù))，如圖2所示，在時(shí)間點(diǎn)tl時(shí)，主機(jī)端115通過一寫入命令運(yùn)行32ΚΒ的數(shù)據(jù)寫入，將32KB的數(shù)據(jù)Rl傳輸至快閃內(nèi)存控制器105，同時(shí)快閃內(nèi)存110的拷貝回寫程序被啟動(dòng)、運(yùn)行三次的合并寫入操作，將先前儲(chǔ)存在單層式存儲(chǔ)單元中的前一筆數(shù)據(jù)合并寫入至三層式存儲(chǔ)單元中，Β0、Β0’、Β0’’分別是前一筆數(shù)據(jù)從單層式存儲(chǔ)單元合并寫入至三層存儲(chǔ)單元所花費(fèi)的時(shí)間(分別是寫入低、中、高位數(shù)據(jù)所花的時(shí)間)，等到高位數(shù)據(jù)的合并寫入操作結(jié)束，快閃內(nèi)存控制器105將暫存的32KB數(shù)據(jù)傳輸并寫入至快閃內(nèi)存115，Yl是該筆數(shù)據(jù)的傳輸、寫入時(shí)間，而在Yl結(jié)束后，時(shí)間點(diǎn)t2時(shí)，主機(jī)端115會(huì)通過下一寫入命令將下一筆數(shù)據(jù)R2傳輸并寫入至緩沖器1051，同時(shí)快閃內(nèi)存110的拷貝回寫程序被啟動(dòng)、運(yùn)行三次的合并寫入操作，將先前儲(chǔ)存在單層式存儲(chǔ)單元中的前一筆數(shù)據(jù)合并寫入至三層式存儲(chǔ)單元中，Β1、Β1'、Β1’’分別是對應(yīng)于時(shí)間Rl的寫入數(shù)據(jù)從單層式存儲(chǔ)單元合并寫入至三層式存儲(chǔ)單元所花費(fèi)的時(shí)間，以此類推。由上可知，在圖2的實(shí)施例中，主機(jī)端115通過寫入命令將一筆數(shù)據(jù)傳輸并寫入至緩沖器1051的時(shí)間會(huì)分別和三次合并寫入操作所花的時(shí)間重迭，也就是說，一筆數(shù)據(jù)傳輸并寫入至緩沖器1051，同時(shí)會(huì)運(yùn)行合并寫入操作。需注意的是，圖2的實(shí)施例是在快閃內(nèi)存110的拷貝回寫程序運(yùn)行完三次的合并寫入操作后，才轉(zhuǎn)而運(yùn)行單層式存儲(chǔ)單元的數(shù)據(jù)寫入，然而這并非是本發(fā)明的限制。另外，如果時(shí)間R1、R2所接收的數(shù)據(jù)分別是第一數(shù)據(jù)、第二數(shù)據(jù)，則快閃內(nèi)存控制器105開始接收主機(jī)端115的一第二數(shù)據(jù)的時(shí)點(diǎn)(R2的起點(diǎn))是相同于快閃內(nèi)存控制器105開始運(yùn)行拷貝回寫程序?qū)螌邮酱鎯?chǔ)單元中所儲(chǔ)存的第一數(shù)據(jù)的至少一部分合并寫入至多層式存儲(chǔ)單元中的時(shí)點(diǎn)(BI的起點(diǎn))。
[0028]此外，其它實(shí)施例中，當(dāng)主機(jī)端115通過寫入命令將32KB數(shù)據(jù)傳輸并寫入至緩沖器1051的時(shí)間可以只和兩次合并寫入操作所花的時(shí)間重迭，例如，一筆數(shù)據(jù)傳輸并寫入至緩沖器1051時(shí)，運(yùn)行第一與第二次的合并寫入操作，寫入低位與中位的數(shù)據(jù)，而第三次的合并寫入操作(寫入高位數(shù)據(jù))則在下一筆32KB數(shù)據(jù)傳輸并寫入至緩沖器1051時(shí)運(yùn)行。請參照圖3，圖3是圖1所示的快閃內(nèi)存裝置100的數(shù)據(jù)寫入時(shí)序的第二實(shí)施例示意圖。如圖3所示，在時(shí)間點(diǎn)tl時(shí)，主機(jī)端115通過一寫入命令運(yùn)行32KB的數(shù)據(jù)寫入，將32KB的數(shù)據(jù)Rl傳輸至快閃內(nèi)存控制器105，同時(shí)快閃內(nèi)存110的拷貝回寫程序被啟動(dòng)、運(yùn)行兩次的合并寫入操作，分別先后地將之前儲(chǔ)存在單層式存儲(chǔ)單元中低位數(shù)據(jù)與中位數(shù)據(jù)合并寫入至三層式存儲(chǔ)單元中，BO、B0’是前一筆32KB數(shù)據(jù)從單層式存儲(chǔ)單元合并寫入至三層存儲(chǔ)單元所花費(fèi)的時(shí)間，這個(gè)例子中，兩次合并寫入操作所花的時(shí)間小于R1，因此，在Rl之后，快閃內(nèi)存控制器105才將暫存在緩沖器1051中的該筆32KB數(shù)據(jù)傳輸并寫入至快閃內(nèi)存110，Yl是該筆數(shù)據(jù)的傳輸、寫入時(shí)間，而在Yl結(jié)束后，主機(jī)端115接著通過下一寫入命令將下一筆32KB數(shù)據(jù)在時(shí)間R2內(nèi)傳輸并寫入至緩沖器1051，同時(shí)快閃內(nèi)存110的拷貝回寫程序再次啟動(dòng)、運(yùn)行第三次的合并寫入操作，將先前儲(chǔ)存在單層式存儲(chǔ)單元中的高位數(shù)據(jù)合并寫入至三層式存儲(chǔ)單元中，B0’’是所花費(fèi)的時(shí)間，因?yàn)闀r(shí)間B0’’大于R2，所以，在時(shí)間B0’’結(jié)束之后，快閃內(nèi)存控制器105接著才將時(shí)間R2內(nèi)所傳輸?shù)脑摴P32KB數(shù)據(jù)從緩沖器1051傳輸并寫入至快閃內(nèi)存110，后續(xù)依此類推。由上可知，在圖3的實(shí)施例中，三次合并寫入操作所花的時(shí)間是通過分別和兩次寫入命令所對應(yīng)的數(shù)據(jù)傳輸時(shí)間重迭。需注意的是，圖3的實(shí)施例是在快閃內(nèi)存110的拷貝回寫程序運(yùn)行完兩次(第一次和第二次)的合并寫入操作后，就轉(zhuǎn)而運(yùn)行單層式存儲(chǔ)單元的數(shù)據(jù)寫入，之后再運(yùn)行第三次的合并寫入操作，然而這并非是本發(fā)明的限制。
[0029]請參照圖4，圖4是圖1所示的快閃內(nèi)存裝置100的數(shù)據(jù)寫入時(shí)序的第三實(shí)施例示意圖。圖4所示的實(shí)施例與圖3所示的實(shí)施例的差別在于，快閃內(nèi)存110的拷貝回寫程序運(yùn)行第三次的合并寫入操作，所花的時(shí)間較短，如圖4所示，時(shí)間B0’ ’短于傳輸時(shí)間R2，因此，當(dāng)傳輸時(shí)間R2結(jié)束之后，快閃內(nèi)存控制器105接著才將時(shí)間R2內(nèi)所傳輸?shù)脑摴P32KB數(shù)據(jù)從緩沖器1051傳輸并寫入至快閃內(nèi)存110 (所花的時(shí)間標(biāo)示為Y2 )，后續(xù)依此類推。需注意的是，圖4的實(shí)施例是在快閃內(nèi)存110的拷貝回寫程序運(yùn)行完兩次(第一次和第二次)的合并寫入操作后，就轉(zhuǎn)而運(yùn)行單層式存儲(chǔ)單元的數(shù)據(jù)寫入，之后再運(yùn)行第三次的合并寫入操作，然而這并非是本發(fā)明的限制。
[0030]再者，本發(fā)明并沒有限制主機(jī)端所傳輸?shù)囊还P數(shù)據(jù)的大小，其它實(shí)施例中，一筆數(shù)據(jù)可以只包含16KB的數(shù)據(jù)大小，而不是前述的32KB的數(shù)據(jù)大小，這樣一來，主機(jī)端115所發(fā)出的一寫入命令至快閃內(nèi)存控制器105時(shí)是運(yùn)行16KB的數(shù)據(jù)的寫入，舉例來說，請參照圖5，圖5是圖1所示的快閃內(nèi)存裝置100的數(shù)據(jù)寫入時(shí)序的第四實(shí)施例示意圖。如圖5所示，當(dāng)主機(jī)端115通過時(shí)間Rl傳輸并寫入一筆數(shù)據(jù)至緩沖器1051時(shí)，同時(shí)間快閃內(nèi)存110啟動(dòng)第一合并寫入操作，通過時(shí)間BO將前一筆數(shù)據(jù)的低位數(shù)據(jù)從單層式存儲(chǔ)單元拷貝回寫至三層式存儲(chǔ)單元，在時(shí)間Rl結(jié)束之后，快閃內(nèi)存控制器105接著將所暫存的該筆數(shù)據(jù)(對應(yīng)于時(shí)間Rl所傳輸?shù)?寫入至快閃內(nèi)存110的單層式存儲(chǔ)單元中，所花費(fèi)的時(shí)間是Y1，同時(shí)快閃內(nèi)存控制器105也接收并暫存來自于主機(jī)端的下一筆16KB數(shù)據(jù)(傳輸時(shí)間以R2標(biāo)記)，在時(shí)間Yl結(jié)束之后，快閃內(nèi)存110接著啟動(dòng)拷貝回寫程序以運(yùn)行第二次的合并寫入操作，將前一筆數(shù)據(jù)的中位數(shù)據(jù)寫入至三層式存儲(chǔ)單元中，花費(fèi)的時(shí)間是B0’，當(dāng)時(shí)間BO’結(jié)束后，快閃內(nèi)存110的單層式存儲(chǔ)單元接著儲(chǔ)存來自于快閃內(nèi)存控制器105的一筆數(shù)據(jù)，傳輸及寫入時(shí)間是Y2，等到時(shí)間Y2結(jié)束之后，主機(jī)端115通過時(shí)間R3傳輸并寫入下一筆16KB數(shù)據(jù)至緩沖器1051，同時(shí)快閃內(nèi)存110通過時(shí)間B0’’啟動(dòng)拷貝回寫程序，運(yùn)行第三次的合并寫入操作，等到時(shí)間B0’’結(jié)束之后，快閃內(nèi)存110的單層式存儲(chǔ)單元再用以接受并儲(chǔ)存來自于快閃內(nèi)存控制器105的一筆16KB數(shù)據(jù)。因此，換句話說，本實(shí)施例中，當(dāng)主機(jī)端115發(fā)出一寫入命令以運(yùn)行一筆16KB的數(shù)據(jù)的寫入時(shí)，同時(shí)間快閃內(nèi)存110是運(yùn)行一次的合并寫入操作，因此可以節(jié)省整體數(shù)據(jù)傳輸、寫入所占用的時(shí)間，此外，快閃內(nèi)存控制器105同時(shí)將暫存的前一筆數(shù)據(jù)寫入至快閃內(nèi)存110中以及同時(shí)接收、暫存來自于主機(jī)端115的下一筆數(shù)據(jù)，也可以降低傳輸、寫入的時(shí)間，例如，快閃內(nèi)存控制器105在時(shí)間R2時(shí)接收來自于主機(jī)端115的下一筆數(shù)據(jù)，同時(shí)也通過時(shí)間Yl將暫存的目前這筆數(shù)據(jù)傳輸并寫入至快閃內(nèi)存110的單層式存儲(chǔ)單元中。需注意的是，圖5的實(shí)施例是在快閃內(nèi)存110的拷貝回寫程序運(yùn)行完單一次的合并寫入操作后，就轉(zhuǎn)而運(yùn)行單層式存儲(chǔ)單元的數(shù)據(jù)寫入，之后再運(yùn)行下一次的合并寫入操作，然而這并非是本發(fā)明的限制。
[0031]請參照圖6，圖6是圖1所示的快閃內(nèi)存裝置100的數(shù)據(jù)寫入時(shí)序的第五實(shí)施例示意圖。如圖6所示，當(dāng)主機(jī)端115傳輸并寫入一筆16KB數(shù)據(jù)至快閃內(nèi)存控制器105時(shí)，同時(shí)快閃內(nèi)存110啟動(dòng)拷貝回寫程序，運(yùn)行前兩次的合并寫入操作，將低位與中位數(shù)據(jù)從單層式存儲(chǔ)單元寫入至三層式存儲(chǔ)單元中，等到中位數(shù)據(jù)的合并寫入操作結(jié)束以后，快閃內(nèi)存110的單層式存儲(chǔ)單元接收來自于快閃內(nèi)存控制器105所寫入的數(shù)據(jù)(所花費(fèi)的時(shí)間是Yl )，之后在時(shí)間Yl結(jié)束以后，快閃內(nèi)存控制器105接收并暫存來自于主機(jī)端115的下一筆16KB數(shù)據(jù)(該筆數(shù)據(jù)傳輸、寫入的時(shí)間是R2 )，同時(shí)快閃內(nèi)存控制器105啟動(dòng)快閃內(nèi)存110的拷貝回寫程序，運(yùn)行第三次的合并寫入操作，將高位數(shù)據(jù)從單層式存儲(chǔ)單元合并寫入至三層式存儲(chǔ)單元中，等到高位數(shù)據(jù)的合并寫入操作結(jié)束以后，快閃內(nèi)存110的單層式存儲(chǔ)單元再接收來自于快閃內(nèi)存控制器105所寫入的暫存數(shù)據(jù)(所花費(fèi)的時(shí)間是Y2 )，之后在時(shí)間Y2結(jié)束以后，快閃內(nèi)存控制器105再接收并暫存來自于主機(jī)端115的下一筆16KB數(shù)據(jù)(該筆數(shù)據(jù)傳輸、寫入的時(shí)間是R3 )，后續(xù)依此類推。需注意的是，圖6的實(shí)施例是在快閃內(nèi)存110的拷貝回寫程序運(yùn)行完兩次(第一次和第二次)的合并寫入操作后，就轉(zhuǎn)而運(yùn)行單層式存儲(chǔ)單元的數(shù)據(jù)寫入，之后再運(yùn)行第三次的合并寫入操作，然而這并非是本發(fā)明的限制。
[0032]請參照圖7，圖7是圖1所示的快閃內(nèi)存裝置100的數(shù)據(jù)寫入時(shí)序的第六實(shí)施例示意圖，圖7所示的實(shí)施例是圖5所示的實(shí)施例的另一種設(shè)計(jì)變型。如圖7所示，當(dāng)主機(jī)端115通過時(shí)間Rl傳輸并寫入一筆數(shù)據(jù)至緩沖器1051時(shí)，同時(shí)快閃內(nèi)存110啟動(dòng)第一次的合并寫入操作，在時(shí)間BO將前一筆數(shù)據(jù)的低位數(shù)據(jù)從單層式存儲(chǔ)單元拷貝回寫至三層式存儲(chǔ)單元，在時(shí)間Rl結(jié)束之后，快閃內(nèi)存控制器105接著將所暫存的該筆數(shù)據(jù)(對應(yīng)于時(shí)間Rl所傳輸?shù)?寫入至快閃內(nèi)存110的單層式存儲(chǔ)單元中，所花費(fèi)的時(shí)間是Y1，同時(shí)在時(shí)間Rl結(jié)束之后，快閃內(nèi)存控制器105也接收并暫存來自于主機(jī)端的下一筆16KB數(shù)據(jù)(傳輸時(shí)間是R2 )，在時(shí)間Yl結(jié)束之后，快閃內(nèi)存110接著啟動(dòng)拷貝回寫程序以運(yùn)行第二次的合并寫入操作，將前一筆數(shù)據(jù)的中位數(shù)據(jù)寫入至三層式存儲(chǔ)單元中，花費(fèi)的時(shí)間是B0’，當(dāng)時(shí)間BO ’結(jié)束后，快閃內(nèi)存110的單層式存儲(chǔ)單元接著儲(chǔ)存來自于快閃內(nèi)存控制器105的一筆數(shù)據(jù)，傳輸及寫入時(shí)間是Y2，等到時(shí)間Y2結(jié)束之后，主機(jī)端115在時(shí)間R3傳輸并寫入下一筆16KB數(shù)據(jù)至緩沖器1051，同時(shí)快閃內(nèi)存110在時(shí)間B0’’啟動(dòng)拷貝回寫程序，運(yùn)行第三次的合并寫入操作，等到時(shí)間B0’’結(jié)束之后，快閃內(nèi)存110的單層式存儲(chǔ)單元再用以接受并儲(chǔ)存來自于快閃內(nèi)存控制器105的一筆16KB數(shù)據(jù)，所花的時(shí)間是Y3，同時(shí)快閃內(nèi)存控制器105通過緩沖器1051在時(shí)間R4接收并暫存自來于主機(jī)端115的下一筆16KB數(shù)據(jù)，時(shí)間R4部分重迭到時(shí)間Y3。需注意的是，圖7的實(shí)施例是在快閃內(nèi)存110的拷貝回寫程序運(yùn)行完單一次的合并寫入操作后，就轉(zhuǎn)而運(yùn)行單層式存儲(chǔ)單元的數(shù)據(jù)寫入，之后再運(yùn)行下一次的合并寫入操作，然而這并非是本發(fā)明的限制。
[0033]再者，前述實(shí)施例中，快閃內(nèi)存110也可以具有數(shù)據(jù)快取的操作與功能，通過該數(shù)據(jù)快取操作，達(dá)到同時(shí)間運(yùn)行合并寫入操作以及通過單層式存儲(chǔ)單元接收并暫存來自于快閃內(nèi)存控制器105的下一筆數(shù)據(jù)的效果，提升整體數(shù)據(jù)存取效率。請搭配參照圖8A與圖SB，圖8A是圖1所示的快閃內(nèi)存裝置100在不通過數(shù)據(jù)快取操作運(yùn)行數(shù)據(jù)寫入的數(shù)據(jù)寫入時(shí)序的一實(shí)施例示意圖，而圖8B是圖1所示的快閃內(nèi)存裝置100在通過數(shù)據(jù)快取操作運(yùn)行數(shù)據(jù)寫入的數(shù)據(jù)寫入時(shí)序的一實(shí)施例示意圖。如圖8A所示，當(dāng)主機(jī)端115通過時(shí)間Rl傳輸并寫入一筆數(shù)據(jù)至緩沖器1051時(shí)，同時(shí)間在時(shí)間BO快閃內(nèi)存110啟動(dòng)第一合并寫入操作，將前一筆數(shù)據(jù)的低位數(shù)據(jù)從單層式存儲(chǔ)單元拷貝回寫至三層式存儲(chǔ)單元，在時(shí)間Rl結(jié)束之后，快閃內(nèi)存控制器105接著將所暫存的該筆數(shù)據(jù)(對應(yīng)于時(shí)間Rl所傳輸?shù)?寫入至快閃內(nèi)存110的單層式存儲(chǔ)單元中，所花費(fèi)的時(shí)間是Y1，同時(shí)快閃內(nèi)存控制器105也接收并暫存來自于主機(jī)端的下一筆16KB數(shù)據(jù)(傳輸時(shí)間是R2 )，在時(shí)間Yl結(jié)束之后，快閃內(nèi)存110則接著啟動(dòng)拷貝回寫程序以運(yùn)行第二次的合并寫入操作，將前一筆數(shù)據(jù)的中位數(shù)據(jù)寫入至三層式存儲(chǔ)單元中，花費(fèi)的時(shí)間是B0’，當(dāng)時(shí)間B0’結(jié)束后，快閃內(nèi)存110的單層式存儲(chǔ)單元接著儲(chǔ)存來自于快閃內(nèi)存控制器105的一筆數(shù)據(jù)，傳輸及寫入時(shí)間是Y2，等到時(shí)間Y2結(jié)束之后，主機(jī)端115通過時(shí)間R3傳輸并寫入下一筆16KB數(shù)據(jù)至緩沖器1051，同時(shí)快閃內(nèi)存110通過時(shí)間B0’ ’啟動(dòng)拷貝回寫程序，運(yùn)行第三次的合并寫入操作，等到時(shí)間B0’ ’結(jié)束之后，快閃內(nèi)存110的單層式存儲(chǔ)單元再用以接受并儲(chǔ)存來自于快閃內(nèi)存控制器105的一筆16KB數(shù)據(jù)。
[0034]而在圖8B所示的實(shí)施例中，上述快閃內(nèi)存110的單層式存儲(chǔ)單元儲(chǔ)存來自于快閃內(nèi)存控制器105的一筆數(shù)據(jù) 的時(shí)間Y2是重迭在快閃內(nèi)存110所啟動(dòng)的用以運(yùn)行第二次的合并寫入操作的拷貝回寫程序所花費(fèi)的時(shí)間B0’的一部分，此外，快閃內(nèi)存110的單層式存儲(chǔ)單元儲(chǔ)存來自于快閃內(nèi)存控制器105的一筆數(shù)據(jù)的時(shí)間Y3是重迭在快閃內(nèi)存110所啟動(dòng)的用以運(yùn)行第三次的合并寫入操作的拷貝回寫程序所花費(fèi)的時(shí)間B0’’的一部分，后續(xù)的時(shí)間Y5也重迭在一第二次的合并寫入操作的拷貝回寫程序所花費(fèi)的時(shí)間BI’的一部分，因此，換句話說，在數(shù)據(jù)快取的操作下，快閃內(nèi)存110是通過數(shù)據(jù)快取的操作將運(yùn)行第二次的合并寫入操作的拷貝回寫程序所讀取的數(shù)據(jù)運(yùn)行快取，所以同時(shí)可以運(yùn)行快閃內(nèi)存HO的單層式存儲(chǔ)單元的數(shù)據(jù)儲(chǔ)存，因此時(shí)間上Y2會(huì)重迭在B0’的一部分，同樣地，通過數(shù)據(jù)快取的機(jī)制，當(dāng)快閃內(nèi)存110通過數(shù)據(jù)快取的操作將運(yùn)行第三次的合并寫入操作的拷貝回寫程序所讀取的數(shù)據(jù)運(yùn)行快取，同時(shí)也可以運(yùn)行快閃內(nèi)存HO的單層式存儲(chǔ)單元的數(shù)據(jù)儲(chǔ)存，使得時(shí)間Y3會(huì)重迭在B0’ ’的一部分，相似地，時(shí)間Y5也重迭在時(shí)間BI’的一部分。這樣一來，由于花費(fèi)的時(shí)間可以部分重迭，就整體數(shù)據(jù)的存取來說，整體處理時(shí)間會(huì)變得較少，使得數(shù)據(jù)存取更有效率。
[0035]上述實(shí)施例中，數(shù)據(jù)快取操作是通過對運(yùn)行第二次或第三次的合并寫入操作的拷貝回寫程序所讀取的數(shù)據(jù)運(yùn)行快取，使得可以同時(shí)運(yùn)行快閃內(nèi)存110的單層式存儲(chǔ)單元的數(shù)據(jù)儲(chǔ)存以及拷貝回寫程序，然而，這并非是本發(fā)明的限制，另一實(shí)施例中，也可以改為對運(yùn)行第一次的合并寫入操作的拷貝回寫程序所讀取的數(shù)據(jù)運(yùn)行快取，使得可以同時(shí)運(yùn)行快閃內(nèi)存110的單層式存儲(chǔ)單元的數(shù)據(jù)儲(chǔ)存以及拷貝回寫程序的第一次合并寫入操作，再者，上述的數(shù)據(jù)快取操作也可以因?yàn)榭扉W內(nèi)存110的不同實(shí)施方式而得到不同的數(shù)據(jù)寫入時(shí)序，舉例來說，請參照圖9至圖11，圖9至圖11分別是圖1所示的快閃內(nèi)存裝置100通過數(shù)據(jù)快取操作運(yùn)行數(shù)據(jù)寫入的數(shù)據(jù)寫入時(shí)序的不同實(shí)施例示意圖。如圖所示，在圖9至圖11的實(shí)施例中，數(shù)據(jù)快取操作是通過對運(yùn)行第二次或第三次的合并寫入操作的拷貝回寫程序所讀取的數(shù)據(jù)運(yùn)行快取，使得可以同時(shí)運(yùn)行快閃內(nèi)存110的單層式存儲(chǔ)單元的數(shù)據(jù)儲(chǔ)存以及拷貝回寫程序，因此，如圖9的實(shí)施例所示，快閃內(nèi)存110的單層式存儲(chǔ)單元的數(shù)據(jù)寫入時(shí)間Yl、Y3、Y5、Y7分別重迭在拷貝回寫程序的不同次的合并寫入操作部分所花的時(shí)間BO’、B0’’、BI’、BI’’，而如圖10的實(shí)施例所示，快閃內(nèi)存110的單層式存儲(chǔ)單元的數(shù)據(jù)寫入時(shí)間Yl、Y3、Y5、Y7也是分別重迭在拷貝回寫程序的不同次的合并寫入操作部分所花的時(shí)間Β0’、Β0’’、Β1‘、Β1’’，圖9與圖10的差異在于，圖10的實(shí)施例所采用的第三合并寫入操作較長于圖9的實(shí)施例所采用的第三合并寫入操作，而如圖11的實(shí)施例所示，快閃內(nèi)存110的單層式存儲(chǔ)單元的數(shù)據(jù)寫入時(shí)間Yl、Y2、Y3、Y4、Y5、Y6則分別重迭在拷貝回寫程序的不同次的合并寫入操作部分所花的時(shí)間BO’、B0’ ’、BI’、BI’ ’、B2’、B2’ ’。
[0036]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種快閃內(nèi)存的數(shù)據(jù)存取方法，其特征在于，包含: 使用快閃內(nèi)存控制器接收主機(jī)端的第一數(shù)據(jù)； 從該快閃內(nèi)存控制器傳輸并寫入該第一數(shù)據(jù)至該快閃內(nèi)存的單層式存儲(chǔ)單元；以及 當(dāng)該快閃內(nèi)存控制器接收該主機(jī)端的第二數(shù)據(jù)時(shí)，使用該快閃內(nèi)存控制器運(yùn)行拷貝回寫程序，將該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的部分合并寫入至多層式存儲(chǔ)單元中。
2.如權(quán)利要求1所述 的數(shù)據(jù)存取方法，其特征在于，同時(shí)使用該快閃內(nèi)存控制器運(yùn)行該拷貝回寫程序的步驟包含: 將該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的部分拷貝到該快閃內(nèi)存的緩沖器；以及 自該快閃內(nèi)存的該緩沖器中讀取出并寫入該第一數(shù)據(jù)的該部分到該多層式存儲(chǔ)單元中，不通過該快閃內(nèi)存控制器來緩沖該第一數(shù)據(jù)。
3.如權(quán)利要求1所述的數(shù)據(jù)存取方法，其特征在于:數(shù)據(jù)存取方法另包含: 在該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的該部分合并寫入至該多層式存儲(chǔ)單元之后，緊接著從該快閃內(nèi)存控制器寫入由該主機(jī)端所接收的該第二數(shù)據(jù)至該單層式存儲(chǔ)單元中。
4.如權(quán)利要求3所述的數(shù)據(jù)存取方法，其特征在于:該多層式存儲(chǔ)單元是三層式存儲(chǔ)單元，以及該第一數(shù)據(jù)的該部分是低位、中位或高位的至少其中一個(gè)數(shù)據(jù)。
5.如權(quán)利要求1所述的數(shù)據(jù)存取方法，其特征在于:該多層式存儲(chǔ)單元是三層式存儲(chǔ)單元，以及將該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的部分合并寫入至該多層式存儲(chǔ)單元中的步驟包含: 將該單層式存儲(chǔ)單元所儲(chǔ)存的該第一數(shù)據(jù)的低位、中位或高位的至少其中一個(gè)數(shù)據(jù)合并寫入至該三層式存儲(chǔ)單元中。
6.如權(quán)利要求1所述的數(shù)據(jù)存取方法，其特征在于，數(shù)據(jù)存取方法另包含: 當(dāng)從該快閃內(nèi)存控制器接收該主機(jī)端的該第二數(shù)據(jù)時(shí)，從該快閃內(nèi)存控制器傳輸并寫入該第一數(shù)據(jù)至該快閃內(nèi)存的該單層式存儲(chǔ)單元，以及接著使用該快閃內(nèi)存控制器將該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的該部分合并寫入至該多層式存儲(chǔ)單元中。
7.如權(quán)利要求1所述的數(shù)據(jù)存取方法，其特征在于:該快閃內(nèi)存控制器接收該主機(jī)端的第二數(shù)據(jù)的時(shí)點(diǎn)是相同于該快閃內(nèi)存控制器運(yùn)行該拷貝回寫程序?qū)⒃搯螌邮酱鎯?chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的該部分合并寫入至該多層式存儲(chǔ)單元中的時(shí)點(diǎn)。
8.如權(quán)利要求1所述的數(shù)據(jù)存取方法，其特征在于:所寫入的該第一數(shù)據(jù)、該第二數(shù)據(jù)分別對應(yīng)到該主機(jī)端的不同寫入命令。
9.一種快閃內(nèi)存裝置，其特征在于，包含: 一快閃內(nèi)存，用以儲(chǔ)存數(shù)據(jù)；以及 一快閃內(nèi)存控制器，耦接到該快閃內(nèi)存，用以從接收主機(jī)端的第一數(shù)據(jù)，以及接著傳輸并寫入該第一數(shù)據(jù)至該快閃內(nèi)存的單層式存儲(chǔ)單元； 其中當(dāng)該快閃內(nèi)存控制器接收該主機(jī)端的第二數(shù)據(jù)時(shí)，該快閃內(nèi)存控制器同時(shí)運(yùn)行拷貝回寫程序，將該快閃內(nèi)存的該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的部分合并寫入至該快閃內(nèi)存的多層式存儲(chǔ)單元中。
10.如權(quán)利要求9所述的快閃內(nèi)存裝置，其特征在于，該快閃內(nèi)存控制器是將該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的部分復(fù)制到該快閃內(nèi)存的緩沖器，以及接著自該快閃內(nèi)存的該緩沖器中讀取出并寫入該第一數(shù)據(jù)的該部分到該多層式存儲(chǔ)單元中，不通過該快閃內(nèi)存控制器來緩沖該第一數(shù)據(jù)。
11.如權(quán)利要求9所述的快閃內(nèi)存裝置，其特征在于，在該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的該部分合并寫入至該多層式存儲(chǔ)單元之后，該拷貝回寫程序緊接著寫入由該主機(jī)端所接收的該第二數(shù)據(jù)至該單層式存儲(chǔ)單元中。
12.如權(quán)利要求11所述的快閃內(nèi)存裝置，其特征在于，該多層式存儲(chǔ)單元是三層式存儲(chǔ)單元，以及該第一數(shù)據(jù)的該部分是低位、中位或高位的至少其中一個(gè)數(shù)據(jù)。
13.如權(quán)利要求9所述的快閃內(nèi)存裝置，其特征在于，該多層式存儲(chǔ)單元是三層式存儲(chǔ)單元，以及該快閃內(nèi)存控制器是運(yùn)行該拷貝回寫程序，將該單層式存儲(chǔ)單元所儲(chǔ)存的該第一數(shù)據(jù)的低位、中位或高位的至少其中一個(gè)數(shù)據(jù)合并寫入至該三層式存儲(chǔ)單元中。
14.如權(quán)利要求9所述的快閃內(nèi)存裝置，其特征在于，當(dāng)從該快閃內(nèi)存控制器接收該主機(jī)端的該第二數(shù)據(jù)時(shí)，該快閃內(nèi)存控制器是傳輸并寫入該第一數(shù)據(jù)至該快閃內(nèi)存的該單層式存儲(chǔ)單元，以及接著將該單層式存儲(chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的該部分合并寫入至該多層式存儲(chǔ)單元中。
15.如權(quán)利要求9所述的快閃內(nèi)存裝置，其特征在于，該快閃內(nèi)存控制器接收該主機(jī)端的第二數(shù)據(jù)的時(shí)點(diǎn)是相同于該快閃內(nèi)存控制器運(yùn)行該拷貝回寫程序?qū)⒃搯螌邮酱鎯?chǔ)單元中所儲(chǔ)存的該第一數(shù)據(jù)的該部分合并寫入至該多層式存儲(chǔ)單元中的時(shí)點(diǎn)。
16.如權(quán)利要求9所述的快閃內(nèi)存裝置，其特征在于，所寫入的該第一數(shù)據(jù)、該第二數(shù)據(jù)分別對應(yīng)到該主機(jī)端的不同寫入命令。
【文檔編號(hào)】G06F12/08GK103455440SQ201310216399
【公開日】2013年12月18日 申請日期:2013年6月3日 優(yōu)先權(quán)日:2012年6月4日
【發(fā)明者】張孝德, 陳俊儀 申請人:慧榮科技股份有限公司