動(dòng)態(tài)可重構(gòu)高速串行總線中錯(cuò)誤控制方法
【專利摘要】一種動(dòng)態(tài)可重構(gòu)高速串行總線中錯(cuò)誤控制方法，該方法基于多體雙口存儲(chǔ)方式N-Memory和多通道并行CRC算法，根據(jù)數(shù)據(jù)鏈路層的讀寫請(qǐng)求，將N-Memory中的數(shù)據(jù)在讀寫過(guò)程中實(shí)時(shí)進(jìn)行多通道并行CRC校驗(yàn)。
【專利說(shuō)明】動(dòng)態(tài)可重構(gòu)高速串行總線中錯(cuò)誤控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種動(dòng)態(tài)可重構(gòu)高速串行總線中錯(cuò)誤控制方法，尤其是一種動(dòng)態(tài)可重構(gòu)高速串行總線中基于多體雙口存儲(chǔ)方式N-Memory和多通道并行CRC算法的錯(cuò)誤控制方法。
【背景技術(shù)】
[0002]動(dòng)態(tài)可重構(gòu)高速串行總線(UM-BUS)是一種基于故障實(shí)時(shí)檢測(cè)和動(dòng)態(tài)重構(gòu)的新型多通道高速串行總線。該總線具有線路動(dòng)態(tài)檢錯(cuò)功能，能夠?qū)崟r(shí)檢測(cè)總線系統(tǒng)線路狀況，并能根據(jù)線路狀況將通信數(shù)據(jù)動(dòng)態(tài)均衡地分配到健康的傳輸線路上，實(shí)現(xiàn)了通信線路冗余容錯(cuò)與高速傳輸?shù)挠袡C(jī)統(tǒng)一。UM-BUS總線采用多點(diǎn)低電壓差分信號(hào)(M-LVDS，Multipoint-Low-Voltage Differential Signaling)傳輸技術(shù)，這種傳輸方式可滿足多節(jié)點(diǎn)直接連接的需求，提高信號(hào)的傳輸速度和信號(hào)的抗噪能力。
[0003]圖1示出了 UM-BUS采用的基于M-LVDS技術(shù)的多節(jié)點(diǎn)、智能動(dòng)態(tài)冗余的多通道總線拓?fù)浣Y(jié)構(gòu)。其中，m表示總線上的節(jié)點(diǎn)數(shù)，最大節(jié)點(diǎn)數(shù)為32 ;11表示通信通道數(shù)，最大通道數(shù)為32路。節(jié)點(diǎn)間通信過(guò)程中，如果某幾條通道出現(xiàn)故障，可自動(dòng)屏蔽無(wú)效通道，將數(shù)據(jù)動(dòng)態(tài)地分配到其余有效通道上進(jìn)行傳輸。
[0004]UM-BUS通信協(xié)議劃分為3個(gè)獨(dú)立層次，從上至下依次分別為:處理層、數(shù)據(jù)鏈路層、物理層?？偩€的數(shù)據(jù)傳輸管理部分主要負(fù)責(zé)管理處理層存儲(chǔ)區(qū)域和物理層各個(gè)通道存儲(chǔ)區(qū)域間傳送的數(shù)據(jù)。根據(jù)各個(gè)層次內(nèi)功能的實(shí)現(xiàn)，將數(shù)據(jù)鏈路層分為MAC子層和傳輸子層，圖2所示的是UM-BUS的通信協(xié)議模型，其中發(fā)送端和接受端采用相同通信協(xié)議，由物理層采用M-LVDS技術(shù)，為設(shè)備之間數(shù)據(jù)通信提供傳輸媒體及互連結(jié)構(gòu)，為數(shù)據(jù)傳輸提供可靠環(huán)境。
[0005]UM-BUS應(yīng)用于高可靠嵌入式計(jì)算機(jī)主從設(shè)備通信。通信交互分為兩類:主設(shè)備與從設(shè)備大包數(shù)據(jù)交互和主設(shè)備對(duì)從設(shè)備控制的命令交互。因此設(shè)計(jì)兩種通信數(shù)據(jù)包，即用于大數(shù)據(jù)傳輸?shù)拈L(zhǎng)包數(shù)據(jù)和用于命令和狀態(tài)回復(fù)的短包數(shù)據(jù)?？偩€協(xié)議為短包數(shù)據(jù)和長(zhǎng)包數(shù)據(jù)(主體數(shù)據(jù))分配了不同的數(shù)據(jù)空間，即I/o空間和存儲(chǔ)器空間。同時(shí)，UM-BUS還定義了配置空間，配置空間可以存儲(chǔ)設(shè)備號(hào)、銷售商號(hào)、從設(shè)備基地址等信息。主設(shè)備可對(duì)這兩種地址空間進(jìn)行讀/寫訪問(wèn)，即配置空間讀，配置空間寫，I/O空間讀，I/O空間寫，存儲(chǔ)器空間讀，存儲(chǔ)器空間寫。配置空間和I/O空間由命令頭寄存器實(shí)現(xiàn)，存儲(chǔ)器空間由數(shù)據(jù)緩沖存儲(chǔ)器實(shí)現(xiàn)。從設(shè)備在收到主設(shè)備的訪問(wèn)命令后，執(zhí)行命令規(guī)定的操作后，通過(guò)應(yīng)答包向主設(shè)備回復(fù)執(zhí)行狀態(tài)及數(shù)據(jù)，包括回復(fù)命令正確與否或者返回主設(shè)備需要的數(shù)據(jù)。從設(shè)備的應(yīng)答包分為兩種:帶數(shù)據(jù)的狀態(tài)回復(fù)和不帶數(shù)據(jù)的狀態(tài)回復(fù)。將這些數(shù)據(jù)統(tǒng)一設(shè)計(jì)為兩種數(shù)據(jù)格式，即長(zhǎng)包數(shù)據(jù)與短包數(shù)據(jù)。
[0006]如表I所示為總線通信協(xié)議數(shù)據(jù)幀格式?？偩€協(xié)議采用數(shù)據(jù)包的形式在協(xié)議的各層間進(jìn)行數(shù)據(jù)通信。協(xié)議數(shù)據(jù)包由16B的命令頭和N字節(jié)的主體數(shù)據(jù)構(gòu)成。其中16B的命令頭分配的地址空間為I/O空間，與處理層和數(shù)據(jù)鏈路層互傳信息。N字節(jié)主體數(shù)據(jù)分配的地址空間為存儲(chǔ)器空間，此空間是直接開(kāi)放給上層應(yīng)用的一片存儲(chǔ)區(qū)域，屬于協(xié)議的應(yīng)用層，同時(shí)與數(shù)據(jù)鏈路層相連。N在協(xié)議實(shí)現(xiàn)時(shí)采用1024字節(jié)，即N = 1024B。
[0007]表I通信協(xié)議數(shù)據(jù)幀格式
[0008]
【權(quán)利要求】
1.一種動(dòng)態(tài)可重構(gòu)高速串行總線中錯(cuò)誤控制方法，該方法基于多體雙口存儲(chǔ)方式的N-Memory和多通道并行CRC算法,其特征在于:根據(jù)數(shù)據(jù)鏈路層的讀寫請(qǐng)求，將N-Memory中的數(shù)據(jù)在讀寫過(guò)程中實(shí)時(shí)進(jìn)行多通道并行CRC校驗(yàn)，其中所述的讀寫過(guò)程中實(shí)時(shí)校驗(yàn)方式為:發(fā)送數(shù)據(jù)時(shí)，數(shù)據(jù)鏈路層對(duì)N-Memory發(fā)出讀請(qǐng)求，讀出數(shù)據(jù)并進(jìn)行一次緩存，同時(shí)實(shí)時(shí)進(jìn)行多通道并行CRC校驗(yàn)，將計(jì)算出的發(fā)送端CRC校驗(yàn)碼插入第一通道最后一個(gè)字節(jié)進(jìn)行發(fā)送；數(shù)據(jù)接收時(shí)，數(shù)據(jù)鏈路層對(duì)N-Memory發(fā)出寫請(qǐng)求，根據(jù)通道配置情況將數(shù)據(jù)依次寫入N-Memory，同時(shí)進(jìn)行實(shí)時(shí)的多通道并行CRC校驗(yàn)，將計(jì)算出的接收端CRC校驗(yàn)碼與發(fā)送端的CRC校驗(yàn)碼進(jìn)行比較，若相同則說(shuō)明動(dòng)態(tài)可重構(gòu)高速串行總線傳輸無(wú)誤，若不同則說(shuō)明動(dòng)態(tài)可重構(gòu)高速串行總線傳輸有誤，丟棄此數(shù)據(jù)并進(jìn)行數(shù)據(jù)重發(fā)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于:所述基于多體雙口存儲(chǔ)方式的N-Memory根據(jù)動(dòng)態(tài)可重構(gòu)高速串行總線實(shí)際傳輸通道數(shù)、傳輸通道的工作時(shí)鐘和管理模塊的內(nèi)部時(shí)鐘而確定，其存儲(chǔ)體N數(shù)量為2、4或8 ;相應(yīng)的多通道并行CRC算法選擇通道數(shù)時(shí)基于N-Memory中N的數(shù)量，要求兩者相等以保證數(shù)據(jù)鏈路層在讀寫過(guò)程中能夠按照N-Memory數(shù)據(jù)存儲(chǔ)方式進(jìn)行實(shí)時(shí)的CRC校驗(yàn)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于:所述N-Memory中的數(shù)據(jù)組織分為處理層方向和數(shù)據(jù)鏈路層方向，從處理層方向看過(guò)去，所述N-Memory是由一個(gè)N倍字寬的單體存儲(chǔ)器在深度方向擴(kuò)展N倍的多體存儲(chǔ)器及命令頭寄存器構(gòu)成；從數(shù)據(jù)鏈路層方向看過(guò)去，所述N-Memory是N個(gè)單字寬的獨(dú)體FIFO。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于:在數(shù)據(jù)發(fā)送端，為了支持CRC計(jì)算的一級(jí)延遲，所述N-Memory之后設(shè)置一級(jí)數(shù)據(jù)緩沖器，利用預(yù)讀信號(hào)進(jìn)行控制，用于存儲(chǔ)CRC計(jì)算完成的數(shù)據(jù)；預(yù)讀信號(hào)對(duì)所述N-Memory中的數(shù)據(jù)進(jìn)行讀取并進(jìn)行多通道CRC計(jì)算，讀信號(hào)負(fù)責(zé)讀取計(jì)算完成的CRC結(jié)果并將其傳輸?shù)酵ǖ郎稀?br> 5.根據(jù)權(quán)利要求4所示的方法，其特征在于:插入2個(gè)時(shí)鐘周期等待多通道并行CRC計(jì)算結(jié)果；對(duì)于命令頭操作，當(dāng)涉及到N-Memory第N通道-1的字節(jié)時(shí)，讀操作插入2個(gè)周期時(shí)鐘進(jìn)行等待；對(duì)于長(zhǎng)包數(shù)據(jù)主體部分的操作，當(dāng)涉及到第N通道1024/N-1的字節(jié)時(shí)，插入2個(gè)時(shí)鐘周期等待，最后將CRC計(jì)算結(jié)果作為第一通道的最后一個(gè)數(shù)據(jù)進(jìn)行發(fā)送。
【文檔編號(hào)】G06F17/50GK103427846SQ201310295961
【公開(kāi)日】2013年12月4日 申請(qǐng)日期:2013年7月16日 優(yōu)先權(quán)日:2013年7月16日
【發(fā)明者】鄧哲, 杜瑞, 張偉功, 喬永強(qiáng), 朱曉燕, 張永祥, 尚媛園, 關(guān)永 申請(qǐng)人:首都師范大學(xué)