儲(chǔ)存媒體、存取系統(tǒng)及方法
【專(zhuān)利摘要】本發(fā)明提出一種儲(chǔ)存媒體，用以接收一主機(jī)裝置所提供的一寫(xiě)入資料，并提供一讀取資料給主機(jī)裝置，并包括一第一模塊以及一第二模塊。第一模塊包括一第一存儲(chǔ)陣列以及一第一控制器。第一存儲(chǔ)陣列儲(chǔ)存寫(xiě)入資料。第一控制器讀取第一存儲(chǔ)陣列，用以產(chǎn)生一第一讀取結(jié)果。第二模塊包括一第二存儲(chǔ)陣列以及一第二控制器。第二存儲(chǔ)陣列儲(chǔ)存寫(xiě)入資料。第二控制器用以存取第二存儲(chǔ)陣列。當(dāng)?shù)谝蛔x取結(jié)果具有一錯(cuò)誤，并且第一控制器無(wú)法校正錯(cuò)誤時(shí)，第一控制器要求第二控制器讀取第二存儲(chǔ)陣列，用以產(chǎn)生一第二讀取結(jié)果。第二控制器將第二讀取結(jié)果作為讀取資料。
【專(zhuān)利說(shuō)明】?jī)?chǔ)存媒體、存取系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明系有關(guān)于一種存取系統(tǒng)，特別是有關(guān)于一種具有多個(gè)儲(chǔ)存模塊的存取系統(tǒng)。
【背景技術(shù)】
[0002]NAND快閃存儲(chǔ)器已經(jīng)成為現(xiàn)在資料儲(chǔ)存的主流，并大幅應(yīng)用于電子產(chǎn)品中。NAND快閃存儲(chǔ)器亦可制作成存儲(chǔ)卡或是隨身碟。快閃存儲(chǔ)卡包括，小型快閃(Compact Flash ；CF)卡、多媒體卡(Multi Media Card ；MMC)、嵌入式多媒體卡(Embedded MultiMedia Card ；eMMC)、智慧媒體(Smart Media ；SM)卡、安全數(shù)字(Secured Digital ；SD)卡。
[0003]然而，當(dāng)快閃存儲(chǔ)卡發(fā)生異常時(shí)，便無(wú)法再繼續(xù)與一主機(jī)裝置進(jìn)行溝通。舉例而言，當(dāng)快閃存儲(chǔ)卡進(jìn)行一錯(cuò)誤確認(rèn)校正(ECC)動(dòng)作時(shí)，若動(dòng)作失敗，快閃存儲(chǔ)卡將無(wú)法把資料傳給主機(jī)裝置，造成主機(jī)裝置在讀取資料時(shí)，無(wú)法讀到正確的資料。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種儲(chǔ)存媒體，用以接收一主機(jī)裝置所提供的一寫(xiě)入資料，并提供一讀取資料給主機(jī)裝置，并包括一第一模塊以及一第二模塊。第一模塊包括一第一存儲(chǔ)陣列以及一第一控制器。第一存儲(chǔ)陣列儲(chǔ)存寫(xiě)入資料。第一控制器讀取第一存儲(chǔ)陣列，用以產(chǎn)生一第一讀取結(jié)果。第二模塊包括一第二存儲(chǔ)陣列以及一第二控制器。第二存儲(chǔ)陣列儲(chǔ)存寫(xiě)入資料。第二控制器用以存取第二存儲(chǔ)陣列。當(dāng)?shù)谝蛔x取結(jié)果具有一錯(cuò)誤，并且第一控制器無(wú)法校正錯(cuò)誤時(shí)，第一控制器要求第二控制器讀取第二存儲(chǔ)陣列，用以產(chǎn)生一第二讀取結(jié)果。第二控制器將第二讀取結(jié)果作為讀取資料。
[0005]本發(fā)明另提供一種存取系統(tǒng)，包括一主機(jī)裝置以及一儲(chǔ)存媒體。主機(jī)裝置提供一寫(xiě)入資料或是接收一讀取資料。儲(chǔ)存媒體與主機(jī)裝置進(jìn)行資料傳輸，并包括一第一模塊以及一第二模塊。第一模塊包括一第一存儲(chǔ)陣列以及一第一控制器。第一存儲(chǔ)陣列儲(chǔ)存寫(xiě)入資料。第一控制器讀取第一存儲(chǔ)陣列，用以產(chǎn)生一第一讀取結(jié)果。第二模塊包括一第二存儲(chǔ)陣列以及一第二控制器。第二存儲(chǔ)陣列儲(chǔ)存寫(xiě)入資料。第二控制器存取第二存儲(chǔ)陣列。當(dāng)?shù)谝蛔x取結(jié)果具有一錯(cuò)誤，并且第一控制器無(wú)法校正錯(cuò)誤時(shí)，第一控制器要求第二控制器讀取第二存儲(chǔ)陣列，用以產(chǎn)生一第二讀取結(jié)果。第二控制器將第二讀取結(jié)果作為讀取資料，提供給主機(jī)裝置。
[0006]本發(fā)明更提供一種存取方法，適用于一儲(chǔ)存媒體。儲(chǔ)存媒體具有一第一模塊以及一第二模塊。第一模塊具有一第一控制器以及一第一存儲(chǔ)陣列。第二模塊具有一第二控制器以及一第二存儲(chǔ)陣列。本發(fā)明的存取方法包括，令第一控制器接收一讀取命令，并根據(jù)該讀取命令，讀取第一存儲(chǔ)陣列，用以產(chǎn)生一第一讀取結(jié)果；當(dāng)?shù)谝蛔x取結(jié)果具有一錯(cuò)誤，并且錯(cuò)誤無(wú)法被校正時(shí)，要求第二控制器讀取第二存儲(chǔ)陣列，用以產(chǎn)生一第二讀取結(jié)果，并將第二讀取結(jié)果作為一讀取資料；以及提供讀取資料給一主機(jī)裝置。【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007]為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作詳細(xì)說(shuō)明，其中:
[0008]圖1為本發(fā)明的存取系統(tǒng)的示意圖。
[0009]圖2為本發(fā)明的儲(chǔ)存媒體的一可能實(shí)施例。
[0010]圖3-6為本發(fā)明的存取方法的可能流程圖。
[0011]主要元件符號(hào)說(shuō)明:
[0012]100:存取系統(tǒng)；
[0013]110:主機(jī)裝置；
[0014]120:儲(chǔ)存媒體；
[0015]211、221:控制器;
[0016]212、222:存儲(chǔ)陣列；
[0017]213、223:錯(cuò)誤確認(rèn)校正引擎；
[0018]311 ?315、411 ?416、511 ?516、611 ?614:步驟；
[0019]M1-Mn:儲(chǔ)存模塊；
[0020]Vdd, Clock、CMD, DATO ?DAT3:傳輸線。
【具體實(shí)施方式】
[0021]圖1為本發(fā)明的存取系統(tǒng)的示意圖。如圖所示，存取系統(tǒng)100包括一主機(jī)裝置110以及一儲(chǔ)存媒體120。主機(jī)裝置110寫(xiě)入資料至儲(chǔ)存媒體120，或是讀取儲(chǔ)存媒體120所儲(chǔ)存的資料。
[0022]本發(fā)明并不限定儲(chǔ)存媒體120的種類(lèi)。只要具有儲(chǔ)存功能的裝置，均可作為儲(chǔ)存媒體120。在本實(shí)施例中，儲(chǔ)存媒體120為一安全數(shù)字(Secure Digital ；SD)卡，并且透過(guò)一 SD協(xié)定，與主機(jī)裝置110進(jìn)行資料傳輸。如圖所示，SD協(xié)定使用多條傳輸線Vdd、Clock、CMD、DAT0?DAT3。在其它實(shí)施例中，儲(chǔ)存媒體120為一嵌入式多媒體卡(EmbeddedMultiMediaCard ；eMMC)。
[0023]在本實(shí)施例中，儲(chǔ)存媒體120具有儲(chǔ)存模塊M1?Mn。本發(fā)明并不限定儲(chǔ)存模塊M1?Mn的種類(lèi)。在一可能實(shí)施例中，儲(chǔ)存模塊M1?Mn均為微型(Micro) SD卡。儲(chǔ)存模塊M1?Mn具有不同的識(shí)別碼(Card Identification number)。根據(jù)識(shí)別碼的設(shè)定,便可將儲(chǔ)存模塊M1?Mn的一者預(yù)設(shè)成一主模塊，而其它儲(chǔ)存模塊均作為子模塊。
[0024]舉例而言,假設(shè)儲(chǔ)存模塊M1的產(chǎn)品序號(hào)為O,而儲(chǔ)存模塊M2?Mn的產(chǎn)品序號(hào)均大于儲(chǔ)存模塊M1的產(chǎn)品序號(hào)，則儲(chǔ)存模塊M1將被預(yù)設(shè)成一主模塊，而儲(chǔ)存模塊M2?Mn被預(yù)設(shè)成子模塊。
[0025]在一初始化期間，主機(jī)裝置110詢問(wèn)儲(chǔ)存媒體120是否就緒(ready)。由于儲(chǔ)存模塊M1為主模塊，因此，在儲(chǔ)存模塊M1?Mn均就緒后，統(tǒng)一由儲(chǔ)存模塊M1產(chǎn)生一回復(fù)訊息給主機(jī)裝置110。在本實(shí)施例中，儲(chǔ)存模塊M1借由至少一傳輸線，詢問(wèn)儲(chǔ)存模塊M2?Mn是否就緒。以SD協(xié)定為例，儲(chǔ)存模塊M1是透過(guò)傳輸線DATl及DAT2與儲(chǔ)存模塊M2?Mn進(jìn)行溝通。
[0026]當(dāng)儲(chǔ)存模塊M1?Mn之一者未就緒時(shí)，儲(chǔ)存模塊M1發(fā)出一未就緒回復(fù)給主機(jī)裝置110。主機(jī)裝置110將再度發(fā)出一詢問(wèn)命令，直到儲(chǔ)存模塊M1發(fā)出一就緒回復(fù)。在一可能實(shí)施例中，當(dāng)儲(chǔ)存模塊M1~Mn均就緒時(shí)，儲(chǔ)存模塊M1將傳輸線DATO的電位設(shè)定成低電位。主機(jī)裝置110根據(jù)傳輸線DATO的電位，便可得知儲(chǔ)存媒體120已就緒。
[0027]在一寫(xiě)入期間，主機(jī)裝置110發(fā)出一寫(xiě)入資料給儲(chǔ)存媒體120。待所有模塊均儲(chǔ)存寫(xiě)入資料后，由儲(chǔ)存模塊M1產(chǎn)生一回復(fù)訊息給主機(jī)裝置110。在一可能實(shí)施例中，當(dāng)儲(chǔ)存模塊札~Mn之一者尚未完成寫(xiě)入動(dòng)作時(shí)，儲(chǔ)存模塊M1將傳輸線DATO的電位設(shè)定成低電位。
[0028]在一讀取期間，儲(chǔ)存模塊M1根據(jù)一地址信息，讀取本身所儲(chǔ)存的資料，并對(duì)讀取結(jié)果進(jìn)行一錯(cuò)誤確認(rèn)校正動(dòng)作。當(dāng)儲(chǔ)存模塊M1的讀取結(jié)果不具有錯(cuò)誤，或是錯(cuò)誤可被校正時(shí)，儲(chǔ)存模塊M1將讀取結(jié)果作為一讀取資料，并透過(guò)傳輸線DATO~DAT3提供給主機(jī)裝置110。在一可能實(shí)施例中，當(dāng)儲(chǔ)存模塊M1將傳輸線DATO~DAT3的地址設(shè)定成低電位時(shí)，主機(jī)裝置110便得知儲(chǔ)存媒體120已準(zhǔn)備輸出一讀取資料。
[0029]然而，當(dāng)儲(chǔ)存模塊M1的讀取結(jié)果具有一錯(cuò)誤，并且此錯(cuò)誤無(wú)法被校正時(shí)，如錯(cuò)誤的比特?cái)?shù)過(guò)多，儲(chǔ)存模塊M1要求儲(chǔ)存模塊M2~Mn之一者作為一主模塊。在一可能實(shí)施例中，若儲(chǔ)存模塊M2的產(chǎn)品序號(hào)小于儲(chǔ)存模塊M3~Mn時(shí)，則儲(chǔ)存模塊M2作為一新的主模塊。
[0030]儲(chǔ)存模塊M2根據(jù)主機(jī)裝置110所提供的一地址信息，讀取本身所儲(chǔ)存的資料，并對(duì)讀取結(jié)果進(jìn)行一錯(cuò)誤確認(rèn)校正動(dòng)作。當(dāng)儲(chǔ)存模塊M2的讀取結(jié)果不具有錯(cuò)誤，或是錯(cuò)誤可被校正時(shí)，儲(chǔ)存模塊M2將讀取結(jié)果作為一讀取資料，透過(guò)傳輸線DATO~DAT3提供給主機(jī)裝置110。此時(shí)，儲(chǔ)存模塊M2將傳輸線DATO~DAT3的地址設(shè)定成低電位，用以表示已備妥一讀取資料。
[0031 ] 在一可能實(shí)施例中，當(dāng)儲(chǔ)存模塊M1要求儲(chǔ)存模塊M2提供讀取資料給主機(jī)裝置110時(shí)，儲(chǔ)存模塊M2便作為一主模塊。此時(shí)，儲(chǔ)存模塊M1可作為一子模塊，或是不再使用儲(chǔ)存模塊 M115
[0032]新的主模塊(即儲(chǔ)存模塊M2)將與主機(jī)裝置110進(jìn)行資料傳輸，直到無(wú)法提供正確的資料給主機(jī)裝置110時(shí)，再要求其它子模塊(M1或M3~Mn的一者)作為一主模塊，繼續(xù)提供資料給主機(jī)裝置110。
[0033]在已知的儲(chǔ)存媒體中，一旦儲(chǔ)存媒體的存儲(chǔ)陣列發(fā)生異常，主機(jī)裝置便沒(méi)有機(jī)會(huì)讀取到正確的資料。然而，由于本發(fā)明儲(chǔ)存媒體120具有多個(gè)儲(chǔ)存模塊，因此，當(dāng)主儲(chǔ)存模塊發(fā)生異常時(shí)，改由另一模塊提供資料給主機(jī)裝置110，因此，可維持主機(jī)裝置110與儲(chǔ)存媒體120間的資料傳輸狀態(tài)。
[0034]在另一可能實(shí)施例中，當(dāng)儲(chǔ)存模塊M1無(wú)法提供正確的資料給主機(jī)裝置110，并改由儲(chǔ)存模塊M2提供讀取資料給主機(jī)裝置110時(shí)，儲(chǔ)存模塊M1根據(jù)儲(chǔ)存模塊M2所提供的讀取資料，更新本身所儲(chǔ)存的資料。因此，更新后的儲(chǔ)存模塊M1仍可作為一次儲(chǔ)存模塊。
[0035]本發(fā)明并不限定儲(chǔ)存模塊M1~Mn之間的傳輸協(xié)定。在本實(shí)施例中，儲(chǔ)存模塊M1~Mn之間的傳輸協(xié)定為一 SD協(xié)定。在其它實(shí)施例中，儲(chǔ)存模塊M1~Mn之間的傳輸協(xié)定為兩線(two wire)的通訊協(xié)定,如一內(nèi)部整合電路(Inter-1ntegrated Circuit ；I2C)協(xié)定或是一非同步接收傳輸( Universal Asynchronous Receiver Transmitter ；UART)協(xié)定。
[0036]由于儲(chǔ)存模塊M1~Mn的內(nèi)部電路架構(gòu)均相同，故圖2僅顯示儲(chǔ)存模塊M1及仏。圖2為本發(fā)明的儲(chǔ)存媒體的一可能實(shí)施例。如圖所示，儲(chǔ)存模塊M1包括一控制器211以及一存儲(chǔ)陣列212。儲(chǔ)存模塊M2包括一控制器221以及一存儲(chǔ)陣列222?？刂破?11用以存取存儲(chǔ)陣列212?？刂破?21用以存取存儲(chǔ)陣列222。在一可能實(shí)施例中，存儲(chǔ)陣列212和222為獨(dú)立的NAND快閃存儲(chǔ)器。因此，存儲(chǔ)陣列212和222可共用同一控制器。
[0037]在本實(shí)施例中，儲(chǔ)存模塊札及仏各自還包括一錯(cuò)誤確認(rèn)校正引擎(ErrorChecking and Correcting engine) 213及223。錯(cuò)誤確認(rèn)校正引擎213用以校正控制器211所接收到的資料。錯(cuò)誤確認(rèn)校正引擎223用以校正控制器221所接收到的資料。
[0038]以錯(cuò)誤確認(rèn)校正引擎213為例，控制器211讀取存儲(chǔ)陣列212所儲(chǔ)存的資料，并提供讀取結(jié)果給錯(cuò)誤確認(rèn)校正引擎213，進(jìn)行錯(cuò)誤校正。錯(cuò)誤確認(rèn)校正引擎213再將校正后的結(jié)果回傳給控制器211。在一可能實(shí)施例中，錯(cuò)誤確認(rèn)校正引擎213整合于控制器211之中。
[0039]在一讀取期間，當(dāng)儲(chǔ)存模塊M1系為主模塊時(shí)，控制器211根據(jù)一地址信息，讀取存儲(chǔ)陣列212，用以產(chǎn)生一第一讀取結(jié)果?？刂破?11對(duì)第一讀取結(jié)果進(jìn)行一錯(cuò)誤確認(rèn)校正動(dòng)作。當(dāng)?shù)谝蛔x取結(jié)果不具有錯(cuò)誤，或是錯(cuò)誤可被校正時(shí)，控制器211將第一讀取結(jié)果作為一讀取資料，透過(guò)傳輸線DATO~DAT3提供給主機(jī)裝置110。
[0040]然而，當(dāng)?shù)谝蛔x取結(jié)果具有一錯(cuò)誤，并且此錯(cuò)誤無(wú)法被校正時(shí)，如錯(cuò)誤的比特?cái)?shù)過(guò)多，儲(chǔ)存模塊M1要求儲(chǔ)存模塊M2作為一主模塊。在本實(shí)施例中，控制器221讀取存儲(chǔ)陣列222，并對(duì)一第二讀取結(jié)果進(jìn)行一錯(cuò)誤確認(rèn)校正動(dòng)作。當(dāng)?shù)诙x取結(jié)果不具有錯(cuò)誤，或是錯(cuò)誤可被校正時(shí)，控制器221將第二讀取結(jié)果作為一讀取資料，透過(guò)傳輸線DATO~DAT3提供給主機(jī)裝置110。
[0041]在另一可能實(shí)施例中，當(dāng)控制器211無(wú)法提供正確的資料給主機(jī)裝置110，并改由控制器221根據(jù)一地址信息，提供資料給主機(jī)裝置110時(shí)，控制器211根據(jù)該地址信息，將控制器221所讀取到的資 料回存至存儲(chǔ)陣列212中。因此，儲(chǔ)存模塊M1可再重新作為一主模塊，或是作為一子模塊。
[0042]圖3為本發(fā)明的存取方法的一可能流程圖。本發(fā)明的存取方法適用于一儲(chǔ)存媒體。以圖2為例，儲(chǔ)存媒體具有一第一模塊M1以及一第二模塊M2。第一模塊M1具有一第一控制器211以及一第一存儲(chǔ)陣列212，第二模塊M2具有一第二控制器221以及一第二存儲(chǔ)陣列222。在本實(shí)施例中,假設(shè)第一模塊M1為一主模塊,而第二模塊M2為一子模塊。
[0043]首先，接收一讀取命令(步驟311)。在一可能實(shí)施例中，讀取命令是由一主機(jī)裝置所發(fā)出。在本實(shí)施例中，由于第一模塊M1為主模塊,因此,第一控制器211根據(jù)讀取命令中的一地址信息，讀取第一存儲(chǔ)陣列212，用以產(chǎn)生第一讀取結(jié)果。
[0044]判斷該第一讀取結(jié)果是否具有一無(wú)法校正的錯(cuò)誤(步驟312)。當(dāng)?shù)谝蛔x取結(jié)果具有一錯(cuò)誤，并且該錯(cuò)誤無(wú)法被校正時(shí)，讀取第二模塊，用以產(chǎn)生一第二讀取結(jié)果，并將第二讀取結(jié)果作為一讀取資料(步驟313)。在本實(shí)施例中，當(dāng)?shù)谝豢刂破?11無(wú)法提供資料時(shí)，第一控制器211要求第二控制器221讀取第二存儲(chǔ)陣列222。因此，第二控制器221根據(jù)讀取命令中的地址信息，讀取第二存儲(chǔ)陣列222，用以產(chǎn)生一第二讀取結(jié)果。
[0045]本發(fā)明并不限定第一及第二控制器間的傳輸協(xié)定。第一控制器可根據(jù)一安全數(shù)字(Secure Digital ；SD)協(xié)定、一內(nèi)部整合電路(Inter-1ntegrated Circuit ；I2C)協(xié)定或是一非同步接收傳輸(Universal Asynchronous Receiver Transmitter ;UART)協(xié)定，與第二控制器進(jìn)行溝通。
[0046]當(dāng)?shù)谝蛔x取結(jié)果的錯(cuò)誤可被校正時(shí)，將第一讀取結(jié)果作為一讀取資料(步驟314)。最后，將讀取資料提供給一主機(jī)裝置(步驟315)。在一可能實(shí)施例中，當(dāng)?shù)谝蛔x取結(jié)果發(fā)生錯(cuò)誤，并且無(wú)法被校正時(shí)，可根據(jù)一地址信息，將第二讀取結(jié)果儲(chǔ)存于第一存儲(chǔ)陣列中。
[0047]圖4為本發(fā)明的存取方法的另一可能流程圖。在一寫(xiě)入期間，接收一寫(xiě)入資料(步驟411)。在一可能實(shí)施例中，寫(xiě)入資料系由一主機(jī)裝置所提供。在圖2中，模塊乂及仏儲(chǔ)存與入資料。
[0048]接著，判斷第一及第二模塊是否已閑置(步驟412)。在本實(shí)施例中，由于模塊M1為主模塊，因此，模塊M1透過(guò)至少一傳輸線，詢問(wèn)模塊M2是否已完成寫(xiě)入動(dòng)作。在一可能實(shí)施例中，模塊M1系透過(guò)SD協(xié)定中的傳輸線DATl及DAT2，判斷模塊M2是否已完成寫(xiě)入動(dòng)作。
[0049]當(dāng)模塊M1及M2均為閑置時(shí)，表示模塊M1及M2已完成寫(xiě)入動(dòng)作，因此，發(fā)出一完成回復(fù)(步驟415)，并結(jié)束寫(xiě)入動(dòng)作(步驟416)。在本實(shí)施例中，統(tǒng)一由第一模塊發(fā)出一完成回復(fù)給主機(jī)裝置。在一可能實(shí)施例中，當(dāng)模塊M1及M2已完成寫(xiě)入動(dòng)作時(shí)，模塊M1將傳輸線DATO的電位設(shè)定成高電位。
[0050]當(dāng)模塊M1及M2尚未閑置時(shí),表不模塊M1及M2尚未完成寫(xiě)入動(dòng)作，因此,發(fā)出一未完成回復(fù)(步驟413)。在本實(shí)施例中，當(dāng)模塊M1及M2未完成寫(xiě)入動(dòng)作時(shí)，模塊M1將傳輸線DATO的電位設(shè)定成低電位，并繼續(xù)儲(chǔ)存該寫(xiě)入資料(步驟414)。
[0051]圖5為本發(fā)明的存取方法的另一可能流程圖。首先，接收一詢問(wèn)命令(步驟511)。在本實(shí)施例中，詢問(wèn)命令系由一主機(jī)裝置所發(fā)出。主機(jī)裝置在進(jìn)行寫(xiě)入及讀取動(dòng)作前，可先發(fā)出一詢問(wèn)命令，用以詢問(wèn)儲(chǔ)存媒體是否已就緒。
[0052]接著，判斷儲(chǔ)存媒體是否已就緒(步驟512)。在本實(shí)施例中，第一模塊系為一主模塊，因此，透過(guò)傳輸線DATl及DAT2詢問(wèn)第二模塊是否已經(jīng)就緒。在一可能實(shí)施例中，第一模塊具有一操作條件寄存器(Operating Conditions Register ；0CR)。操作條件寄存器具有一忙碌比特(busy bit)或稱(chēng)為電源就緒比特(Card power up status bit)。當(dāng)忙碌比特為I時(shí)，表示第一及第二模塊已就緒，當(dāng)忙碌比特為O時(shí)，表示第一及第二模塊未就緒。第一模塊等待所有模塊皆就后，將忙碌比特設(shè)定為I。主機(jī)裝置讀取第一模塊的操作條件寄存器的忙碌比特，便可得知第一及第二模塊是否已就緒。
[0053]當(dāng)儲(chǔ)存媒體的第一及第二模塊已就緒時(shí)，發(fā)出一就緒回復(fù)(步驟513)，并結(jié)束初始化動(dòng)作(步驟514)。在本實(shí)施例中，就緒回復(fù)就是把操作條件寄存器的忙碌比特設(shè)定成
1。在另一可能實(shí)施例中，第一模塊系利用傳輸線DATl及DAT2與第二模塊溝通。
[0054]當(dāng)?shù)谝换虻诙K尚未就緒時(shí)，產(chǎn)生一未就緒回復(fù)(步驟515)，并發(fā)出未就緒回復(fù)(步驟516)。在本實(shí)施例中，步驟515系將第一模塊的操作條件寄存器的忙碌比特設(shè)定成0，而步驟516系將操作條件寄存器的各比特狀態(tài)提供給主機(jī)裝置。主機(jī)裝置根據(jù)操作條件寄存器的忙碌比特，便可得知第一及第二模塊尚未就緒，故將再發(fā)出一詢問(wèn)命令，直到儲(chǔ)存媒體就緒。
[0055]圖6為本發(fā)明的存取方法的另一可能流程圖。在本實(shí)施例中，系假設(shè)儲(chǔ)存媒體為一 SD卡。首先，接收一 SD命令(步驟611)。在其它可能實(shí)施例中，一主機(jī)裝置根據(jù)儲(chǔ)存媒體的種類(lèi)，發(fā)出相對(duì)應(yīng)的命令，用以初始化儲(chǔ)存媒體。
[0056]接著，判斷儲(chǔ)存媒體是否閑置(步驟612)。在本實(shí)施例中，第一模塊透過(guò)傳輸線DATl及DAT2，詢問(wèn)第二模塊是否已閑置。當(dāng)?shù)谝患暗诙K均已閑置時(shí)，發(fā)出一閑置回復(fù)(步驟613)。在一可能實(shí)施例中,第一模塊令傳輸線DATO為一閑置電位,如高電位。主機(jī)裝置根據(jù)傳輸線DATO的電位，便可得知儲(chǔ)存媒體是否已閑置。
[0057]當(dāng)?shù)谝换虻诙K未閑置時(shí)，發(fā)出一未閑置回復(fù)(步驟614)，并回到步驟612，繼續(xù)判斷第一及第二模塊是否已就緒。在本實(shí)施例中，第一模塊令傳輸線DATO為一忙碌電位，如低電位。
[0058]由于儲(chǔ)存媒體具有多個(gè)儲(chǔ)存模塊，每一儲(chǔ)存模塊儲(chǔ)存相同的資料。當(dāng)一主機(jī)裝置欲讀取儲(chǔ)存媒體時(shí)，一主儲(chǔ)存模塊負(fù)責(zé)與主機(jī)裝置進(jìn)行溝通，并與其它儲(chǔ)存模塊進(jìn)行溝通。當(dāng)該主儲(chǔ)存模塊無(wú)法提供正確的資料時(shí)，如錯(cuò)誤比特過(guò)多，改由另一儲(chǔ)存模塊與主機(jī)裝置進(jìn)行溝通。因此，主機(jī)裝置可正常地進(jìn)行存取動(dòng)作。
[0059]除非另作定義，在此所有詞匯(包含技術(shù)與科學(xué)詞匯)均屬本發(fā)明所屬【技術(shù)領(lǐng)域】中普通技術(shù)人員的一般理解。此外，除非明白表示，詞匯于一般字典中的定義應(yīng)解釋為與其相關(guān)【技術(shù)領(lǐng)域】的文章中意義一致，而不應(yīng)解釋為理想狀態(tài)或過(guò)分正式的語(yǔ)態(tài)。
[0060]雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書(shū)所界定的為準(zhǔn)。
【權(quán)利要求】
1.一種儲(chǔ)存媒體，用以接收一主機(jī)裝置所提供的一寫(xiě)入資料，并提供一讀取資料給該主機(jī)裝置，包括: 一第一模塊，包括: 一第一存儲(chǔ)陣列，儲(chǔ)存該寫(xiě)入資料； 一第一控制器，讀取該第一存儲(chǔ)陣列，用以產(chǎn)生一第一讀取結(jié)果；以及 一第二模塊，包括: 一第二存儲(chǔ)陣列，儲(chǔ)存該寫(xiě)入資料；以及 一第二控制器，用以存取該第二存儲(chǔ)陣列； 其中，當(dāng)該第一讀取結(jié)果具有一錯(cuò)誤，并且該第一控制器無(wú)法校正該錯(cuò)誤時(shí)，該第一控制器要求該第二控制器讀取該第二存儲(chǔ)陣列，用以產(chǎn)生一第二讀取結(jié)果，該第二控制器將該第二讀取結(jié)果作為該讀取資料，并輸出給該主機(jī)裝置。
2.如權(quán)利要求1所述的儲(chǔ)存媒體，其特征在于，當(dāng)該第一控制器可校正該錯(cuò)誤時(shí)，該第一控制器將該第一讀取結(jié)果作為該讀取資料。
3.如權(quán)利要求1所述的儲(chǔ)存媒體，其特征在于，當(dāng)該錯(cuò)誤無(wú)法校正時(shí)，該第二控制器根據(jù)一地址信息，讀取該第二存儲(chǔ)陣列，用以產(chǎn)生該第二讀取結(jié)果，該第一控制器根據(jù)該地址信息，將該第二讀取結(jié)果儲(chǔ)存于該第一存儲(chǔ)陣列。
4.如權(quán)利要求1所述的儲(chǔ)存媒體，其特征在于，在一寫(xiě)入期間，該第一控制器及第二控制器將該寫(xiě)入資料寫(xiě)入該第一存儲(chǔ)陣列及第二存儲(chǔ)陣列，并且該第一控制器確認(rèn)該第二控制器是否已將該寫(xiě)入資料寫(xiě)入該第二存儲(chǔ)陣列。
5.如權(quán)利要求4所述的儲(chǔ)存媒體，其特征在于，當(dāng)?shù)诙刂破饕褜⒃搶?xiě)入資料寫(xiě)入該第二存儲(chǔ)陣列時(shí)，該第一控制器發(fā)出一回復(fù)信號(hào)給該主機(jī)裝置。
6.如權(quán)利要求1所述的儲(chǔ)存媒體，其特征在于，該第一控制器根據(jù)一安全數(shù)字協(xié)定、一內(nèi)部整合電路協(xié)定或是一非同步接收傳輸協(xié)定，與該第二控制器進(jìn)行溝通。
7.—種存取系統(tǒng),包括: 一主機(jī)裝置，提供一寫(xiě)入資料或是接收一讀取資料；以及 一儲(chǔ)存媒體，與該主機(jī)裝置進(jìn)行資料傳輸，并包括: 一第一模塊，包括: 一第一存儲(chǔ)陣列，儲(chǔ)存該寫(xiě)入資料； 一第一控制器，讀取該第一存儲(chǔ)陣列，用以產(chǎn)生一第一讀取結(jié)果；以及 一第二模塊，包括: 一第二存儲(chǔ)陣列，儲(chǔ)存該寫(xiě)入資料；以及 一第二控制器，用以存取該第二存儲(chǔ)陣列； 其中，當(dāng)該第一讀取結(jié)果具有一錯(cuò)誤，并且該第一控制器無(wú)法校正該錯(cuò)誤時(shí)，該第一控制器要求該第二控制器讀取該第二存儲(chǔ)陣列，用以產(chǎn)生一第二讀取結(jié)果，該第二控制器將該第二讀取結(jié)果作為該讀取資料，提供給該主機(jī)裝置。
8.如權(quán)利要求7所述的存取系統(tǒng)，其特征在于，當(dāng)該第一控制器可校正該錯(cuò)誤時(shí)，該第一控制器將該第一讀取結(jié)果作為該讀取資料。
9.如權(quán)利要求7所述的存取系統(tǒng)，其特征在于，當(dāng)該錯(cuò)誤無(wú)法校正時(shí)，該第二控制器根據(jù)一地址信息，讀取該第二存儲(chǔ)陣列，用以產(chǎn)生該第二讀取結(jié)果，該第一控制器根據(jù)該地址信息，將該第二讀取結(jié)果儲(chǔ)存于該第一存儲(chǔ)陣列。
10.如權(quán)利要求7所述的存取系統(tǒng)，其特征在于，在一寫(xiě)入期間，該第一及第二控制器將該寫(xiě)入資料寫(xiě)入該第一及第二存儲(chǔ)陣列，并且該第一控制器確認(rèn)該第二控制器是否已將該寫(xiě)入資料寫(xiě)入該第二存儲(chǔ)陣列。
11.如權(quán)利要求10所述的存取系統(tǒng)，其特征在于，當(dāng)?shù)诙刂破饕褜⒃搶?xiě)入資料寫(xiě)入該第二存儲(chǔ)陣列時(shí)，該第一控制器發(fā)出一回復(fù)信號(hào)給該主機(jī)裝置。
12.如權(quán)利要求7所述的存取系統(tǒng),其特征在于,該第一控制器根據(jù)一安全數(shù)字協(xié)定、一內(nèi)部整合電路協(xié)定或是一非同步接收傳輸協(xié)定，與該第二控制器進(jìn)行溝通。
13.一種存取方法，適用于一儲(chǔ)存媒體，該儲(chǔ)存媒體具有一第一模塊以及一第二模塊，該第一模塊具有一第一控制器以及一第一存儲(chǔ)陣列，該第二模塊具有一第二控制器以及一第二存儲(chǔ)陣列，該存取方法包括: 令該第一控制器接收一讀取命令，并根據(jù)該讀取命令，讀取該第一存儲(chǔ)陣列，用以產(chǎn)生一第一讀取結(jié)果； 當(dāng)該第一讀取結(jié)果具有一錯(cuò)誤，并且該錯(cuò)誤無(wú)法被校正時(shí)，要求該第二控制器讀取該第二存儲(chǔ)陣列，用以產(chǎn)生一第二讀取結(jié)果，并將該第二讀取結(jié)果作為一讀取資料；以及 提供該讀取資料給一主機(jī)裝置。
14.如權(quán)利要求13所述的存取方法，還包括: 當(dāng)該錯(cuò)誤可被校正時(shí)，將該第一讀取結(jié)果作為該讀取資料。
15.如權(quán)利要求13所述的存取方法，還包括: 根據(jù)一地址信息，讀取該第二存儲(chǔ)陣列，用以產(chǎn)生該第二讀取結(jié)果。
16.如權(quán)利要求15所述的存取方法,還包括: 當(dāng)該錯(cuò)誤無(wú)法校正時(shí)，根據(jù)該地址信息，將該第二讀取結(jié)果儲(chǔ)存于該第一存儲(chǔ)陣列。
17.如權(quán)利要求13所述的存取方法，其特征在于，要求該第二控制器讀取該第二存儲(chǔ)陣列的步驟是由該第一控制器所執(zhí)行。
18.如權(quán)利要求17所述的存取方法，其特征在于，該第一控制器根據(jù)一安全數(shù)字協(xié)定、一內(nèi)部整合電路協(xié)定或是一非同步接收傳輸協(xié)定，與該第二控制器進(jìn)行溝通。
【文檔編號(hào)】G06F13/16GK103809918SQ201310332293
【公開(kāi)日】2014年5月21日 申請(qǐng)日期:2013年7月30日 優(yōu)先權(quán)日:2012年11月12日
【發(fā)明者】劉丞偉, 歐旭斌 申請(qǐng)人:慧榮科技股份有限公司