一種片上仿真系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種片上仿真系統(tǒng)，包括控制單元、MAC層IP（INTELLECTUAL?PROPERTY）設備及物理層IP（INTELLECTUAL?PROPERTY）設備，所述片上仿真系統(tǒng)還包括MAC仿真器，與所述控制單元連接，用于模擬MAC層處理器并控制所述物理層IP（INTELLECTUAL?PROPERTY）設備的輸入端口，使芯片具有測試、驗證和校準的功能。采用上述技術(shù)方案后，該通信系統(tǒng)可具有單獨測試、驗證或校驗的功能，在芯片設計過程中即可隨時執(zhí)行操作，提高設計效率。
【專利說明】一種片上仿真系統(tǒng)
【技術(shù)領域】
[0001]本發(fā)明涉及通信系統(tǒng)領域，尤其涉及一種片上仿真系統(tǒng)。
【背景技術(shù)】
[0002]在芯片設計、測試過程中，工程師常需要采用外部信號發(fā)生器、邏輯分析儀或其他外部硬件對芯片的通信系統(tǒng)作測試、驗證或校驗工作，手續(xù)繁瑣，降低了芯片設計的效率。
[0003]另外，由于上述方法進行的測試、驗證及校驗工作通常在芯片設計完成后才可實施，若芯片設計確有問題或缺陷，無法在設計的第一時間了解并改正，同樣拖延了芯片設計所需的時間。
[0004]因此，急需一種片上仿真系統(tǒng)，該片上仿真系統(tǒng)具有可模擬測試、驗證或校驗的模塊，從而使得該通信系統(tǒng)可具有單獨測試、驗證或校驗的功能，在芯片設計過程中即可隨時執(zhí)行操作，提高設計效率。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種片上仿真系統(tǒng)，可簡化通信芯片測試、驗證及校準操
作工序。
[0006]本發(fā)明公開了一種片上仿真系統(tǒng)，包括控制單元、MAC層IP (INTELLECTUALPROPERTY)設備及物理層IP (INTELLECTUAL PROPERTY)設備，還包括MAC仿真器，與所述控制單元連接，用于模擬MAC層處理器并控制所述物理層IP (INTELLECTUAL PROPERTY)設備的輸入端口，使所述芯片具有測試、驗證和校準的功能。
[0007]優(yōu)選地，所述片上仿真系統(tǒng)還包括第一數(shù)據(jù)分配器及第二數(shù)據(jù)分配器，所述第一數(shù)據(jù)分配器及第二數(shù)據(jù)分配器設于所述MAC仿真器與所述物理層IP (INTELLECTUALPROPERTY)設備間，用于分配所述MAC仿真器與所述物理層IP (INTELLECTUAL PROPERTY)設備的輸入輸出數(shù)據(jù)的路徑。
[0008]優(yōu)選地，所述第一數(shù)據(jù)分配器接收所述MAC層IP (INTELLECTUAL PROPERTY)設備或所述MAC仿真器的第一輸出數(shù)據(jù)，并將所述第一輸出數(shù)據(jù)提供至所述物理層IP(INTELLECTUAL PROPERTY)設備。
[0009]優(yōu)選地，所述第二數(shù)據(jù)分配器接收所述物理層IP (INTELLECTUAL PROPERTY)設備的第二輸出數(shù)據(jù)，并將所述第二輸出數(shù)據(jù)提供至所述MAC層IP (INTELLECTUAL PROPERTY)設備和所述MAC仿真器。
[0010]優(yōu)選地，所述MAC仿真器還具有嗅探器功能。
[0011]優(yōu)選地，所述MAC仿真器包括信號存儲器及序列發(fā)生器；所述信號存儲器用于存儲從所述物理層IP (INTELLECTUAL PROPERTY)設備發(fā)來的信號數(shù)據(jù)；所述序列發(fā)生器產(chǎn)生由所述控制單元執(zhí)行的用于單步調(diào)試的程序的地址。
[0012]優(yōu)選地，所述序列發(fā)生器為有限狀態(tài)機，用于控制所述信號存儲器的地址及讀寫。
[0013]優(yōu)選地，所述有限狀態(tài)機包括邏輯單元，用于從外部導入或?qū)С鰯?shù)據(jù)。[0014]優(yōu)選地，所述序列發(fā)生器為微控制器，支持現(xiàn)場配置及軟件升級，用于對所述物理層 IP (INTELLECTUAL PROPERTY)設備控制。
[0015]采用上述技術(shù)方案后，具有該MAC仿真器的片上仿真系統(tǒng)可簡化對包含有物理層的通信芯片的測試、驗證及校準等操作，且上述操作在芯片前期設計階段就可進行，提高了芯片設計、測試時的工作效率。
【專利附圖】

【附圖說明】
[0016]圖1為具有MAC仿真器的片上仿真系統(tǒng)示意圖；
[0017]圖2為MAC仿真器的系統(tǒng)示意圖。
【具體實施方式】
[0018]以下結(jié)合附圖與具體實施例進一步闡述本發(fā)明的優(yōu)點。
[0019]參閱圖1，為具有介質(zhì)訪問控制(MAC)模擬器模塊即MAC仿真器的片上仿真系統(tǒng)，所述MAC仿真器用于模擬MAC層處理器。片上仿真系統(tǒng)包含了一控制單元、第一及第二數(shù)據(jù)分配器(MUX)和MAC仿真器?？刂茊卧刹僮鞯嘏cMAC層IP (INTELLECTUAL PROPERTY)設備和MAC仿真器連接。第一數(shù)據(jù)分配器與MAC層IP (INTELLECTUAL PROPERTY)設備和MAC仿真器連接。所述MAC仿真器可靈活模擬MAC層處理器，用于使芯片具有測試、驗證和校準的功能?？刂茊卧梢允俏⒖刂破?，或是中心處理單元(CPU)子系統(tǒng)等，配置為控制片上仿真系統(tǒng)的MAC子層和物理層IP (INTELLECTUAL PROPERTY)的實施。物理層IP (INTELLECTUAL PROPERTY)設備實現(xiàn)片上仿真系統(tǒng)的物理層。MAC仿真器及MAC層IP(INTELLECTUAL PROPERTY)設備可以以硬件實現(xiàn)、或軟件實現(xiàn)或兩者結(jié)合實現(xiàn)。
[0020]第一數(shù)據(jù)分配器選擇MAC層IP( INTELLECTUAL PROPERTY)設備輸出和MAC仿真器輸出之一作為提供至物理層IP (INTELLECTUAL PROPERTY)的信號源，并轉(zhuǎn)發(fā)輸出至物理層IP (INTELLECTUAL PROPERTY)。第二數(shù)據(jù)分配器與 MAC 層 IP (INTELLECTUAL PROPERTY)設備、MAC 仿真器和物理層 IP (INTELLECTUAL PROPERTY)連接，將物理層 IP (INTELLECTUALPROPERTY)輸出來的輸入信號傳送至MAC層IP (INTELLECTUAL PROPERTY)設備和MAC仿真器。上述方式下，當正常通信時，MAC仿真器可具有嗅探器功能。
[0021]物理層IP (INTELLECTUAL PROPERTY)設備具有清晰的接口形態(tài)，包括數(shù)據(jù)總線和控制總線。通過適當控制數(shù)據(jù)總線和控制總線，物理層IP (INTELLECTUAL PROPERTY)設備可配置為傳輸和接收信息、數(shù)據(jù)幀、信號等。上述信息、數(shù)據(jù)幀、信號的形式很大程度上取決于支持的通信標準。為了傳輸信息、數(shù)據(jù)幀、碼型、信號等，MAC仿真器通過給發(fā)射機提供一個序列的控制信息或配置參數(shù)或待傳輸?shù)臉祟^和有效載荷，來設置物理層IP的發(fā)射器(未示出)的狀態(tài)。為了接收信息、數(shù)據(jù)幀、碼型、信號等，MAC仿真器通過給接收機提供另一序列的配置參數(shù)，來設置物理層IP (INTELLECTUAL PROPERTY)設備的接收機(未示出)的狀態(tài)。MAC仿真器不需要協(xié)議棧就可提供用于傳輸和接受的所需的配置參數(shù)、標頭的數(shù)量、有效載荷信息的序列至物理層IP (INTELLECTUAL PROPERTY)設備。
[0022]芯片MAC仿真器對于之前可用的MAC子層和其余的協(xié)議棧，使物理層IP (INTELLECTUAL PROPERTY)設備具有測試、驗證和校驗的功能。由于物理層IP(INTELLECTUAL PROPERTY)設備的測試、驗證和校驗僅需要MAC有限的功能，例如，重復并周期性地傳輸接收用于校驗模擬電路發(fā)射機和接收機信號路徑的幀的預定義序列時，不需要一個完整的協(xié)議棧。芯片MAC仿真器可使以下設備具有驗證和/或校驗功能:發(fā)射機濾波器、接收機濾波器、可編程增益發(fā)射機放大器、可編程增益接收機放大器、發(fā)射機混頻器、接收機混頻器、和本地振蕩器等。芯片MAC仿真器使發(fā)射機濾波器和接收機濾波器具有驗證功能，來匹配某一功率頻譜屏蔽。芯片MAC仿真器使可編程增益發(fā)射機放大器和可編程增益接收機放大器具有調(diào)整功能，來得到某一輸出信號功率。芯片MAC仿真器使發(fā)射機混頻器、接收機混頻器和本地振蕩器具有調(diào)諧功能，來得到正確的載波頻率。此外，芯片MAC仿真器使得多個參數(shù)具有驗證和校驗的功能，來表征接收機的物理層的性能。芯片MAC仿真器使發(fā)射信號的誤差矢量幅度、接收機的檢測性能、接收機誤碼率、錯幀率、錯幀檢測率具有驗證和校驗的功能。
[0023]參閱圖2，為MAC仿真器的系統(tǒng)示意圖。MAC仿真器包含信號存儲器和序列發(fā)生器。信號存儲器存儲信號數(shù)據(jù)，該信號數(shù)據(jù)根據(jù)序列發(fā)生器確定的時序約束應用于物理層IP(INTELLECTUAL PROPERTY)輸入端。信號存儲器存儲從物理層 IP(INTELLECTUAL PROPERTY)設備輸出端而來的信號數(shù)據(jù)。時序約束的確定取決于具體實施的物理層IP(INTELLECTUALPROPERTY)設備。
[0024]序列發(fā)生器產(chǎn)生由控制單元執(zhí)行的用于單步調(diào)試程序的地址。一實施例中，序列發(fā)生器為有限狀態(tài)機，控制信號存儲器的地址、讀寫及其他控制信號，因而相對于信號存儲器的內(nèi)容控制物理層數(shù)據(jù)接口。序列發(fā)生器控制信號存儲器，目的在于節(jié)省物理層IP(INTELLECTUAL PROPERTY)設備的數(shù)據(jù)輸出。序列發(fā)生器還具有邏輯單元，用于從外部導入和/或?qū)С鰯?shù)據(jù)。另一實施例中，序列發(fā)生器為微控制器，配置為允許現(xiàn)場配置和軟件升級，用于適應控制物理層IP (INTELLECTUAL PROPERTY)設備不同的需求。
[0025]MAC仿真器提供一組配置參數(shù)、標頭和有效載荷數(shù)據(jù)至物理層IP (INTELLECTUALPROPERTY)設備，從而將物理層IP (INTELLECTUAL PROPERTY)設備的狀態(tài)設置成碼型、數(shù)據(jù)幀等的傳輸碼型。MAC仿真器與物理層IP (INTELLECTUAL PROPERTY)設備通過第一數(shù)據(jù)分配器和第二數(shù)據(jù)分配器接口。MAC仿真器的信號存儲器存儲配置參數(shù)和待發(fā)射的有效載荷數(shù)據(jù)。序列發(fā)生器可以是硬件設備或微控制器，配置為支持接口協(xié)議至物理層IP(INTELLECTUAL PROPERTY)設備。當物理層 IP (INTELLECTUAL PROPERTY)設備需要信息時，根據(jù)接口協(xié)議，序列發(fā)生器向物理層IP(INTELLECTUAL PROPERTY)設備提供配置、標頭、有效載荷信息。序列發(fā)生器的作用與碼型發(fā)生器的作用相似。內(nèi)部芯片MAC仿真器包含序列發(fā)生器，舍棄了通常用在碼型發(fā)生器上的昂貴的和獨立的設備的需求，且序列發(fā)生器通常使用軟件自動生成，無需外部設備支持。
[0026]MAC仿真器的信號存儲器存儲配置參數(shù)和接收的數(shù)據(jù)。接收的數(shù)據(jù)包含標頭和有效載荷數(shù)據(jù)，上述數(shù)據(jù)在一楨內(nèi)傳輸，還包含接收機的質(zhì)量參數(shù)的測量數(shù)據(jù)，例如:信噪比(SNR)、LC振蕩器頻飄等。MAC仿真器的序列發(fā)生器，根據(jù)物理層IP，接收數(shù)據(jù)并存儲數(shù)據(jù)至信號存儲器?？刂茊卧噪x線模式或?qū)崟r模式操作，讀取存儲在信號存儲器內(nèi)的數(shù)據(jù)，并提供數(shù)據(jù)至工程師處或自動測試狀態(tài)下提供至測試設備，用于評價測試結(jié)果、驗證結(jié)果和/或校驗結(jié)果。
[0027]采用上述技術(shù)方案后，具有該MAC仿真器的片上仿真系統(tǒng)可簡化對包含有物理層的通信芯片的測試、驗證及校準等操作，且上述操作在芯片前期設計階段就可進行，提高了芯片設計、測試時的工作效率。
[0028]應當注意的是，本發(fā)明的實施例有較佳的實施性，且并非對本發(fā)明作任何形式的限制，任何熟悉該領域的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容變更或修飾為等同的有效實施例，但凡未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何修改或等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種片上仿真系統(tǒng)，包括控制單元、MAC層IP (INTELLECTUAL PROPERTY)設備及物理層IP (INTELLECTUAL PROPERTY)設備，其特征在于: 還包括MAC仿真器，與所述控制單元連接，用于模擬MAC層處理器并控制所述物理層IP(INTELLECTUAL PROPERTY)設備的輸入端口，使所述芯片具有測試、驗證和校準的功能。
2.如權(quán)利要求1所述的片上仿真系統(tǒng)，其特征在于: 所述片上仿真系統(tǒng)還包括第一數(shù)據(jù)分配器及第二數(shù)據(jù)分配器，所述第一數(shù)據(jù)分配器及第二數(shù)據(jù)分配器設于所述MAC仿真器與所述物理層IP (INTELLECTUAL PROPERTY)設備間，用于分配所述MAC仿真器與所述物理層IP (INTELLECTUAL PROPERTY)設備的輸入輸出數(shù)據(jù)的路徑。
3.如權(quán)利要求2所述的片上仿真系統(tǒng)，其特征在于: 所述第一數(shù)據(jù)分配器接收所述MAC層IP (INTELLECTUAL PROPERTY)設備或所述MAC仿真器的第一輸出數(shù)據(jù)，并將所述第一輸出數(shù)據(jù)提供至所述物理層IP (INTELLECTUALPROPERTY)設備。
4.如權(quán)利要求2所述的片上仿真系統(tǒng)，其特征在于: 所述第二數(shù)據(jù)分配器接收所述物理層IP (INTELLECTUAL PROPERTY)設備的第二輸出數(shù)據(jù)，并將所述第二輸出數(shù)據(jù)提供至所述MAC層IP (INTELLECTUAL PROPERTY)設備和所述MAC仿真器。
5.如權(quán)利要求3或4所述的片上仿真系統(tǒng)，其特征在于: 所述MAC仿真器還具有嗅探器功能。
6.如權(quán)利要求1所述的片上仿真系統(tǒng)，其特征在于: 所述MAC仿真器包括信號存儲器及序列發(fā)生器； 所述信號存儲器用于存儲從所述物理層IP (INTELLECTUAL PROPERTY)設備發(fā)來的信號數(shù)據(jù)； 所述序列發(fā)生器產(chǎn)生由所述控制單元執(zhí)行的用于單步調(diào)試的程序的地址。
7.如權(quán)利要求6所述的片上仿真系統(tǒng)，其特征在于: 所述序列發(fā)生器為有限狀態(tài)機，用于控制所述信號存儲器的地址及讀寫。
8.如權(quán)利要求7所述的片上仿真系統(tǒng)，其特征在于: 所述有限狀態(tài)機包括邏輯單元，用于從外部導入或?qū)С鰯?shù)據(jù)。
9.如權(quán)利要求6所述的片上仿真系統(tǒng)，其特征在于: 所述序列發(fā)生器為微控制器，支持現(xiàn)場配置及軟件升級，用于對所述物理層IP(INTELLECTUAL PROPERTY)設備控制。
【文檔編號】G06F17/50GK103984786SQ201310424756
【公開日】2014年8月13日 申請日期:2013年9月16日 優(yōu)先權(quán)日:2013年2月11日
【發(fā)明者】阿爾韋托·希門尼斯·菲爾茨特羅姆, 阿爾韋托·馬丁·吉拉多, 鄧運松 申請人:芯迪半導體科技（上海）有限公司