具有多圖案形成需求的集成電路中的寄生提取的制作方法
【專利摘要】提供用于在具有多圖案形成需求的集成電路的設(shè)計(jì)中提取寄生的系統(tǒng)和方法。所述方法包括確定電阻解決方案和電容解決方案。所述方法還包括執(zhí)行電阻解決方案和電容解決方案的寄生提取，以生成電阻解決方案和電容解決方案的均值。所述方法還包括在寄生提取期間對于電阻解決方案和電容解決方案的每個(gè)捕獲多圖案形成變化源。所述方法還包括確定每個(gè)捕獲的變化源對于參數(shù)的各個(gè)矢量的敏感度。所述方法還包括通過將電阻解決方案和電容解決方案的每個(gè)乘以所確定的對于每個(gè)各自捕獲的變化源的敏感度而確定統(tǒng)計(jì)寄生。所述方法還包括以矢量形式和坍塌減小的矢量形式的至少一個(gè)生成統(tǒng)計(jì)寄生作為輸出。
【專利說明】具有多圖案形成需求的集成電路中的寄生提取
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于集成電路(“1C”)制造和優(yōu)化的系統(tǒng)和方法，并且更具體地涉及用于在具有多圖案形成(mult1-patterning)需求的集成電路的設(shè)計(jì)中提取寄生(parasitic)的系統(tǒng)和方法。
【背景技術(shù)】
[0002]IC是包括諸如晶體管、電阻器、二極管等的許多電子組件的器件(例如，半導(dǎo)體器件)或電子系統(tǒng)。這些組件經(jīng)?；ミB以形成多個(gè)電路組件，諸如門、晶胞、存儲(chǔ)器單元、算術(shù)單元、控制器、解碼器等。IC包括互連其電子和電路組件的多個(gè)布線層。
[0003]設(shè)計(jì)工程師通過將IC組件的邏輯或電路描述變換為稱為設(shè)計(jì)布局的幾何描述而設(shè)計(jì)1C。IC設(shè)計(jì)布局通常包括具有管腳的電路模塊(例如，電子或電路IC組件的幾何表示)以及連接電路模塊的管腳的互連線(例如，布線的幾何表示)。網(wǎng)通常定義為需要連接的管腳的集合。以此方式，設(shè)計(jì)布局通常描述IC的行為、架構(gòu)、功能和結(jié)構(gòu)屬性。為了創(chuàng)建設(shè)計(jì)布局，設(shè)計(jì)工程師通常使用電子設(shè)計(jì)自動(dòng)化(“EDA”)應(yīng)用。這些應(yīng)用提供了用于創(chuàng)建、編輯、分析和驗(yàn)證設(shè)計(jì)布局的基于計(jì)算機(jī)的工具的集合。
[0004]在IC設(shè)計(jì)中傳統(tǒng)地執(zhí)行的處理稱為寄生提取(parasitic extraction)。寄生提取是計(jì)算在IC的所設(shè)計(jì)的電子組件和所需要的布線互連兩者中的寄生效應(yīng)(例如，寄生電容、寄生電阻和寄生電感)。寄生提取的目的在于創(chuàng)建電路的精確的|吳擬|吳型，從而詳細(xì)仿真可以模仿(emulate)實(shí)際數(shù)字和模擬電路響應(yīng)。數(shù)字電路響應(yīng)經(jīng)常用于擴(kuò)充用于信號延遲和加載計(jì)算(諸如定時(shí)分析、電路仿真和信號完整性分析)的數(shù)據(jù)庫。模擬電路經(jīng)常用于在詳細(xì)測試工作臺(tái)中運(yùn)行以指示所提取的寄生是否可允許所設(shè)計(jì)的IC在預(yù)定規(guī)范下運(yùn)行。
[0005]高級處理節(jié)點(diǎn)(諸如.02μηι的多圖案形成平板印刷(lithography))處的制造需求正在推進(jìn)較新的寄生建模技術(shù)以實(shí)現(xiàn)簽核(s i gnoff )精度和性能。多圖案形成平板印刷是用于確保在高級處理節(jié)點(diǎn)制造中器件和互連層的適印性的重要技術(shù)。然而，由于制造過程中的掩膜失準(zhǔn)，因此將各層分為多個(gè)掩膜可能導(dǎo)致定時(shí)變化。例如，布局掩膜的失準(zhǔn)可能導(dǎo)致在不同掩膜上的多邊形之間的耦合電容的變化，這繼而影響網(wǎng)的總電容和耦合這兩者。
[0006]由多圖案形成而引入寄生提取中的錯(cuò)誤取決于掩膜位移量。即使影響對于總電容較小，由于對導(dǎo)體段的相對側(cè)的耦合電容的不同影響，對于耦合電容的影響也可能是大的。為了能夠進(jìn)行成功的高級處理節(jié)點(diǎn)制造，需要對于寄生提取的多圖案形成感知的建模解決方案，以考慮定時(shí)影響并處理物理實(shí)現(xiàn)和簽核設(shè)計(jì)流程中的多圖案形成。
[0007]因此，本領(lǐng)域需要克服上述缺陷和限制。

【發(fā)明內(nèi)容】

[0008]在本發(fā)明的第一方面中，提供了一種用于集成電路設(shè)計(jì)中的多圖案形成的寄生提取的方法。所述方法包括:使用處理器，對于集成電路設(shè)計(jì)的網(wǎng)表確定電阻解決方案和電容解決方案。所述方法還包括:執(zhí)行電阻解決方案和電容解決方案的寄生提取，以生成電阻解決方案和電容解決方案的均值。所述方法還包括:在寄生提取期間對于電阻解決方案和電容解決方案的每個(gè)捕獲多圖案形成變化源。所述方法還包括:確定每個(gè)捕獲的變化源對于各個(gè)參數(shù)矢量的敏感度。所述方法還包括:通過將電阻解決方案和電容解決方案的每個(gè)乘以所確定的對于每個(gè)各自捕獲的變化源的敏感度而確定統(tǒng)計(jì)寄生。所述方法還包括:以矢量形式和坍塌減小的矢量形式的至少一個(gè)生成統(tǒng)計(jì)寄生作為輸出。
[0009]在本發(fā)明的另一方面中，提供了一種用于集成電路設(shè)計(jì)中的多圖案形成的寄生提取的方法，所述方法包括:使用處理器，對于集成電路設(shè)計(jì)的網(wǎng)表確定電阻解決方案和電容解決方案。所述方法還包括:執(zhí)行電阻解決方案和電容解決方案的第一寄生提取，以生成包括電阻解決方案和電容解決方案的均值的寄生值的第一集合。所述方法還包括:基于有助于對于集成電路設(shè)計(jì)的給定層的多圖案形成的值的偏移，對于集成電路設(shè)計(jì)內(nèi)標(biāo)識的每個(gè)參數(shù)矢量，將至少一個(gè)幾何值修改為新的值。所述方法還包括:基于修改的至少一個(gè)幾何值執(zhí)行電阻解決方案和電容解決方案的第二寄生提取，以生成寄生值的第二集合。所述方法還包括:確定寄生值的第一集合和寄生值的第二集合之間的差以生成敏感度。所述方法還包括:以矢量形式和坍塌減小的矢量形式的至少一個(gè)生成統(tǒng)計(jì)寄生作為輸出。
[0010]在本發(fā)明的另一方面中，提供了包括計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)的計(jì)算機(jī)程序產(chǎn)品，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)在存儲(chǔ)介質(zhì)中包含有可讀程序代碼。所述計(jì)算機(jī)程序產(chǎn)品包括可操作來對于集成電路設(shè)計(jì)的網(wǎng)表確定電阻解決方案和電容解決方案的至少一個(gè)組件。所述至少一個(gè)組件還可操作來執(zhí)行電阻解決方案和電容解決方案的第一寄生提取，以生成包括電阻解決方案和電容解決方案的均值的寄生值的第一集合。所述至少一個(gè)組件還可操作來基于有助于對于集成電路設(shè)計(jì)的給定層的多圖案形成的值的偏移，對于集成電路設(shè)計(jì)內(nèi)標(biāo)識的每個(gè)參數(shù)矢量，將至少一個(gè)幾何值修改為新的值。所述至少一個(gè)組件還可操作來基于修改的至少一個(gè)幾何值執(zhí)行電阻解決方案和電容解決方案的第二寄生提取，以生成寄生值的第二集合。所述至少一個(gè)組件還可操作來確定寄生值的第一集合和寄生值的第二集合之間的差以生成敏感度。所述至少一個(gè)組件還可操作來以矢量形式和坍塌減小的矢量形式的至少一個(gè)生成統(tǒng)計(jì)寄生作為輸出。
【專利附圖】

【附圖說明】
[0011]在下面參照所標(biāo)記的多個(gè)圖以本發(fā)明示例性實(shí)施例的非限制示例方式進(jìn)行的詳細(xì)描述中描述本發(fā)明。
[0012]圖1是用于實(shí)現(xiàn)根據(jù)本發(fā)明各方面的發(fā)明的圖示外部環(huán)境；
[0013]圖2-4是用于實(shí)現(xiàn)根據(jù)本發(fā)明各方面的系統(tǒng)的圖示處理流；以及
[0014]圖5是在半導(dǎo)體設(shè)計(jì)、制造和/或測試中使用的設(shè)計(jì)處理的流程圖。
【具體實(shí)施方式】
[0015]本發(fā)明涉及在具有多圖案形成需求的IC的設(shè)計(jì)中提取寄生的系統(tǒng)和方法。更具體地，本發(fā)明的實(shí)現(xiàn)提供了用于建模多圖案形成(或色彩)感知的寄生以考慮定時(shí)影響并處理物理實(shí)現(xiàn)和簽核設(shè)計(jì)流中的多圖案形成的系統(tǒng)和方法。在一些實(shí)施例中，可以在寄生提取期間捕獲電阻解決方案和電容解決方案的每個(gè)的多圖案形成變化源。在另外的或替代的實(shí)施例中，可以基于有助于對于IC設(shè)計(jì)的給定層的多圖案形成的值的偏移，將至少一個(gè)幾何值修改為IC設(shè)計(jì)中標(biāo)識的參數(shù)的每個(gè)矢量的新值。有利地，本發(fā)明的系統(tǒng)和方法考慮了矢量形式或坍塌減小(collapsed)的矢量形式的統(tǒng)計(jì)色彩感知的寄生的簡單模型。
[0016]系統(tǒng)環(huán)境
[0017]所屬【技術(shù)領(lǐng)域】的技術(shù)人員知道，本發(fā)明各方面可以實(shí)現(xiàn)為系統(tǒng)、方法或計(jì)算機(jī)程序產(chǎn)品。因此，本發(fā)明各方面可以具體實(shí)現(xiàn)為以下形式，即:可以是完全的硬件實(shí)施例、也可以是完全的軟件實(shí)施例(包括固件、駐留軟件、微代碼等)，還可以是硬件和軟件方面結(jié)合的實(shí)施例，本文一般可統(tǒng)稱為“電路”、“模塊”或“系統(tǒng)”。此外，本發(fā)明各方面還可以實(shí)現(xiàn)為在一個(gè)或多個(gè)計(jì)算機(jī)可讀介質(zhì)中包含的計(jì)算機(jī)程序產(chǎn)品的形式，該計(jì)算機(jī)可讀介質(zhì)中包含計(jì)算機(jī)可讀的程序代碼。
[0018]可以采用一個(gè)或多個(gè)計(jì)算機(jī)可讀的介質(zhì)的任意組合。計(jì)算機(jī)可讀介質(zhì)可以是計(jì)算機(jī)可讀信號介質(zhì)或計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)例如可以是一但不限于——電、磁、光、電磁、紅外或半導(dǎo)體的系統(tǒng)、裝置或器件，或者任意以上的組合。計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)的更具體的例子(非窮舉的列表)包括:具有一個(gè)或多個(gè)導(dǎo)線的電連接、便攜式計(jì)算機(jī)磁盤、硬盤、隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、可擦式可編程只讀存儲(chǔ)器(EPR0M或閃存)、光纖、便攜式緊湊磁盤只讀存儲(chǔ)器(CD-ROM)、光存儲(chǔ)器件、磁存儲(chǔ)器件、或者上述的任意合適的組合。在本文件的上下文中，計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)可以是任何可包含或存儲(chǔ)程序的有形介質(zhì)，該程序可以被指令執(zhí)行系統(tǒng)、裝置或者器件使用或者與其結(jié)合使用。
[0019]計(jì)算機(jī)可讀的信號介質(zhì)可以包括在基帶中或者作為載波一部分傳播的數(shù)據(jù)信號，其中承載了計(jì)算機(jī)可讀的程序代碼。這種傳播的信號可以采用多種形式，包括一但不限于一電磁信號、光信號或上述的任意合適的組合。計(jì)算機(jī)可讀的信號介質(zhì)還可以是計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)以外的任何計(jì)算機(jī)可讀介質(zhì)，該計(jì)算機(jī)可讀介質(zhì)可以發(fā)送、傳播或者傳輸用于由指令執(zhí)行系統(tǒng)、裝置或者器件使用或者與其結(jié)合使用的程序。
[0020]計(jì)算機(jī)可讀介質(zhì)上包含的程序代碼可以用任何適當(dāng)?shù)慕橘|(zhì)傳輸，包括一但不限于一無線、有線、光纜、RF等等，或者上述的任意合適的組合。
[0021]可以以一種或多種程序設(shè)計(jì)語言的任意組合來編寫用于執(zhí)行本發(fā)明各方面的操作的計(jì)算機(jī)程序代碼，所述程序設(shè)計(jì)語言包括面向?qū)ο蟮某绦蛟O(shè)計(jì)語言-諸如Java、Smalltalk、C++等，還包括常規(guī)的過程式程序設(shè)計(jì)語言-諸如“C”程序設(shè)計(jì)語言或類似的程序設(shè)計(jì)語言。程序代碼可以完全地在用戶計(jì)算機(jī)上執(zhí)行、部分地在用戶計(jì)算機(jī)上執(zhí)行、作為獨(dú)立的軟件包執(zhí)行、部分在用戶計(jì)算機(jī)上部分在遠(yuǎn)程計(jì)算機(jī)上執(zhí)行、或者完全在遠(yuǎn)程計(jì)算機(jī)或服務(wù)器上執(zhí)行。在涉及遠(yuǎn)程計(jì)算機(jī)的情形中，遠(yuǎn)程計(jì)算機(jī)可以通過任意種類的網(wǎng)絡(luò)一包括局域網(wǎng)(LAN)或廣域網(wǎng)(WAN)-連接到用戶計(jì)算機(jī)，或者，可以連接到外部計(jì)算機(jī)(例如利用因特網(wǎng)服務(wù)提供商來通過因特網(wǎng)連接)。
[0022]下面將參照根據(jù)本發(fā)明實(shí)施例的方法、裝置(系統(tǒng))和計(jì)算機(jī)程序產(chǎn)品的流程圖和/或框圖描述本發(fā)明各方面。應(yīng)當(dāng)理解，流程圖和/或框圖的每個(gè)方框以及流程圖和/或框圖中各方框的組合，都可以由計(jì)算機(jī)程序指令實(shí)現(xiàn)。這些計(jì)算機(jī)程序指令可以提供給通用計(jì)算機(jī)、專用計(jì)算機(jī)或其它可編程數(shù)據(jù)處理裝置的處理器，從而生產(chǎn)出一種機(jī)器，使得這些計(jì)算機(jī)程序指令在通過計(jì)算機(jī)或其它可編程數(shù)據(jù)處理裝置的處理器執(zhí)行時(shí)，產(chǎn)生了實(shí)現(xiàn)流程圖和/或框圖中的一個(gè)或多個(gè)方框中規(guī)定的功能/動(dòng)作的裝置。
[0023]也可以把這些計(jì)算機(jī)程序指令存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)中，這些指令使得計(jì)算機(jī)、其它可編程數(shù)據(jù)處理裝置、或其他設(shè)備以特定方式工作，從而，存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)中的指令產(chǎn)生出包括實(shí)現(xiàn)流程圖和/或框圖中的一個(gè)或多個(gè)方框中規(guī)定的功能/動(dòng)作的指令的制造品(article of manufacture)0
[0024]計(jì)算機(jī)程序指令還可以加載到計(jì)算機(jī)、其他可編程數(shù)據(jù)處理裝置或其他設(shè)備，使得一系列操作步驟在計(jì)算機(jī)、其他可編程裝置或其他設(shè)備上執(zhí)行，以產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，使得在計(jì)算機(jī)或其他可編程裝置上執(zhí)行的指令提供用于實(shí)現(xiàn)流程圖和/或框圖中的一個(gè)或多個(gè)方框中規(guī)定的功能/動(dòng)作的處理。
[0025]圖1示出了用于管理根據(jù)本發(fā)明的處理的圖示環(huán)境10。為此，環(huán)境10包括能夠執(zhí)行這里描述的處理的服務(wù)器或其他計(jì)算系統(tǒng)12。具體地，服務(wù)器12包括計(jì)算裝置14。計(jì)算裝置14可以駐留在第三方服務(wù)提供者的網(wǎng)絡(luò)基礎(chǔ)設(shè)施或計(jì)算裝置上(在圖1中總地表示其任意一個(gè))。
[0026]計(jì)算裝置14還包括處理器20、存儲(chǔ)器22A、I/0接口 24和總線26。處理器22A可包括在程序代碼的實(shí)際執(zhí)行期間采用的本地存儲(chǔ)器、大容量存儲(chǔ)體、以及提供至少一些程序代碼的臨時(shí)存儲(chǔ)以便減少在執(zhí)行期間必須從大容量存儲(chǔ)體取回代碼的次數(shù)的高速緩存。此外，計(jì)算裝置包括隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)和操作系統(tǒng)(0/S)。
[0027]計(jì)算裝置14與外部I/O裝置/資源28和存儲(chǔ)系統(tǒng)22B通信。例如，I/O裝置28可以包括使得個(gè)人能夠與計(jì)算裝置14交互的任何裝置(例如，用戶接口)或使得計(jì)算裝置14能夠使用任何類型的通信鏈路與一個(gè)或多個(gè)其他計(jì)算裝置通信的任何裝置。外部I/O裝置/資源28例如可以是手持裝置、PDA、手機(jī)、鍵盤等。
[0028]通常，處理器20執(zhí)行可以存儲(chǔ)在存儲(chǔ)器22A和/或存儲(chǔ)系統(tǒng)22B中的計(jì)算機(jī)程序代碼(例如，程序控制44)。此外，根據(jù)本發(fā)明各方面，程序控制44控制執(zhí)行這里描述的處理的計(jì)算工具100，例如，EDA應(yīng)用的至少一部分。計(jì)算工具100可作為分開或組合的模塊實(shí)現(xiàn)為在存儲(chǔ)器22A中存儲(chǔ)的程序控制44中的一個(gè)或多個(gè)程序代碼。此外，計(jì)算工具100可實(shí)現(xiàn)為分開的專用處理器或單個(gè)或多個(gè)處理器以提供這些工具的功能。
[0029]在實(shí)施例中，計(jì)算工具100可配置為確定用于IC設(shè)計(jì)的網(wǎng)表的電阻解決方案和電容解決方案。計(jì)算工具100還可配置為執(zhí)行電阻解決方案和電容解決方案的寄生提取。在一些實(shí)施例中，然后，計(jì)算工具100可配置為通過將電阻解決方案和電容解決方案的每個(gè)乘以所確定的對于變化模型的每個(gè)各自捕獲的源的敏感度而確定統(tǒng)計(jì)寄生，并以矢量形式或坍塌減小(collapsedreduced)的矢量形式建模統(tǒng)計(jì)寄生。
[0030]在另外的或替代的實(shí)施例中，計(jì)算工具100可配置為執(zhí)行電阻解決方案和電容解決方案的第一寄生提取和第二寄生提取。第二寄生提取可基于修改的至少一個(gè)幾何值。計(jì)算工具100然后可配置為確定第一寄生提取和第二寄生提取之間的差以生成敏感度，并以矢量形式或坍塌形式建模統(tǒng)計(jì)寄生。
[0031 ] 在執(zhí)行計(jì)算機(jī)程序代碼時(shí)，處理器20可以寫入數(shù)據(jù)至存儲(chǔ)器22A、存儲(chǔ)系統(tǒng)22B和/或I/o接口 24和/或從存儲(chǔ)器22A、存儲(chǔ)系統(tǒng)22B和/或I/O接口 24讀取數(shù)據(jù)。程序代碼執(zhí)行本發(fā)明的處理?？偩€26提供計(jì)算裝置14中的每個(gè)組件之間的通信鏈路。[0032]計(jì)算裝置14可包括能夠執(zhí)行其上安裝的計(jì)算機(jī)程序代碼的任何通用計(jì)算制造物(例如，個(gè)人計(jì)算機(jī)、服務(wù)器等)。然而，要理解，計(jì)算裝置14僅表示可執(zhí)行這里描述的處理的各種可能的等效計(jì)算裝置。為此，在實(shí)施例中，計(jì)算裝置14提供的功能性可由包括通用和/或?qū)Ｓ糜布?或計(jì)算機(jī)程序代碼的任何組合的計(jì)算制造物實(shí)現(xiàn)。在每個(gè)實(shí)施例中，程序代碼和硬件可使用標(biāo)準(zhǔn)編程和工程技術(shù)分別創(chuàng)建。
[0033]類似地，計(jì)算基礎(chǔ)設(shè)施12僅表示用于實(shí)現(xiàn)本發(fā)明的各種類型的計(jì)算機(jī)基礎(chǔ)設(shè)施。例如，在實(shí)施例中，服務(wù)器12包括在諸如網(wǎng)絡(luò)、共享存儲(chǔ)器等的任何類型的通信鏈路上通信以執(zhí)行這里描述的處理的兩個(gè)或更多計(jì)算裝置(例如，服務(wù)器機(jī)群)。此外，在執(zhí)行這里描述的處理時(shí)，服務(wù)器12上的一個(gè)或多個(gè)計(jì)算裝置可使用任何類型的通信鏈路與服務(wù)器12外部的一個(gè)或多個(gè)其他計(jì)算裝置通信。通信鏈路可包括有線和/或無線鏈路的任何組合；一個(gè)或多個(gè)類型的網(wǎng)絡(luò)的任何組合(例如，因特網(wǎng)、廣域網(wǎng)、局域網(wǎng)、虛擬私有網(wǎng))；和/或利用傳輸技術(shù)和協(xié)議的任何組合。
[0034]流程圖
[0035]圖2-4示出用于執(zhí)行本發(fā)明各方面的示例性流程。圖2-4的步驟可以在例如圖1的環(huán)境中實(shí)現(xiàn)。
[0036]附圖中的流程圖和框圖圖示了根據(jù)本發(fā)明的多個(gè)實(shí)施例的系統(tǒng)、方法和計(jì)算機(jī)程序產(chǎn)品的可能實(shí)現(xiàn)的體系架構(gòu)、功能和操作。在這點(diǎn)上，流程圖或框圖中的每個(gè)方框可以代表模塊、程序段或代碼的一部分，所述模塊、程序段或代碼的一部分包含一個(gè)或多個(gè)用于實(shí)現(xiàn)規(guī)定的邏輯功能的可執(zhí)行指令。也應(yīng)當(dāng)注意，在有些作為替換的實(shí)現(xiàn)中，方框中所標(biāo)注的功能也可以以不同于附圖中所標(biāo)注的順序發(fā)生。例如，兩個(gè)連續(xù)示出的方框?qū)嶋H上可以基本并行地執(zhí)行，它們有時(shí)也可以按相反的順序執(zhí)行，這依所涉及的功能而定。也要注意的是，框圖和/ 或流程圖中的每個(gè)方框、以及框圖和/或流程圖中的方框的組合，可以用執(zhí)行規(guī)定的功能或動(dòng)作的專用的基于硬件的系統(tǒng)來實(shí)現(xiàn)，或者可以用專用硬件與計(jì)算機(jī)指令的組合來實(shí)現(xiàn)。
[0037]此外，本發(fā)明可以采取可從計(jì)算機(jī)可用或計(jì)算機(jī)可讀介質(zhì)訪問的計(jì)算機(jī)程序產(chǎn)品的形式，所述計(jì)算機(jī)可用或計(jì)算機(jī)可讀介質(zhì)提供用于由計(jì)算機(jī)或任何指令執(zhí)行系統(tǒng)使用或結(jié)合計(jì)算機(jī)或任何指令執(zhí)行系統(tǒng)使用的程序代碼。軟件和/或計(jì)算機(jī)程序產(chǎn)品可以在圖1的環(huán)境中實(shí)現(xiàn)。為了此描述的目的，計(jì)算機(jī)可用或計(jì)算機(jī)可讀介質(zhì)可以是可包含、存儲(chǔ)、傳遞、傳播或傳輸程序用于由指令執(zhí)行系統(tǒng)、設(shè)備或裝置使用或與其結(jié)合使用的任何裝置。所述介質(zhì)可以是電、磁、光、電磁、紅外或半導(dǎo)體系統(tǒng)(或設(shè)備或裝置)或傳播介質(zhì)。計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)的示例包括半導(dǎo)體或固態(tài)存儲(chǔ)器、磁帶、可移除計(jì)算機(jī)盤、隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、剛性磁盤和光盤。光盤的當(dāng)前示例包括致密盤-只讀存儲(chǔ)器(CD-ROM)、致密盤-讀/寫(CD-R/W)和DVD。
[0038]在實(shí)施例中，如圖2所示，提供處理200，用于IC設(shè)計(jì)中多圖案形成的寄生提取。在步驟205，對IC設(shè)計(jì)的網(wǎng)表確定電阻解決方案和電容解決方案，如下面將關(guān)于電阻解決方案和電容解決方案的表格進(jìn)一步詳細(xì)描述的。設(shè)計(jì)可包括芯片上的所有電子組件和互連的門級網(wǎng)表或基于文本(或二進(jìn)制)的描述?？蓪W(wǎng)表的每個(gè)段計(jì)算電阻解決方案和電容解決方案。在另外的或替代的實(shí)施例中，還可以對網(wǎng)表的每段計(jì)算+/_西格瑪(例如，+-3西格瑪)電阻解決方案和電容解決方案，如下面關(guān)于電阻解決方案和電容解決方案表格O進(jìn)一步詳細(xì)描述的。
[0039]為了考慮設(shè)計(jì)期間的不同的電子組件和互連，可對每個(gè)圖案或顏色生成電阻解決方案和電容解決方案表?？墒褂枚S或三維場解算器對于每個(gè)金屬或布線層的寬度和與鄰居的間隔的各種組合而生成電阻解決方案和電容解決方案表。由于不同金屬密度和圖案，每個(gè)圖案或顏色可具有不同處理變化，從而寬度和高度基于圖案或顏色的環(huán)境而變化。因此，可能需要變化電容解決方案表。例如,可以對每個(gè)寬度-高度組合使用來自半導(dǎo)體邊界的統(tǒng)計(jì)變化信息生成電子組件和互連對之間的、對于每個(gè)電容解決方案和/或電阻解決方案的最好情況、額定情況和最差情況角落。
[0040]在步驟210,執(zhí)行電阻解決方案和電容解決方案的寄生提取。在實(shí)施例中，執(zhí)行寄生提取以生成電阻解決方案和電容解決方案的均值。在一些實(shí)施例中，寄生提取包括IC設(shè)計(jì)的所設(shè)計(jì)的電子組件和/或所需要的布線互連兩者中的寄生效應(yīng)(例如，寄生電容和寄生電阻)的計(jì)算，如本領(lǐng)域普通技術(shù)人員所理解的。
[0041]在步驟215，在寄生提取期間對于電阻解決方案和電容解決方案的每一個(gè)捕獲多圖案形成變化源。在實(shí)施例中，可通過對每個(gè)圖案定義單獨(dú)的參數(shù)而捕獲多圖案形成可變性。根據(jù)本發(fā)明各方面，對于每個(gè)圖案或光掩膜(Photomask)定義的參數(shù)(例如，某種方式控制的、預(yù)先提供的、或在IC設(shè)計(jì)內(nèi)保持恒定的值)還可以是參數(shù)(例如，形成矢量的參數(shù)的集合)的矢量，所述參數(shù)可包括寬度、配準(zhǔn)(registration)、旋轉(zhuǎn)等。例如，圖案的寬度可定義為IC設(shè)計(jì)中的變化源。
[0042]在另外的實(shí)施例中，可以將參數(shù)組合和坍塌。例如，(i)配準(zhǔn)和旋轉(zhuǎn)可以被組合為位移參數(shù)；(ii)可以對于局部路徑使參數(shù)坍塌；(iii)長路徑的頂部的配準(zhǔn)可以被定義為不同參數(shù)；和/或(iv)旋轉(zhuǎn)(例如，可以提供高至包括四個(gè)自由度的旋轉(zhuǎn))和旋轉(zhuǎn)的中心可以被定義為參數(shù)。
[0043]此外，依賴于布線層是否與其他圖案緊密相鄰，布線層的電容可以表示為第一圖案的第一參數(shù)(第一顏色)和第二圖案的第二參數(shù)(第二顏色)兩者的函數(shù)。與IC設(shè)計(jì)的外部的布線層相比，IC設(shè)計(jì)的中間的布線層可以對特定圖案具有較少影響。此外，可以定義參數(shù)以具有較高階敏感度，例如，電容可以與特定圖案周圍的其他圖案非線性相關(guān)。
[0044]此外，可以對于參數(shù)減少定義相對空間關(guān)系。例如，可以基于第一圖案相對于第二圖案的偏移(而不是第一圖案和第二圖案相對于某個(gè)固定點(diǎn)的偏移)定義參數(shù)。在實(shí)施例中，可以使某些參數(shù)坍塌(例如，雙圖案的兩個(gè)配準(zhǔn)參數(shù)可以坍塌為一個(gè))。然而，通常，尤其當(dāng)存在多于兩個(gè)圖案時(shí)不應(yīng)當(dāng)使參數(shù)坍塌。
[0045]在步驟220，確定敏感度。在實(shí)施例中，可以確定每個(gè)捕獲的變換源對于各個(gè)參數(shù)矢量的敏感度。例如，多數(shù)統(tǒng)計(jì)分析解決方案使用基于敏感度的方法以建模變化對定時(shí)的影響。這涉及建立特定器件或互連參數(shù)中的變化如何影響集成電路的期望屬性。這種對參數(shù)的敏感度與其可靠度分布(均值和標(biāo)準(zhǔn)偏差)相結(jié)合，提供了描述參數(shù)將對器件或互連屬性具有特定影響的概率的統(tǒng)計(jì)模型。在某些實(shí)施例中，對電阻解決方案和電容解決方案的每一個(gè)，從一個(gè)圖案或顏色到另一個(gè)圖案或顏色確定敏感度。
[0046]在步驟225，確定統(tǒng)計(jì)寄生。在某些實(shí)施例中，通過將電阻解決方案和電容解決方案的每一個(gè)乘以所確定的對于每個(gè)各自捕獲的變化源的敏感度而確定統(tǒng)計(jì)寄生。在步驟230，以矢量形式和/或坍塌減小的矢量形式輸出或建模統(tǒng)計(jì)寄生。有利地，此處理允許以矢量形式和/或坍塌減小的矢量形式對統(tǒng)計(jì)顏色感知的寄生進(jìn)行簡單的建模。
[0047]在實(shí)施例中，如圖3所示，提供處理300，用于IC設(shè)計(jì)中多圖案形成的寄生提取。在步驟305，如上面關(guān)于處理200所述，對于IC設(shè)計(jì)的網(wǎng)表確定電阻解決方案和電容解決方案。
[0048]在步驟310，執(zhí)行電阻解決方案和電容解決方案的寄生提取。在實(shí)施例中，執(zhí)行電阻解決方案和電容解決方案的第一寄生提取，以生成包括電阻解決方案和電容解決方案的均值的寄生值的第一集合。在某些實(shí)施例中，寄生提取可包括IC設(shè)計(jì)的所設(shè)計(jì)的電子組件和/或所要求的布線互連兩者中的寄生效應(yīng)的計(jì)算(例如，寄生電容和寄生電阻)，如本領(lǐng)域普通技術(shù)人員所理解的。
[0049]在步驟315，對IC設(shè)計(jì)內(nèi)標(biāo)識的參數(shù)的每個(gè)矢量，將至少一個(gè)幾何值修改為新的值。在實(shí)施例中，基于對于IC設(shè)計(jì)的給定層的多圖案形成有作用的值的偏移，對IC設(shè)計(jì)內(nèi)標(biāo)識的參數(shù)的每個(gè)矢量，將至少一個(gè)幾何值修改為新的值。根據(jù)本發(fā)明各方面，對每個(gè)圖案或光掩膜定義的參數(shù)(例如，某種方式控制的、預(yù)先提供的、或在IC設(shè)計(jì)內(nèi)保持恒定的值)還可以是參數(shù)的矢量(例如，形成矢量的參數(shù)的集合)，其可包括寬度、配準(zhǔn)、旋轉(zhuǎn)等。例如，圖案的寬度可以定義為IC設(shè)計(jì)中的變化源。
[0050]在步驟320，執(zhí)行電阻解決方案和電容解決方案的第二寄生提取。在實(shí)施例中，基于經(jīng)修改的至少一個(gè)幾何值執(zhí)行電阻解決方案和電容解決方案的第二寄生提取，以生成相對于經(jīng)修改的至少一個(gè)幾何值的寄生值的第二集合。
[0051]在步驟325，計(jì)算寄生值的第一集合和寄生值的第二集合之間的差。在實(shí)施例中，確定寄生值的第一集合和寄生值的第二集合之間的差以生成敏感度。例如，可以基于寄生值的第一集合和寄生值的第二集合之間的差確定每個(gè)捕獲的變換源對于各個(gè)參數(shù)矢量的敏感度。在某些實(shí)施例中，基于對于多圖案形成有作用的值的偏移，逐個(gè)圖案或顏色而確定敏感度。
[0052]在步驟330，確定統(tǒng)計(jì)寄生。在某些實(shí)施例中，通過將電阻解決方案和電容解決方案的每一個(gè)乘以所確定的敏感度來確定統(tǒng)計(jì)寄生。在步驟335，以矢量形式和/或坍塌減小的矢量形式輸出或建模統(tǒng)計(jì)寄生。有利地，此處理允許以矢量形式和/或坍塌減小的矢量形式簡單地建模統(tǒng)計(jì)顏色感知的寄生。
[0053]在實(shí)施例中，如圖4所示，提供處理400，用于生成集成電路的設(shè)計(jì)布局。在步驟405，可以加載集成電路的網(wǎng)表。例如，可以將用于IC的至少一個(gè)電路路徑或IC的特定區(qū)域的設(shè)計(jì)布局和定時(shí)模型加載到計(jì)算工具100中(如關(guān)于圖1討論的)。可以由IC的設(shè)計(jì)者發(fā)現(xiàn)或提供用于IC的設(shè)計(jì)和定時(shí)模型。
[0054]在步驟410，可以根據(jù)上面詳細(xì)討論的處理200或300提供IC的顏色感知的寄生。例如，可以將用于IC設(shè)計(jì)的寄生技術(shù)文件加載到計(jì)算工具100中(如關(guān)于圖1討論的)?？梢陨杉纳夹g(shù)文件，從而文件包括描述用于IC芯片的區(qū)域的電氣行為的所有處理技術(shù)參數(shù)。在實(shí)施例中，可以生成寄生技術(shù)文件作為顏色感知的或圖案感知的寄生文件，從而寄生技術(shù)文件可包括用于寄生提取期間捕獲的每個(gè)電阻解決方案和電容解決方案的多圖案形成變化源，如根據(jù)處理200或300在上面描述的。
[0055]在步驟415，可以使用至少顏色感知的寄生來執(zhí)行IC的統(tǒng)計(jì)靜態(tài)定時(shí)分析(SSTA)。在實(shí)施例中，可以對于IC的至少一個(gè)電路路徑或IC的特定區(qū)域的網(wǎng)表計(jì)算SSTA。根據(jù)本發(fā)明各方面，可以計(jì)算SSTA以建模IC或IC的特定區(qū)域中的可能的多圖案形成變化對于至少一個(gè)電路路徑的定時(shí)的影響。這可以包括建立特定器件中的多圖案形成變化(如圖案寬度)如何影響IC的期望屬性，如IC的擺率(slew)或電容?？梢酝ㄟ^生成上述寄生提取而在之后使用用于定時(shí)分析的參數(shù)變化信息，這考慮了對于這些參數(shù)的敏感度。對于IC或IC的特定區(qū)域，這些敏感度表示特定參數(shù)中的變化如何影響關(guān)于寄生的延遲、擺率、設(shè)置、固持(hold)、電阻、電容等。
[0056]一旦生成顏色感知的寄生，SSTA引擎(例如，計(jì)算工具100 (如上面關(guān)于圖1描述的))因此可以計(jì)算對于IC或IC的特定區(qū)域的節(jié)點(diǎn)的所有到達(dá)時(shí)間(AT)、需要的到達(dá)時(shí)間(RAT)、以及遲豫率(slack)。在步驟420，可以生成報(bào)告。例如，計(jì)算工具100可生成包括任何定時(shí)量的報(bào)告，所述定時(shí)量包括用于從SSTA獲得的設(shè)計(jì)結(jié)構(gòu)的RAT、AT、遲豫率計(jì)劃和轉(zhuǎn)變時(shí)間或擺率。
[0057]圖5是在半導(dǎo)體設(shè)計(jì)、制造和/或測試中使用的設(shè)計(jì)過程的流程圖。圖5示出了例如在半導(dǎo)體IC邏輯設(shè)計(jì)、仿真、測試、布圖和制造中使用的示例性設(shè)計(jì)流程900的方塊圖。設(shè)計(jì)流程900包括用于處理設(shè)計(jì)結(jié)構(gòu)或器件以產(chǎn)生設(shè)計(jì)結(jié)構(gòu)和/或器件的邏輯上或其他功能上等效表示的過程、機(jī)器和/或機(jī)制。由設(shè)計(jì)流程900處理和/或產(chǎn)生的設(shè)計(jì)結(jié)構(gòu)可以在機(jī)器可讀傳輸或存儲(chǔ)介質(zhì)上被編碼以包括數(shù)據(jù)和/或指令，所述數(shù)據(jù)和/或指令在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或以其他方式處理時(shí)，產(chǎn)生硬件組件、電路、器件或系統(tǒng)的邏輯上、結(jié)構(gòu)上、機(jī)械上或其他功能上的等效表示。機(jī)器包括但不限于用于IC設(shè)計(jì)過程(例如設(shè)計(jì)、制造或仿真電路、組件、器件或系統(tǒng))的任何機(jī)器。例如，機(jī)器可以包括:用于產(chǎn)生掩模的光刻機(jī)、機(jī)器和/或設(shè)備(例如電子束直寫儀)、用于仿真設(shè)計(jì)結(jié)構(gòu)的計(jì)算機(jī)或設(shè)備、用于制造或測試過程的任何裝置，或用于將所述設(shè)計(jì)結(jié)構(gòu)的功能上的等效表示編程到任何介質(zhì)中的任何機(jī)器(例如，用于對可編程門陣列進(jìn)行編程的機(jī)器)。
[0058]設(shè)計(jì)流程900可隨被設(shè)計(jì)的表示類型而不同。例如，用于構(gòu)建專用IC (ASIC)的設(shè)計(jì)流程900可能不同于用于設(shè)計(jì)標(biāo)準(zhǔn)組件的設(shè)計(jì)流程900，或不同于用于將設(shè)計(jì)實(shí)例化到可編程陣列(例如，由Altera ? Inc.或Xilinx? Inc.提供的可編程門陣列(PGA)或現(xiàn)場可編程門陣列(FPGA))中的設(shè)計(jì)流程900。
[0059]圖5示出了多個(gè)此類設(shè)計(jì)結(jié)構(gòu)，其中包括優(yōu)選地由設(shè)計(jì)過程910處理的輸入設(shè)計(jì)結(jié)構(gòu)920。設(shè)計(jì)結(jié)構(gòu)920可以是由設(shè)計(jì)過程910生成和處理以產(chǎn)生硬件器件的邏輯上等效的功能表示的邏輯仿真設(shè)計(jì)結(jié)構(gòu)。設(shè)計(jì)結(jié)構(gòu)920還可以或備選地包括數(shù)據(jù)和/或程序指令，所述數(shù)據(jù)和/或程序指令由設(shè)計(jì)過程910處理時(shí)，生成硬件器件的物理結(jié)構(gòu)的功能表示。無論表示功能和/或結(jié)構(gòu)設(shè)計(jì)特性，均可以使用例如由核心開發(fā)人員/設(shè)計(jì)人員實(shí)施的電子計(jì)算機(jī)輔助設(shè)計(jì)(ECAD)生成設(shè)計(jì)結(jié)構(gòu)920。當(dāng)編碼在機(jī)器可讀數(shù)據(jù)傳輸、門陣列或存儲(chǔ)介質(zhì)上時(shí)，設(shè)計(jì)結(jié)構(gòu)920可以由設(shè)計(jì)過程910內(nèi)的一個(gè)或多個(gè)硬件和/或軟件模塊訪問和處理以仿真或以其他方式在功能上表示可以由本發(fā)明的的方法和系統(tǒng)實(shí)現(xiàn)的電子組件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)。因此，設(shè)計(jì)結(jié)構(gòu)920可以包括文件或其他數(shù)據(jù)結(jié)構(gòu)，其中包括人類和/或機(jī)器可讀源代碼、編譯結(jié)構(gòu)和計(jì)算機(jī)可執(zhí)行代碼結(jié)構(gòu)，當(dāng)所述文件或其他數(shù)據(jù)結(jié)構(gòu)由設(shè)計(jì)或仿真數(shù)據(jù)處理系統(tǒng)處理時(shí)，在功能上仿真或以其他方式表示電路或其他級別的硬件邏輯設(shè)計(jì)。此類數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語言(HDL)設(shè)計(jì)實(shí)體或遵循和/或兼容低級HDL設(shè)計(jì)語言(例如Verilog和VHDL^P /或高級設(shè)計(jì)語言(例如C或C++)的其他數(shù)據(jù)結(jié)構(gòu)。
[0060]設(shè)計(jì)過程910優(yōu)選地采用和結(jié)合硬件和/或軟件模塊，所述模塊用于合成、轉(zhuǎn)換或以其他方式處理組件、電路、器件或邏輯結(jié)構(gòu)的設(shè)計(jì)/仿真功能等價(jià)物以生成可以包含設(shè)計(jì)結(jié)構(gòu)(例如設(shè)計(jì)結(jié)構(gòu)920)的網(wǎng)表980。網(wǎng)表980例如可以包括編譯或以其他方式處理的數(shù)據(jù)結(jié)構(gòu)，所述數(shù)據(jù)結(jié)構(gòu)表示描述與集成電路設(shè)計(jì)中的其他元件和電路的連接的線纜、分離組件、邏輯門、控制電路、I/O設(shè)備、模型等的列表。網(wǎng)表980可以使用迭代過程合成，其中網(wǎng)表980被重新合成一次或多次，具體取決于器件的設(shè)計(jì)規(guī)范和參數(shù)。對于在此所述的其他設(shè)計(jì)結(jié)構(gòu)類型，網(wǎng)表980可以記錄在機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)上或編程到可編程門陣列中。所述介質(zhì)可以是非易失性存儲(chǔ)介質(zhì)，例如磁或光盤驅(qū)動(dòng)器、可編程門陣列、壓縮閃存或其他閃存。此外或備選地，所述介質(zhì)可以是可在其上經(jīng)由因特網(wǎng)或其他適合聯(lián)網(wǎng)手段傳輸和中間存儲(chǔ)數(shù)據(jù)分組的系統(tǒng)或高速緩沖存儲(chǔ)器、緩沖器空間或?qū)щ娀蚬鈱?dǎo)器件和材料。
[0061 ] 設(shè)計(jì)過程910可以包括用于處理包括網(wǎng)表980在內(nèi)的各種輸入數(shù)據(jù)結(jié)構(gòu)類型的硬件和軟件模塊。此類數(shù)據(jù)結(jié)構(gòu)類型例如可以駐留在庫元件930內(nèi)并包括一組常用元件、電路和器件，其中包括給定制造技術(shù)(例如，不同的技術(shù)節(jié)點(diǎn)，32納米、45納米、90納米等)的模型、布圖和符號表示。所述數(shù)據(jù)結(jié)構(gòu)類型還可包括設(shè)計(jì)規(guī)范940、特征數(shù)據(jù)950、檢驗(yàn)數(shù)據(jù)960、設(shè)計(jì)規(guī)則970和測試數(shù)據(jù)文件985，它們可以包括輸入測試模式、輸出測試結(jié)果和其他測試信息。設(shè)計(jì)過程910還可例如包括標(biāo)準(zhǔn)機(jī)械設(shè)計(jì)過程，例如用于諸如鑄造、成型和模壓成形等操作的應(yīng)力分析、熱分析、機(jī)械事件仿真、過程仿真。機(jī)械設(shè)計(jì)領(lǐng)域的技術(shù)人員可以在不偏離本發(fā)明的范圍和精神的情況下理解在設(shè)計(jì)過程910中使用的可能機(jī)械設(shè)計(jì)工具和應(yīng)用的范圍。設(shè)計(jì)過程910還可包括用于執(zhí)行諸如定時(shí)分析、檢驗(yàn)、設(shè)計(jì)規(guī)則檢查、放置和路由操作之類的標(biāo)準(zhǔn)電路設(shè)計(jì)過程的模塊。
[0062]設(shè)計(jì)過程910采用和結(jié)合邏輯和物理設(shè)計(jì)工具(例如HDL編譯器)以及仿真建模工具以便與任何其他機(jī)械設(shè)計(jì)或數(shù)據(jù)(如果適用)一起處理設(shè)計(jì)結(jié)構(gòu)920連同示出的部分或全部支持?jǐn)?shù)據(jù)結(jié)構(gòu)，從而生成第二設(shè)計(jì)結(jié)構(gòu)990。
[0063]設(shè)計(jì)結(jié)構(gòu)990以用于機(jī)械設(shè)備和結(jié)構(gòu)的數(shù)據(jù)交換的數(shù)據(jù)格式(例如以IGES、DXF、Parasolid XT、JT、DRC或任何其他用于存儲(chǔ)或呈現(xiàn)此類機(jī)械設(shè)計(jì)結(jié)構(gòu)的適合格式)駐留在存儲(chǔ)介質(zhì)或可編程門陣列上。類似于設(shè)計(jì)結(jié)構(gòu)920，設(shè)計(jì)結(jié)構(gòu)990優(yōu)選地包括一個(gè)或多個(gè)文件、數(shù)據(jù)結(jié)構(gòu)或其他計(jì)算機(jī)編碼的數(shù)據(jù)或指令，它們駐留在傳輸或數(shù)據(jù)存儲(chǔ)介質(zhì)上，并且由ECAD系統(tǒng)處理時(shí)生成一個(gè)或多個(gè)器件的邏輯上或以其他方式在功能上等效的形式。在一個(gè)實(shí)施例中，設(shè)計(jì)結(jié)構(gòu)990可以包括在功能上仿真該器件的編譯后的可執(zhí)行HDL仿真模型。
[0064]設(shè)計(jì)結(jié)構(gòu)990還可以采用用于集成電路的布圖數(shù)據(jù)交換的數(shù)據(jù)格式和/或符號數(shù)據(jù)格式(例如以⑶SII (⑶S2)、GLU OASIS、圖文件或任何其他用于存儲(chǔ)此類設(shè)計(jì)數(shù)據(jù)結(jié)構(gòu)的適合格式存儲(chǔ)的信息)。設(shè)計(jì)結(jié)構(gòu)990可以包括信息，例如符號數(shù)據(jù)、圖文件、測試數(shù)據(jù)文件、設(shè)計(jì)內(nèi)容文件、制造數(shù)據(jù)、布圖參數(shù)、線纜、金屬級別、通孔、形狀、用于在整個(gè)生產(chǎn)線中路由的數(shù)據(jù)，以及制造商或其他設(shè)計(jì)人員/開發(fā)人員制造器件或結(jié)構(gòu)所需的任何其他數(shù)據(jù)。設(shè)計(jì)結(jié)構(gòu)990然后可以繼續(xù)到階段995，例如，在階段995，設(shè)計(jì)結(jié)構(gòu)990:繼續(xù)到流片(tape-out),被發(fā)布到制造公司、被發(fā)布到掩模室(mask house)、被發(fā)送到其他設(shè)計(jì)室,被發(fā)回給客戶等。
[0065]上述方法用于集成電路芯片制造。制造者可以以原始晶片形式(即，作為具有多個(gè)未封裝芯片的單晶片)、作為裸小片或以封裝的形式分發(fā)所得到的集成電路芯片。在后者的情況中，以單芯片封裝(例如，引線固定到母板的塑料載體或其他更高級別的載體)或多芯片封裝(例如，具有一個(gè)或兩個(gè)表面互連或掩埋互連的陶瓷載體)來安裝芯片。在任何情況下，所述芯片然后都作為(a)中間產(chǎn)品(如母板)或(b)最終產(chǎn)品的一部分與其他芯片、分離電路元件和/或其他信號處理裝置集成。最終產(chǎn)品可以是任何包括集成電路芯片的產(chǎn)品，范圍從玩具和其他低端應(yīng)用到具有顯示器、鍵盤或其他輸入設(shè)備及中央處理器的高級計(jì)算機(jī)產(chǎn)品。
[0066]出于示例目的給出了對本發(fā)明的各種實(shí)施例的描述，但所述描述并非旨在是窮舉的或限于所公開的各實(shí)施例。在不偏離所描述的實(shí)施例的范圍和精神的情況下，對于本領(lǐng)域的技術(shù)人員而言，許多修改和變化都將是顯而易見的。在此使用的術(shù)語的選擇是為了最佳地解釋各實(shí)施例的原理、實(shí)際應(yīng)用或?qū)κ袌鲋写嬖诘募夹g(shù)的技術(shù)改進(jìn)，或者使本領(lǐng)域的其他技術(shù)人員能夠理解在此公開的各實(shí)施例。
【權(quán)利要求】
1.一種用于集成電路設(shè)計(jì)中的多圖案形成的寄生提取的方法，所述方法包括: 使用處理器，對于集成電路設(shè)計(jì)的網(wǎng)表確定電阻解決方案和電容解決方案； 執(zhí)行電阻解決方案和電容解決方案的寄生提取，以生成電阻解決方案和電容解決方案的均值； 在寄生提取期間對于電阻解決方案和電容解決方案的每個(gè)捕獲多圖案形成變化源； 確定每個(gè)捕獲的變化源對于參數(shù)的各個(gè)矢量的敏感度； 通過將電阻解決方案和電容解決方案的每個(gè)乘以所確定的每個(gè)各自捕獲的變化源的敏感度而確定統(tǒng)計(jì)寄生；以及 以矢量形式和坍塌減小的矢量形式的至少一個(gè)生成統(tǒng)計(jì)寄生作為輸出。
2.如權(quán)利要求1所述的方法，其中，所述網(wǎng)表包括集成電路設(shè)計(jì)的所有電子組件和互連。
3.如權(quán)利要求2所述的方法，其中，對于網(wǎng)表的每段確定電阻解決方案和電容解決方案。
4.如權(quán)利要求3所述的方法，其中，對于網(wǎng)表的每段計(jì)算+/-η西格瑪電阻解決方案和電容解決方案。
5.如權(quán)利要求4所述的方法，還包括:對于多圖案形成的每個(gè)圖案或顏色生成電容解決方案和電阻解決方案表。
6.如權(quán)利要求5所述的方法，其中，對于每個(gè)金屬或布線層的寬度和與相鄰電子組件和互連的間隔的各種組合，使用二`維或三維場解算器生成電容解決方案和電阻解決方案表。
7.如權(quán)利要求6所述的方法，其中，通過對于多圖案形成的每個(gè)圖案或顏色定義單獨(dú)的參數(shù)而捕獲多圖案形成變化源。
8.如權(quán)利要求7所述的方法，其中，用于多圖案形成的每個(gè)圖案或顏色的參數(shù)是參數(shù)矢量。
9.如權(quán)利要求8所述的方法，其中，對于電阻解決方案和電容解決方案的每一個(gè)，逐個(gè)圖案或顏色而確定每個(gè)捕獲的變化源的敏感度。
10.如權(quán)利要求1所述的方法，還包括使用輸出統(tǒng)計(jì)寄生來生成集成電路的設(shè)計(jì)布局，所述生成設(shè)計(jì)布局包括: 加載集成電路的網(wǎng)表； 使用輸出統(tǒng)計(jì)寄生，執(zhí)行集成電路的統(tǒng)計(jì)靜態(tài)定時(shí)分析SSTA ;以及 確定集成電路的定時(shí)。
11.一種用于集成電路設(shè)計(jì)中的多圖案形成的寄生提取的方法，所述方法包括: 使用處理器，對于集成電路設(shè)計(jì)的網(wǎng)表確定電阻解決方案和電容解決方案； 執(zhí)行電阻解決方案和電容解決方案的第一寄生提取，以生成包括電阻解決方案和電容解決方案的均值的寄生值的第一集合； 基于對于集成電路設(shè)計(jì)的給定層的多圖案形成有作用的值的偏移，對于集成電路設(shè)計(jì)內(nèi)標(biāo)識的參數(shù)的每個(gè)矢量，將至少一個(gè)幾何值修改為新的值； 基于經(jīng)修改的至少一個(gè)幾何值執(zhí)行電阻解決方案和電容解決方案的第二寄生提取，以生成寄生值的第二集合；確定寄生值的第一集合和寄生值的第二集合之間的差以生成敏感度；以及 以矢量形式和坍塌減小的矢量形式的至少一個(gè)生成統(tǒng)計(jì)寄生作為輸出。
12.如權(quán)利要求11所述的方法，其中，所述網(wǎng)表包括集成電路設(shè)計(jì)的所有電子組件和互連。
13.如權(quán)利要求12所述的方法，其中，對于網(wǎng)表的每段確定電阻解決方案和電容解決方案。
14.如權(quán)利要求13所述的方法，其中，對于網(wǎng)表的每段計(jì)算+/-η西格瑪電阻解決方案和電容解決方案。
15.如權(quán)利要求14所述的方法，還包括:對于多圖案形成的每個(gè)圖案或顏色生成電容解決方案和電阻解決方案表。
16.如權(quán)利要求15所述的方法,其中，對于每個(gè)金屬或布線層的寬度和與相鄰電子組件和互連的間隔的各種組合，使用二維或三維場解算器生成電阻解決方案和電容解決方案表。
17.如權(quán)利要求16所述的方法，還包括:對于多圖案形成的每個(gè)圖案或顏色標(biāo)識單獨(dú)的參數(shù)，其中用于多圖案形成的每個(gè)圖案或顏色的參數(shù)是參數(shù)矢量。
18.如權(quán)利要求17所述的方法，其中，對于電阻解決方案和電容解決方案的每一個(gè)，逐個(gè)圖案或顏色而確定所述敏感度。
19.如權(quán)利要求11所述的方法，還包括使用輸出統(tǒng)計(jì)寄生來生成集成電路的設(shè)計(jì)布局，所述生成設(shè)計(jì)布局包括: 加載集成電路的網(wǎng)表； 使用輸出統(tǒng)計(jì)寄生，執(zhí)行集成電路的統(tǒng)計(jì)靜態(tài)定時(shí)分析SSTA ;以及 確定集成電路的定時(shí)。
20.一種用于集成電路設(shè)計(jì)中的多圖案形成的寄生提取的系統(tǒng)，所述系統(tǒng)包括可被操作來執(zhí)行如權(quán)利要求1-19的任一的方法中的步驟的裝置。
【文檔編號】G06F17/50GK103793548SQ201310532624
【公開日】2014年5月14日 申請日期:2013年10月31日 優(yōu)先權(quán)日:2012年10月31日
【發(fā)明者】N.巴克, B.德雷貝爾比斯, J.P.杜布奎, E.A.福爾曼, P.A.哈比茨, D.J.哈撒韋, J.G.赫梅特, N.文凱特斯沃蘭, C.維斯韋斯瓦里亞, V.佐洛托夫 申請人:國際商業(yè)機(jī)器公司