空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)的制作方法
【專利摘要】一種空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)包括：三類通用遙感數(shù)據(jù)接口、大容量高速數(shù)據(jù)緩存DDR2、圖像處理控制反熔絲FPGA、圖像處理模塊SRAM型FPGA、圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PROM、圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM、壓縮處理芯片、圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPROM、高速背板、編碼控制反熔絲FPGA、系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM和編碼處理芯片；本發(fā)明的圖像信息處理系統(tǒng)具有可擴(kuò)展性，能夠?qū)崟r(shí)處理空間站不同載荷輸出的海量遙感圖像。
【專利說明】空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及遙感信息處理，特別是空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)。
【背景技術(shù)】
[0002]載人空間站可以搭載多個(gè)遙感光學(xué)有效載荷，開展空間天文觀測、對(duì)地觀測和先進(jìn)的空間光學(xué)實(shí)驗(yàn)。這些有效載荷涉及可見光、微光、熱紅外、太赫茲等多種成像方式，具有多譜段、高角分辨率、高空間分辨率、高靈敏度等特點(diǎn)。與此同時(shí)，獲取的不同數(shù)據(jù)類型、海量遙感數(shù)據(jù)給遙感信息處理系統(tǒng)設(shè)計(jì)帶來了極大的挑戰(zhàn)。針對(duì)空間站的一些特定需求，需要在軌進(jìn)行一些實(shí)時(shí)化、智能化的處理。我國目前的衛(wèi)星圖像處理工作都是由地面圖像處理系統(tǒng)完成的，只對(duì)地面站接收到的原始數(shù)據(jù)進(jìn)行處理，在星上壓縮之前未做任何處理。因此從目前在軌遙感器應(yīng)用情況來看，單純的依靠地面處理不能完全解決存在的問題，迫切需要研制具有預(yù)識(shí)別、預(yù)處理等能力的智能數(shù)據(jù)處理方法，這對(duì)于星上改善和提高遙感圖像質(zhì)量具有舉足輕重的作用。
[0003]現(xiàn)有的星載遙感信息處理系統(tǒng)的不足之處:
[0004](I)處理功能比較單一。目前我國在軌的遙感信息處理系統(tǒng)處理功能僅限于壓縮和簡單的輻射校正。而國外很多遙感器已經(jīng)具有一定的智能化處理水平，包括一定的信息識(shí)別和提取能力。
[0005](2)處理能力有限。受制于遙感器整體研制能力的限制，國內(nèi)現(xiàn)有的遙感器在軌處理能力還比較有限，以壓縮為例，美國的GeoEye系列遙感器壓縮后的數(shù)據(jù)碼率可以達(dá)到
1.6Gbps，能夠支持無損壓縮、準(zhǔn)無損壓縮和直通的方式。其實(shí)時(shí)處理的能力與國內(nèi)相比有較明顯的優(yōu)勢。
[0006](3)系統(tǒng)處理擴(kuò)展性差?，F(xiàn)有的遙感信息處理系統(tǒng)，大多是為單一的遙感器而設(shè)計(jì)的，不能處理不同類別的圖像數(shù)據(jù)，難以滿足空間站多載荷遙感數(shù)據(jù)的處理要求。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的技術(shù)解決問題是:克服現(xiàn)有技術(shù)的不足，提供了一種空間站可擴(kuò)展、海量遙感信息處理系統(tǒng)，能夠?qū)崟r(shí)處理空間站不同載荷輸出的海量遙感圖像，且具有可擴(kuò)展性。
[0008]本發(fā)明的技術(shù)解決方案是:空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)，包括:三類通用遙感數(shù)據(jù)接口、大容量高速數(shù)據(jù)緩存DDR2、圖像處理控制反熔絲FPGA、圖像處理模塊SRAM型FPGA、圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PR0M、圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM、壓縮處理芯片、圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPROM、高速背板、編碼控制反熔絲FPGA、系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM和編碼處理芯片；
[0009]三類通用遙感數(shù)據(jù)接口，配置三類通用遙感數(shù)據(jù)接口即高速數(shù)據(jù)接口、中速數(shù)據(jù)接口和低速數(shù)據(jù)接口，接收空間站多個(gè)不同遙感載荷輸出的圖像數(shù)據(jù)；
[0010]大容量高速數(shù)據(jù)緩存DDR2，用于圖像處理模塊SRAM型FPGA運(yùn)行中遙感圖像數(shù)據(jù)的緩存；[0011]圖像處理控制反熔絲FPGA，用于系統(tǒng)的邏輯控制；根據(jù)系統(tǒng)輸入指令的要求，完成從圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PROM或圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM中讀取圖像處理模塊SRAM型FPGA的配置數(shù)據(jù)，并對(duì)圖像處理模塊SRAM型FPGA進(jìn)行配置；系統(tǒng)上電后對(duì)壓縮處理芯片進(jìn)行初始化配置，待壓縮處理芯片配置成功后，將接收到的遙感圖像數(shù)據(jù)輸入到壓縮處理芯片進(jìn)行壓縮處理，并接收壓縮處理芯片輸出的壓縮圖像數(shù)據(jù)并通過高速背板輸出給編碼控制反熔絲FPGA ；
[0012]圖像處理模塊SRAM型FPGA，用于對(duì)輸入圖像數(shù)據(jù)的算法處理；接收圖像處理控制反熔絲FPGA輸出的圖像數(shù)據(jù)，讀取圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPROM中存儲(chǔ)的參數(shù)，完成對(duì)輸入圖像數(shù)據(jù)的圖像處理，并將圖像處理過程中產(chǎn)生的中間數(shù)據(jù)存入DDR2存儲(chǔ)；將經(jīng)過處理的圖像數(shù)據(jù)通過高速背板輸出給圖像處理控制反熔絲FPGA ；
[0013]編碼控制反熔絲FPGA，用于完成圖像數(shù)據(jù)的編碼控制；系統(tǒng)上電工作后，讀取系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM中存儲(chǔ)的系統(tǒng)工作參數(shù)；對(duì)編碼處理芯片進(jìn)行初始化配置，待編碼處理芯片配置成功后，將接收到的圖像數(shù)據(jù)輸入編碼處理芯片進(jìn)行編碼處理并將編碼后的數(shù)據(jù)通過數(shù)傳接口傳輸出去；
[0014]編碼處理芯片，用于完成對(duì)輸出數(shù)據(jù)的編碼處理；編碼處理芯片初始化配置成功后，接收編碼控制反熔絲FPGA輸出的圖像數(shù)據(jù)，按照編碼協(xié)議要求，對(duì)圖像數(shù)據(jù)進(jìn)行編碼處理，并將經(jīng)過編碼處理后的數(shù)據(jù)輸出到編碼控制反熔絲FPGA ；
[0015]壓縮處理芯片，用于完成輸入圖像的壓縮處理；壓縮芯片初始化配置成功后，接收圖像處理控制反熔絲FPGA輸出的圖像數(shù)據(jù)，按照系統(tǒng)設(shè)定的壓縮倍率要求，完成圖像的壓縮處理，并將壓縮后的圖像數(shù)據(jù)發(fā)送給圖像處理控制反熔絲FPGA ；
[0016]圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PR0M，用于存儲(chǔ)圖像處理模塊SRAM型FPGA的配置程序版本I ;
[0017]圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPR0M，用于存儲(chǔ)圖像處理模塊SRAM型FPGA的配置程序版本2 ；
[0018]圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPR0M，用于存儲(chǔ)圖像處理過程中的參數(shù)；
[0019]系統(tǒng)控制參數(shù)存儲(chǔ)EEPR0M，用于存儲(chǔ)系統(tǒng)的工作參數(shù)；
[0020]高速背板，用于電路板之間的高速信號(hào)傳輸；接收圖像處理控制反熔絲FPGA輸出的圖像數(shù)據(jù)，并輸出到編碼控制反熔絲FPGA。
[0021]系統(tǒng)處理功能可擴(kuò)展；系統(tǒng)根據(jù)空間站不同遙感載荷類型輸出的數(shù)據(jù)，給圖像處理模塊SRAM型FPGA配置不同的處理算法，完成不同類型圖像數(shù)據(jù)的實(shí)時(shí)處理；
[0022]所述三類通用遙感數(shù)據(jù)接口中高速率數(shù)據(jù)接口采用基于8b/10bSerDes架構(gòu)的串行傳輸方式，支持速率為1.6Gbps?2.5Gbps ;中速率數(shù)據(jù)接口采用并行時(shí)鐘SerDes LVDS并行傳輸方式，支持速率為200Mbps?1.6Gbps ;低速率數(shù)據(jù)接口采用LVDS傳輸方式，支持速率為200Mbps以下的數(shù)據(jù)傳輸；
[0023]所述大容量高速數(shù)據(jù)緩存DDR2為4個(gè)；
[0024]所述壓縮處理芯片中支持輸入圖像的位數(shù)為8比特、10比特和12比特，該芯片可支持圖像的無損和視覺近無損壓縮，且近無損壓縮倍率可支持2倍、4倍和8倍壓縮。
[0025]所述編碼處理芯片為SpaceWire協(xié)議芯片，該芯片支持?jǐn)?shù)據(jù)按照SpaceWire協(xié)議進(jìn)行數(shù)據(jù)傳輸。[0026]本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:
[0027](I)本發(fā)明能夠?qū)崟r(shí)處理空間站不同載荷輸出的海量遙感圖像。通過配置有高速緩存，可實(shí)現(xiàn)數(shù)據(jù)的高速存儲(chǔ)處理；通過采用多片壓縮芯片，提高系統(tǒng)的吞吐能力；實(shí)現(xiàn)不同輸載荷輸出數(shù)據(jù)的實(shí)時(shí)處理。
[0028](2)系統(tǒng)圖像處理模塊SRAM型FPGA可在線更新配置。通過地面遙控指令，用戶可根據(jù)需要處理的圖像類型，給圖像處理模塊SRAM型FPGA配置不同的圖像處理程序，完成不同載荷類型輸出圖像的圖像處理，具有可擴(kuò)展性。
[0029](3)系統(tǒng)信息處理能力大幅提升。系統(tǒng)配置有大容量的存儲(chǔ)，可以滿足空間站大數(shù)據(jù)量圖像處理存儲(chǔ)的需求；系統(tǒng)采用專用壓縮芯片實(shí)現(xiàn)圖像的壓縮，根據(jù)處理要求可支持圖像數(shù)據(jù)的無損壓縮、近無損壓縮和直通三種模式；系統(tǒng)支持圖像數(shù)據(jù)的SpaceWire網(wǎng)絡(luò)傳輸。
【專利附圖】

【附圖說明】
[0030]圖1為本發(fā)明系統(tǒng)組成框圖；
[0031]圖2為本發(fā)明系統(tǒng)處理流程圖；
[0032]圖3為本發(fā)明圖像處理模塊SRAM型FPGA配置流程圖；
[0033]圖4為本發(fā)明圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM更新流程圖；
[0034]圖5為本發(fā)明壓縮處理芯片的初始化配置流程圖；
[0035]圖6為本發(fā)明編碼芯片編碼發(fā)送流程圖。
【具體實(shí)施方式】
[0036]如圖1所示，為本發(fā)明系統(tǒng)組成框圖。該系統(tǒng)電路包括反熔絲類型FPGA2個(gè)、SRAM型FPGAl個(gè)、高速數(shù)據(jù)接口 I個(gè)、中速數(shù)據(jù)接口 I個(gè)和低速數(shù)據(jù)接口 I個(gè)、只讀存儲(chǔ)PROMl個(gè)、讀寫存儲(chǔ)EEPR0M3個(gè)、高速DDR2存儲(chǔ)4個(gè)、壓縮處理芯片2個(gè)、編碼處理芯片I個(gè)。反熔絲FPGA分為圖像處理控制反熔絲FPGA和編碼控制反熔絲FPGA。讀寫存儲(chǔ)EEPROM分為圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM、圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPROM和系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM。
[0037]圖像處理控制反熔絲FPGA與高速數(shù)據(jù)接口、中速數(shù)據(jù)接口、低速數(shù)據(jù)接口單向連接；圖像處理控制反熔絲FPGA與圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PROM雙向連接；圖像處理控制反熔絲FPGA與圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM雙向連接；圖像處理控制反熔絲FPGA與壓縮處理芯片雙向連接；圖像處理控制反熔絲FPGA與圖像處理模塊SRAM型FPGA雙向連接；圖像處理控制反熔絲FPGA與高速背板雙向連接。
[0038]編碼控制反熔絲FPGA與編碼處理芯片雙向連接；編碼控制反熔絲FPGA與系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM雙向連接；編碼控制反熔絲FPGA與高速背板雙向連接；編碼控制反熔絲FPGA與數(shù)傳接口單向連接。
[0039]圖像處理模塊SRAM型FPGA與高速緩存DDR2雙向連接；圖像處理模塊SRAM型FPGA與圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPROM雙向連接。
[0040]編碼控制反熔絲FPGA負(fù)責(zé)完成對(duì)系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM的讀寫操作、編碼處理芯片的讀寫控制、SpaceWire協(xié)議數(shù)據(jù)包的打包處理及其它的一些邏輯控制；系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM用于存儲(chǔ)系統(tǒng)運(yùn)行的一些控制參數(shù)；編碼處理芯片用于完成圖像數(shù)據(jù)的Spaceffire協(xié)議網(wǎng)絡(luò)傳輸。
[0041]圖像處理控制反熔絲FPGA用于完成圖像信息處理的一些邏輯控制，包括:1)依據(jù)系統(tǒng)信息處理的要求，完成對(duì)圖像處理模塊SRAM型FPGA的程序配置；2)依據(jù)系統(tǒng)信息處理的要求，完成對(duì)圖像處理模塊SRAM型FPGA的程序更新，將更新的程序存儲(chǔ)到圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM中去；3)接收空間站不同載荷模塊輸出的圖像數(shù)據(jù)，并將這些圖像數(shù)據(jù)發(fā)送到圖像處理模塊SRAM型FPGA ；4)接收圖像處理模塊SRAM型FPGA處理完成的圖像數(shù)據(jù)；5)依據(jù)系統(tǒng)信息處理的要求，完成對(duì)壓縮處理芯片的初始化配置及壓縮處理芯片的控制；6)系統(tǒng)其它的一些邏輯控制，包括接收編碼控制反熔絲FPGA通過背板傳輸?shù)囊恍┻b控遙測指令等。圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PROM用于存儲(chǔ)圖像處理模塊SRAM型FPGA配置程序的版本1，該版本是系統(tǒng)信息處理中基本的固化程序；圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM用于存儲(chǔ)圖像處理模塊SRAM型FPGA配置程序版本2，該版本是系統(tǒng)信息處理中可根據(jù)系統(tǒng)處理要求靈活配置的程序。壓縮處理芯片用于完成圖像數(shù)據(jù)的壓縮處理。
[0042]圖像處理模塊SRAM型FPGA用于完成系統(tǒng)的圖像處理，包括:1)圖像處理中間數(shù)據(jù)的DDR2緩存讀寫控制；2)圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPROM的讀寫控制；3)接收圖像處理控制反熔絲FPGA輸出的圖像數(shù)據(jù)，對(duì)圖像數(shù)據(jù)進(jìn)行處理，并將處理后的數(shù)據(jù)發(fā)送給圖像處理控制反熔絲FPGA。
[0043]如圖2所示，本發(fā)明基本工作流程是:1)系統(tǒng)上電，系統(tǒng)硬件電路完成復(fù)位；2)編碼控制反熔絲FPGA和圖像處理控制反熔絲FPGA先后開始工作，編碼控制反熔絲FPGA并讀取系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM中的一些工作參數(shù)發(fā)送給圖像處理控制反熔絲FPGA ；3)圖像處理控制反熔絲FPGA解析工作參數(shù)指令，讀取相應(yīng)的存儲(chǔ)在圖像處理模塊SRAM型FPGA存儲(chǔ)PROM或EEPROM中的圖像處理算法FPGA配置程序，并對(duì)圖像處理模塊SRAM型FPGA進(jìn)行配置；4)圖像處理控制反熔絲FPGA完成對(duì)壓縮處理芯片的初始化配置；5)圖像處理模塊SRAM型FPGA開始工作，對(duì)圖像數(shù)據(jù)進(jìn)行處理，并將處理后的圖像數(shù)據(jù)發(fā)送給圖像處理控制反熔絲FPGA ；6)圖像處理控制反熔絲FPGA根據(jù)系統(tǒng)指令要求完成圖像數(shù)據(jù)的壓縮，并將圖像數(shù)據(jù)經(jīng)高速背板發(fā)送給編碼控制反熔絲FPGA ；7)編碼控制反熔絲FPGA按照Spaceffire協(xié)議要求將圖像數(shù)據(jù)進(jìn)行打包并發(fā)送給編碼處理芯片，并讀取編碼處理芯片處理后的SpaceWire網(wǎng)絡(luò)協(xié)議數(shù)據(jù)發(fā)給空間站數(shù)傳系統(tǒng)。
[0044]如圖3所示，圖像處理模塊SRAM型FPGA程序配置流程是:圖像處理控制反熔絲FPGA接收到圖像處理模塊SRAM型FPGA的配置指令后，啟動(dòng)圖像處理模塊SRAM型FPGA的程序配置。首先根據(jù)指令判斷是從圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PROM加載配置程序版本I還是從圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM加載程序版本2。與此同時(shí)，使能圖像處理模塊SRAM型FPGA的PR0G_B信號(hào)，然后檢測INIT_B信號(hào)，若INIT_B信號(hào)在規(guī)定的時(shí)間內(nèi)無效，則表明圖像處理模塊SRAM型FPGA配置失敗，向編碼控制反熔絲FPGA發(fā)送配置失敗信號(hào)并結(jié)束本次配置操作。若INIT_B信號(hào)在規(guī)定的時(shí)間內(nèi)有效，則使能圖像處理模塊SRAM型FPGA的CS_B和RDWR_B信號(hào)；若選擇的配置數(shù)據(jù)是版本1，則將讀取自圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PROM的配置數(shù)據(jù)通過SelectMap模式向圖像處理模塊SRAM型FPGA發(fā)送；若選擇的配置數(shù)據(jù)是版本2，則將讀取自EEPROM的配置數(shù)據(jù)通過SelectMap模式向圖像處理模塊SRAM型FPGA發(fā)送；當(dāng)所有配置數(shù)據(jù)發(fā)送完成后，檢測DONE信號(hào)是否有效。若在規(guī)定的時(shí)間內(nèi)有效，則表明圖像處理模塊SRAM型FPGA配置成功，并向編碼控制反熔絲FPGA發(fā)送配置成功信號(hào)；若在規(guī)定的時(shí)間內(nèi)無效，則表明圖像處理模塊SRAM型FPGA配置失敗，向編碼控制反熔絲FPGA發(fā)送配置失敗信號(hào)并結(jié)束本次配置操作。
[0045]如圖4所示，圖像處理模塊SRAM型FPGA程序更新流程是:圖像處理控制反熔絲FPGA接收到程序上注更新的指令后，將地面通過遙控指令上注的圖像處理模塊SRAM型FPGA新程序存儲(chǔ)到EEPROM中。首先圖像處理控制反熔絲FPGA接收遙控指令并進(jìn)行指令解析，判斷是否是上注程序數(shù)據(jù)。若判斷不是上注程序數(shù)據(jù)，則繼續(xù)接收下一條遙控指令；若判斷是上注程序數(shù)據(jù)，則將接收到的5組數(shù)據(jù)進(jìn)行EDAC校驗(yàn)；然后對(duì)EDAC校驗(yàn)后的結(jié)果進(jìn)行判斷，若校驗(yàn)結(jié)果正確，則啟動(dòng)對(duì)圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM的寫操作，將程序數(shù)據(jù)寫入圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM ;若校驗(yàn)結(jié)果不正確，則對(duì)圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM不進(jìn)行寫操作；當(dāng)上注數(shù)據(jù)發(fā)送完成后，結(jié)束本次更新操作。
[0046]如圖5所示，壓縮處理芯片的初始化配置流程是:為了保證壓縮處理芯片能夠正常進(jìn)行編碼處理，需要對(duì)壓縮處理芯片進(jìn)行初始化配置。壓縮處理芯片的配置信息主要包括:內(nèi)部時(shí)鐘的配置、工作模式的配置、固件程序載入、編碼參數(shù)配置等。首先對(duì)壓縮處理芯片進(jìn)行復(fù)位，然后配置內(nèi)部工作時(shí)鐘寄存器PLL_HI和PLL_L0，本文中，PLL_HI配置為0X0008, PLL_L0配置為0X0002，此時(shí)壓縮處理芯片內(nèi)部時(shí)鐘JCLK頻率是MCLK頻率的2倍，HCLK和MCLK頻率相同。配置完時(shí)鐘寄存器后，等待至少20 μ s以使PLL生效。接下來配置壓縮處理芯片工作模式和主機(jī)模式，配置完成后將壓縮處理芯片的固件編碼程序通過HDATA接口寫入。等固件程序?qū)懭牒螅毰渲脡嚎s處理芯片工作時(shí)需要的一些編碼參數(shù)。參數(shù)配置完成后，初始化和使能DMA寄存器，然后配置中斷外部寄存器并判斷初始化是否完成，等待初始化完成后清除中斷寄存器，壓縮處理芯片開始正常工作。
[0047]如圖6所示,編碼處理芯片SpaceWire編碼發(fā)送流程是:編碼控制反熔絲FPGA對(duì)編碼處理芯片進(jìn)行初始化配置，并將要發(fā)送的數(shù)據(jù)采用雙口 RAM按照協(xié)議格式進(jìn)行打包處理，并將打包后的數(shù)據(jù)通過編碼處理芯片的數(shù)據(jù)接口進(jìn)行發(fā)送。首先進(jìn)行初始化操作，然后Spaceffire進(jìn)行連接，并讀取寄存器判斷SpaceWire是否正常工作，若不能正常工作，則繼續(xù)進(jìn)行初始化操作；若能正常工作，則對(duì)數(shù)據(jù)接收模式寄存器進(jìn)行配置。等系統(tǒng)配置完成后，判斷等待信號(hào)是否有效，讀取中斷寄存器并判斷中斷原因。若是連接錯(cuò)誤或校驗(yàn)錯(cuò)誤，則進(jìn)入初始化操作；若是發(fā)送完或接收完整包數(shù)據(jù)，則給出接收完或發(fā)送完信號(hào)，并重新配置發(fā)送接收模式結(jié)存器，繼續(xù)進(jìn)入初始化操作。
[0048]系統(tǒng)編碼控制反熔絲FPGA和圖像處理控制反熔絲FPGA采用Actel公司的AX2000-CG624,圖像處理模塊SRAM型FPGA采用Xilinx公司的V4FX140，編碼處理芯片采用Atmel 公司的 AT7911。
[0049]本發(fā)明說明書中未作詳細(xì)描述的內(nèi)容屬本領(lǐng)域?qū)I(yè)技術(shù)人員的公知技術(shù)。
【權(quán)利要求】
1.空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)，其特征在于包括:三類通用遙感數(shù)據(jù)接口、大容量高速數(shù)據(jù)緩存DDR2、圖像處理控制反熔絲FPGA、圖像處理模塊SRAM型FPGA、圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PROM、圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM、壓縮處理芯片、圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPROM、高速背板、編碼控制反熔絲FPGA、系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM和編碼處理芯片； 三類通用遙感數(shù)據(jù)接口，配置三類通用遙感數(shù)據(jù)接口即高速數(shù)據(jù)接口、中速數(shù)據(jù)接口和低速數(shù)據(jù)接口，接收空間站多個(gè)不同遙感載荷輸出的圖像數(shù)據(jù)； 大容量高速數(shù)據(jù)緩存DDR2，用于圖像處理模塊SRAM型FPGA運(yùn)行中遙感圖像數(shù)據(jù)的緩存； 圖像處理控制反熔絲FPGA，用于系統(tǒng)的邏輯控制；根據(jù)系統(tǒng)輸入指令的要求，完成從圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PROM或圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPROM中讀取圖像處理模塊SRAM型FPGA的配置數(shù)據(jù)，并對(duì)圖像處理模塊SRAM型FPGA進(jìn)行配置；系統(tǒng)上電后對(duì)壓縮處理芯片進(jìn)行初始化配置，待壓縮處理芯片配置成功后，將接收到的遙感圖像數(shù)據(jù)輸入到壓縮處理芯片進(jìn)行壓縮處理，支持無損壓縮、近無損壓縮和直通三種模式，并接收壓縮處理芯片輸出的壓縮圖像數(shù)據(jù)并通過高速背板輸出給編碼控制反熔絲FPGA，； 圖像處理模塊SRAM型FPGA，用于對(duì)輸入圖像數(shù)據(jù)的算法處理；接收圖像處理控制反熔絲FPGA輸出的圖像數(shù)據(jù)，讀取圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPROM中存儲(chǔ)的參數(shù)，完成對(duì)輸入圖像數(shù)據(jù)的圖像處理，并將圖像處理過程中產(chǎn)生的中間數(shù)據(jù)存入DDR2存儲(chǔ)；將經(jīng)過處理的圖像數(shù)據(jù)通過高速背板輸出給圖像處理控制反熔絲FPGA ； 編碼控制反熔絲FPGA，用于完成圖像數(shù)據(jù)的編碼控制；系統(tǒng)上電工作后，讀取系統(tǒng)控制參數(shù)存儲(chǔ)EEPROM中存儲(chǔ)的系統(tǒng)工作參數(shù)；對(duì)編碼處理芯片進(jìn)行初始化配置，待編碼處理芯片配置成功后，將接收到的圖像數(shù)據(jù)輸入編碼處理芯片進(jìn)行編碼處理并將編碼后的數(shù)據(jù)通過數(shù)傳接口傳輸出去； 編碼處理芯片，用于完成對(duì)輸出數(shù)據(jù)的編碼處理；編碼處理芯片初始化配置成功后，接收編碼控制反熔絲FPGA輸出的圖像數(shù)據(jù)，按照編碼協(xié)議要求，對(duì)圖像數(shù)據(jù)進(jìn)行編碼處理，并將經(jīng)過編碼處理后的數(shù)據(jù)輸出到編碼控制反熔絲FPGA ； 壓縮處理芯片，用于完成輸入圖像的壓縮處理；壓縮芯片初始化配置成功后，接收圖像處理控制反熔絲FPGA輸出的圖像數(shù)據(jù)，按照系統(tǒng)設(shè)定的壓縮倍率要求，完成圖像的壓縮處理，并將壓縮后的圖像數(shù)據(jù)發(fā)送給圖像處理控制反熔絲FPGA ； 圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)PR0M，用于存儲(chǔ)圖像處理模塊SRAM型FPGA的配置程序版本I ; 圖像處理模塊SRAM型FPGA配置程序存儲(chǔ)EEPR0M，用于存儲(chǔ)圖像處理模塊SRAM型FPGA的配置程序版本2 ； 圖像處理模塊運(yùn)行參數(shù)存儲(chǔ)EEPR0M，用于存儲(chǔ)圖像處理過程中的參數(shù)； 系統(tǒng)控制參數(shù)存儲(chǔ)EEPR0M，用于存儲(chǔ)系統(tǒng)的工作參數(shù)； 高速背板，用于電路板之間的高速信號(hào)傳輸；接收圖像處理控制反熔絲FPGA輸出的圖像數(shù)據(jù)，并輸出到編碼控制反熔絲FPGA。
2.根據(jù)權(quán)利要求1所述的空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)，其特征在于:系統(tǒng)處理功能可擴(kuò)展；系統(tǒng)根據(jù)空間站不同遙感載荷類型輸出的數(shù)據(jù)，給圖像處理模塊SRAM型FPGA配置不同的處理算法，完成不同類型圖像數(shù)據(jù)的實(shí)時(shí)處理；
3.根據(jù)權(quán)利要求1所述的空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)，其特征在于:所述三類通用遙感數(shù)據(jù)接口中高速率數(shù)據(jù)接口采用基于Sb/lObSerDes架構(gòu)的串行傳輸方式，支持速率為1.6Gbps~2.5Gbps ;中速率數(shù)據(jù)接口采用并行時(shí)鐘SerDes LVDS并行傳輸方式，支持速率為200Mbps~1.6Gbps ;低速率數(shù)據(jù)接口采用LVDS傳輸方式，支持速率為200Mbps以下的數(shù)據(jù)傳輸；
4.根據(jù)權(quán)利要求1所述的空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)，其特征在于:所述大容量高速數(shù)據(jù)緩存DDR2為4個(gè)；
5.根據(jù)權(quán)利要求1所述的空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)，其特征在于:所述壓縮處理芯片中支持輸入圖像的位數(shù)為8比特、10比特和12比特，該芯片可支持圖像的無損和視覺近無損壓縮，且近無損壓縮倍率可支持2倍、4倍和8倍壓縮。
6.根據(jù)權(quán)利要求1所述的空間站可擴(kuò)展和海量遙感信息處理系統(tǒng)，其特征在于:所述編碼處理芯片為SpaceWir e協(xié)議芯片，該芯片支持?jǐn)?shù)據(jù)按照SpaceWire協(xié)議進(jìn)行數(shù)據(jù)傳輸。
【文檔編號(hào)】G06F17/30GK103678515SQ201310612036
【公開日】2014年3月26日 申請日期:2013年11月26日 優(yōu)先權(quán)日:2013年11月26日
【發(fā)明者】武文波, 王琨, 王慶元, 安源, 趙麗婷, 雷寧 申請人:北京空間機(jī)電研究所