電源管理單元的制作方法
【專利摘要】本發(fā)明公開了一種電源管理單元,包括：啟動模塊、被劃分為至少兩個啟動組的多個電源轉(zhuǎn)換器，啟動控制模塊；啟動模塊產(chǎn)生初始啟動信號；啟動控制信號基于所述初始啟動信號通過延時的方式產(chǎn)生分別對應所述至少兩個啟動組的至少兩個直接啟動信號，并將所述直接啟動信號發(fā)送給對應的啟動組中的電源轉(zhuǎn)換器；每個啟動組中的電源轉(zhuǎn)換器在接收到對應的直接啟動信號后開始啟動；不同直接啟動信號之間相互間隔預定時間，以使得不同啟動組中的電源轉(zhuǎn)換器在不同的時間開始啟動。本發(fā)明采用分組啟動模式，能夠減小PMU芯片上瞬時電流帶來的沖擊，降低PMU系統(tǒng)的安全隱患，同時也減小了PCB板上的大電源電容的使用，既節(jié)約了成本，又具有很好的實用性。
【專利說明】電源管理單元【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路領(lǐng)域，尤其涉及一種電源管理單元。
【背景技術(shù)】
[0002]電源管理單兀(PowerManagement Unit,PMU)在片上系統(tǒng)(System On Chip, SOC)有著廣泛的應用，主要用于為各個模塊提供電源。PMU —般由多個低壓差線性穩(wěn)壓器(LowDropout Regulator, LD0)、直流-直流轉(zhuǎn)換器DCDC及充電器charger等模塊組成。如圖1所示，一般在PMU中各個模塊的啟動信號OFF是由中的模塊EN產(chǎn)生，圖中LDO與DCDC的OFF信號都是由模塊EN產(chǎn)生，在LDO與DCDC內(nèi)部再由邏輯電路選擇相應模塊的開關(guān)，這樣上電會同時有電源模塊開啟，導致產(chǎn)生瞬時沖擊電流。
[0003]在系統(tǒng)上電時，由于存在多路LDO與DCDC等模塊同時啟動的現(xiàn)象，電源模塊會受到較大的瞬時電流沖擊，這給PMU帶來很大的安全隱患。目前，主要在印刷電路板(PrintedOn Board, PCB)上采用大電容來保證系統(tǒng)的安全。然而，大電容的使用也帶來了一系列的問題:首先，大電容不但要占用PCB板較大的空間，也不利于電路的設(shè)計；其次，大電容的使用給電路設(shè)計帶來了較高的成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是針對上述問題，提供了一種防止PMU多模塊啟動時較大電流對電路沖擊的電源管理單元。
[0005]為實現(xiàn)上述目的，本發(fā)明實施例提供了一種電源管理單元，其包括啟動模塊、被劃分為至少兩個啟動組的多個電源轉(zhuǎn)換器，啟動控制模塊；
[0006]所述啟動t旲塊廣生初始啟動信號；
[0007]所述啟動控制信號基于所述初始啟動信號通過延時的方式產(chǎn)生分別對應所述至少兩個啟動組的至少兩個直接啟動信號，并將所述直接啟動信號發(fā)送給對應的啟動組中的電源轉(zhuǎn)換器；
[0008]每個啟動組中的電源轉(zhuǎn)換器在接收到對應的直接啟動信號后開始啟動；
[0009]不同直接啟動信號之間相互間隔預定時間，以使得不同啟動組中的電源轉(zhuǎn)換器在不同的時間開始啟動。
[0010]優(yōu)選地,所述直接啟動信號中有一個與所述初始啟動信號之間的延時為零。
[0011]優(yōu)選地，所述啟動控制模塊直接將所述初始啟動信號作為第一直接啟動信號輸出，并將該第一直接啟動信號輸出給其對應的一個啟動組中的電源轉(zhuǎn)換器，
[0012]所述啟動控制模塊包括至少一個延時單元,所述延時單元的輸入端接收所述初始啟動信號，所述延時單元的輸出端輸出第二直接啟動信號，并將該第二直接啟動信號輸出給其對應的一個啟動組中的電源轉(zhuǎn)換器，每個延時單元對輸入的信號進行預定時間的延時。
[0013]優(yōu)選地，其特征在于，所述延時單元為多個并且相互級聯(lián)，第一個延時單元接收所述初始啟動信號，每個延時單元輸出一個直接啟動信號。
[0014]所述延時單元包括第一反相器、第二反相器、電容、反饋電路；
[0015]所述第一反相器的輸入端作為延時單元的輸入端接收輸入信號，所述第一反相器的輸出端與所述第二反相器的輸入端連接于公共節(jié)點A，所述第二反相器的輸出端作為延時單兀的輸出端輸出信號；
[0016]所述電容連接在公共節(jié)點A與地之間；
[0017]所述反饋電路包括兩個控制端和兩個連接端，兩個連接端分別與所述公共節(jié)點和電源端相連，兩個控制端分別與第一反相器的輸入端和第二反相器的輸出端相連，當?shù)谝环聪嗥鞯妮斎攵撕偷诙聪嗥鞯妮敵龆送瑫r為第一電平時將公共節(jié)點與電源端相連，當?shù)谝环聪嗥鞯妮斎攵撕偷诙聪嗥鞯妮敵龆瞬煌瑫r為第一電平時，將公共節(jié)點A與電源端相連。
[0018]優(yōu)選地，其還包括有整形電路，所述整形電路的輸入端連接第二反相器的輸出端，整形電路的輸出端作為延時單元的輸出端。
[0019]所述第一反相器包括電流源、第一晶體管、第二晶體管；
[0020]所述第一晶體管的柵極與所述第二晶體管的柵極相連接作為第一反相器的輸入端，所述第一晶體管的源極經(jīng)過所述電流源連接電源，所述第二晶體管的源極接地，所述第一晶體管和第二晶體管的漏極相連接作為所述第一反相器的輸出端。
[0021]所述第二反相器包括第五晶體管和第六晶體管；
[0022]所述第五晶體管柵極和第六晶體管柵極相連接作為所述第二反相器信號輸入端，所述第五晶體管漏極和第六晶體管漏極相連接作為所述第二反相器信號的輸出端輸出信號，所述第六晶體管源極接地，第五晶體管源極連接電源，所述第一反相器的輸出端與所述第二反相器輸入端相連接。
[0023]優(yōu)選地，所述反饋電路包括第三晶體管和第四晶體管；
[0024]優(yōu)選地，所述第三晶體管的柵極作為反饋電路的一個控制端與所述第一反相器輸入端相連接，所述第四晶體管的柵極作為反饋電路的一個控制端與所述第二反相器輸出端相連，所述第三晶體管漏極和第四晶體管源極相連接，所述第四晶體管漏極作為反饋電路的一個連接端與公共節(jié)點A相連接，所述第三晶體管源極作為反饋電路的一個連接端連接電源；
[0025]當所述第一反相器輸入端和所述第二反相器輸出端同時為第一電平時，所述第三晶體管和所述第四晶體管導通，電源和公共節(jié)點A相連接，當所述第一反相器輸入端和所述第二反相器輸出端不同時為第一電平時，所述第三晶體管和所述第四晶體管斷開。
[0026]優(yōu)選地，所述第一電平為低電平。
[0027]本發(fā)明的有益效果是:采用本發(fā)明的電源管理電路，采用分組啟動模式，能夠有效減小PMU芯片上瞬時電流帶來的沖擊，降低了 PMU系統(tǒng)的安全隱患，同時也減小了 PCB板上的大電源電容的使用，既節(jié)約了成本，又具有很好的實用性。
【專利附圖】

【附圖說明】
[0028]圖1為本發(fā)明現(xiàn)有技術(shù)中PMU系統(tǒng)開關(guān)控制示意圖；
[0029]圖2為本發(fā)明一實施例中電源管理單元示意圖；[0030]圖3為本發(fā)明一實施例中延時單元示意圖；
[0031]圖4為本發(fā)明一實施例中延時單元電路圖；
[0032]圖5為本發(fā)明一實施例延時啟動信號的波形圖。
【具體實施方式】
[0033]下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進一步的詳細描述。
[0034]圖2示出了本發(fā)明一施例電源管理單元示意圖。
[0035]如圖2所示，在實施例中的電源管理單元中，存在多個電源轉(zhuǎn)換器LDO、DCDC等電路模塊，考慮到電源管理單元的面積與沖擊電路的折中，根據(jù)啟動瞬時態(tài)電流把電源模塊分為不同啟動組，保證每個啟動組上的瞬時電流不超過額定值。其中，PMU中各個模塊的啟動信號由啟動模塊20產(chǎn)生。
[0036]啟動控制模塊10利用啟動模塊20提供的初始啟動信號OFF產(chǎn)生直接啟動信號(也可以被稱為延遲啟動信號)。本實施例中，優(yōu)選的將D⑶C21與LD021、D⑶C22與LD022、D⑶C23與LD023依次分為三個啟動組。其中，啟動模塊20發(fā)出控制的啟動信號OFF經(jīng)過啟動控制模塊20產(chǎn)生信號0FF_delay0。其中，信號0FF_delay0可以是不經(jīng)過延時的信號，信號0FF_delay0發(fā)送給第一啟動組D⑶C21與LD021，OFF信號經(jīng)過啟動控制模塊20產(chǎn)生啟動信號0FF_delayl，并將其提供給到達第二啟動組D⑶C22與LD022，OFF信號經(jīng)過啟動控制模塊20產(chǎn)生直接啟動信號0FF_delay2，并將其提供給第三啟動組D⑶C23與LD023。其中，啟動控制模塊10可以包括多個級聯(lián)的延時單元30，每一級聯(lián)的直接啟動信號比上一級的直接啟動信號延時100 μ s左右。當然，在其他實施例中，啟動控制模塊10也可以只包括一個延時單元30。
[0037]每個啟動組在收到對應的延時啟動信號后才開始啟動，并且由于各個延時啟動信號之間相隔一定時間(本發(fā)明實施例中優(yōu)選100 μ s左右)，因此不同啟動組中的電源轉(zhuǎn)換器在不同的時間開始啟動，這樣可以有效降低電源管理電路上電時的瞬時電流沖擊過大的問題。
[0038]圖3示出了本發(fā)明一實施例圖2中啟動控制模塊10中的延時單元30的電路示意圖。
[0039]如圖3所示，延時單元30包括:反相器31，反饋電路32，反相器33，整形電路34和電容35。
[0040]反相器31的輸入端作為延時單兀30的輸入端接收輸入信號，反相器31的輸出端與反相器33的輸入端連接于公共節(jié)點Α，反相器33的輸出端作為延時單兀30的輸出端輸
出信號。
[0041]電容35連接在公共節(jié)點A與地之間。
[0042]反饋電路32包括兩個控制端和兩個連接端，兩個連接端分別與所述公共節(jié)點和電源端相連，兩個控制端分別與反相器31的輸入端和反相器33的輸出端相連，當反相器31的輸入端和反相器33的輸出端同時為低電平時將公共節(jié)點A與電源端相連，當反相器31的輸入端和反相器33的輸出端不同時為低電平時，將公共節(jié)點A與電源端相連。
[0043]在一個實施例中，啟動模塊20發(fā)出初始啟動信號OFF進入反相器31，當PMU發(fā)出的初始啟動信號OFF為低電平時，電流源發(fā)出的小電流可經(jīng)過反相器31為電容35充電，電容35的充電過程使信號OFF得到延時。反饋電路32為延時單元30提供一個正反饋，減少由于電路中較大電流的涌入而在電流與接地之間產(chǎn)生大量噪聲的現(xiàn)象。PMU發(fā)出的低電平信號OFF經(jīng)過反相器31之后變?yōu)楦唠娖叫盘?FF，高電平信號OFF經(jīng)過反相器33的作用后變?yōu)榈碗娖叫盘?FF，并且輸出的低電平信號OFF經(jīng)過整形電路34作用進行整形，然后延時單元30輸出延時啟動信號0FF_delay。
[0044]如圖4所示是本發(fā)明圖3延時單元30的電路圖。其中:
[0045]反相器31，包括PMOS型晶體管Ml、NMOS型晶體管M2和電流源I，用于信號的反轉(zhuǎn)。其中，Ml與M2的柵極相連接并作為反相器31的輸入端，Ml與M2的漏極相連接并作為反相器31的輸出端。電流源I的一端分別與PMOS型晶體管M3、M5的源極及整形電路34相連接，一端與Ml的源極相連接，電容的一端分別與M1、M2的漏極及PMOS型晶體管M5和NMOS型晶體管M6的柵極相連接，一端接地。PMU的啟動信號OFF從反相器31的輸入端輸入，從輸出端輸出。當啟動信號OFF電平變低時，Ml導通，電源經(jīng)過Ml為電容35充電，電源為電容35的充電用于啟動信號OFF的延時。電容35的一端連接公共節(jié)點A，一端接地，其大小可以用來調(diào)節(jié)延時時間，本發(fā)明實施例中啟動信號OFF的延時時間為100 μ s左右。
[0046]反饋電路32，包括PMOS型晶體管M3和PMOS型晶體管Μ4，Μ3的漏極與Μ4的源極相連接形成反饋電路32。其中，M3的柵極分別與Ml和M2的柵極相連接，M2的柵極分別與PMOS型晶體管Μ5和NMOS型晶體管Μ6的漏極相連接。M2的漏極連接公共節(jié)點Α。反饋電路32用于為延時單元30提供正反饋,用于減少電路中接地反彈(ground bounce)現(xiàn)象對電路造成的影響。當反相器31的輸入端信號和反相器33輸出端信號都為低電平時，反饋電路32導通。
[0047]反相器33，包括PMOS型晶體管M5和NMOS型晶體管M6。其中，M5與M6的柵極相連接作為反相器33的輸入端，M5與M6的漏極相連接并作為反相器33的輸出端，M6的源極接地。PMU發(fā)出的啟動信號OFF從反相器31的輸出端輸出后，經(jīng)過延時得到延時啟動信號OFF并進入反相器31的輸入端，延時啟動信號OFF經(jīng)過反相器33的作用反轉(zhuǎn)，然后從反相器33的輸出端輸出。
[0048]整形電路34，其中一端到連接反相器33的輸出端，一端作為延時單元30的輸出端，用于延時啟動信號的輸出，用于延時啟動信號OFF的整形。實施例中輸出延時啟動信號OFF—delay。
[0049]如圖5所示是本發(fā)明實施例中延時啟動信號的波形圖。實施例中，第一啟動組D⑶C21與LD021電路模塊經(jīng)過延時單元30，輸出的延時啟動信號0FF_delay0可以與啟動信號OFF同步，也可以延時輸出，本實施例優(yōu)選0FF_delay0與啟動信號同步，即沒有延時。第二啟動組D⑶C32與LD032電路模塊經(jīng)過一級的延時單元30，即經(jīng)過延時單元30的一次延時，其輸入的啟動信號OFF為0FF_delayl，比第一啟動組D⑶C31與LD031模塊收到的啟動信號OFF延時100 μ s左右。第三啟動組D⑶C33與LD033模塊輸入的0FF_delay2信號經(jīng)過了兩級的延時單元30延時，其輸入的啟動信號OFF比第二組D⑶C32與LD032模塊輸入的啟動信號OFF延時100 μ s左右。可以說的是，實施例中利用本發(fā)明提供的包括多級延時單兀30的啟動控制t旲塊10可以很好的避免較大電流對多個t旲塊冋時啟動帶來的電流沖擊。
[0050]根據(jù)本發(fā)明上述的實施例可以看出，本發(fā)明的電源管理單元可以對多個電路轉(zhuǎn)換器模塊同時啟動時提供電路保護，限制瞬時較大電流對電路的沖擊，同是也避免了 PCB上較大電容的使用，進而可以降低電路設(shè)計的成本及節(jié)約PCB板的使用空間。
[0051]以上所述的【具體實施方式】，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的【具體實施方式】而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種電源管理單元，其包括啟動模塊、被劃分為至少兩個啟動組的多個電源轉(zhuǎn)換器，其特征在于，其包括啟動控制模塊； 所述啟動模塊產(chǎn)生初始啟動信號； 所述啟動控制信號基于所述初始啟動信號通過延時的方式產(chǎn)生分別對應所述至少兩個啟動組的至少兩個直接啟動信號，并將所述直接啟動信號發(fā)送給對應的啟動組中的電源轉(zhuǎn)換器； 每個啟動組中的電源轉(zhuǎn)換器在接收到對應的直接啟動信號后開始啟動； 不同直接啟動信號之間相互間隔預定時間，以使得不同啟動組中的電源轉(zhuǎn)換器在不同的時間開始啟動。
2.如權(quán)利要求1所述的電源管理單元，其特征在于，所述直接啟動信號中有一個與所述初始啟動信號之間的延時為零。
3.如權(quán)利要求1所述的電源管理單元，其特征在于，所述啟動控制模塊直接將所述初始啟動信號作為第一直接啟動信號輸出，并將該第一直接啟動信號輸出給其對應的一個啟動組中的電源轉(zhuǎn)換器， 所述啟動控制模塊包括至少一個延時單元，所述延時單元的輸入端接收所述初始啟動信號，所述延時單元的輸出端輸出第二直接啟動信號，并將該第二直接啟動信號輸出給其對應的一個啟動組中的電源轉(zhuǎn)換器，每個延時單元對輸入的信號進行預定時間的延時。
4.如權(quán)利要求3所述的電源管理單元，其特征在于，所述延時單元為多個并且相互級聯(lián)，第一個延時單元接收所述初始啟動信號，每個延時單元輸出一個直接啟動信號。
5.如權(quán)利要求3所述的電源管理單元，其特征在于， 所述延時單元包括第一反相器、第二反相器、電容、反饋電路； 所述第一反相器的輸入端作為延時單元的輸入端接收輸入信號，所述第一反相器的輸出端與所述第二反相器的輸入端連接于公共節(jié)點A，所述第二反相器的輸出端作為延時單兀的輸出端輸出信號； 所述電容連接在公共節(jié)點A與地之間； 所述反饋電路包括兩個控制端和兩個連接端，兩個連接端分別與所述公共節(jié)點和電源端相連，兩個控制端分別與第一反相器的輸入端和第二反相器的輸出端相連，當?shù)谝环聪嗥鞯妮斎攵撕偷诙聪嗥鞯妮敵龆送瑫r為第一電平時將公共節(jié)點與電源端相連，當?shù)谝环聪嗥鞯妮斎攵撕偷诙聪嗥鞯妮敵龆瞬煌瑫r為第一電平時，將公共節(jié)點A與電源端相連。
6.如權(quán)利要求5所述的電源管理單元，其特征在于，其還包括有整形電路，所述整形電路的輸入端連接第二反相器的輸出端，整形電路的輸出端作為延時單元的輸出端。
7.如權(quán)利要求5所述的電源管理單元，其特征在于， 所述第一反相器包括電流源、第一晶體管、第二晶體管； 所述第一晶體管的柵極與所述第二晶體管的柵極相連接作為第一反相器的輸入端，所述第一晶體管的源極經(jīng)過所述電流源連接電源，所述第二晶體管的源極接地，所述第一晶體管和第二晶體管的漏極相連接作為所述第一反相器的輸出端。
8.如權(quán)利要求5所述的電源管理單元，其特征在于， 所述第二反相器包括第五晶體管和第六晶體管； 所述第五晶體管柵極和第六晶體管柵極相連接作為所述第二反相器信號輸入端，所述第五晶體管漏極和第六晶體管漏極相連接作為所述第二反相器信號的輸出端輸出信號，所述第六晶體管源極接地，第五晶體管源極連接電源，所述第一反相器的輸出端與所述第二反相器輸入端相連接。
9.如權(quán)利要求5或7所述的電源管理單元，其特征在于， 所述反饋電路包括第三晶體管和第四晶體管； 所述第三晶體管的柵極作為反饋電路的一個控制端與所述第一反相器輸入端相連接，所述第四晶體管的柵極作為反饋電路的一個控制端與所述第二反相器輸出端相連，所述第三晶體管漏極和第四晶體管源極相連接，所述第四晶體管漏極作為反饋電路的一個連接端與公共節(jié)點A相連接，所述第三晶體管源極作為反饋電路的一個連接端連接電源； 當所述第一反相器輸入端和所述第二反相器輸出端同時為第一電平時，所述第三晶體管和所述第四晶體管導通，電源和公共節(jié)點A相連接，當所述第一反相器輸入端和所述第二反相器輸出端不同時為第一電平時，所述第三晶體管和所述第四晶體管斷開。
10.如權(quán)利要求9所述的電源管理單元，其特征在于，所述第一電平為低電平。
【文檔編號】G06F1/30GK103645792SQ201310632914
【公開日】2014年3月19日 申請日期:2013年11月30日 優(yōu)先權(quán)日:2013年11月30日
【發(fā)明者】王搏, 王釗, 王才寶 申請人:無錫中星微電子有限公司