一種基于fpga與dsp通過分時(shí)段訪問sdram進(jìn)行高速通信的方法
【專利摘要】本發(fā)明是一種基于FPGA與DSP分時(shí)段訪問SDRAM的高速通信方法，基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的系統(tǒng)包括有FPGA、DSP、通信中介存儲(chǔ)器SDRAM，其特征在于基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法是：FPGA中的狀態(tài)切換開關(guān)實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問的兩種狀態(tài)，且FPGA中的狀態(tài)切換開關(guān)通過通信接口模塊直接從通信中介存儲(chǔ)器SDRAM中讀取數(shù)據(jù)處理。若需要讀取SDRAM數(shù)據(jù)進(jìn)行處理時(shí)，無論是FPGA或是DSP都可直接通信中介存儲(chǔ)器SDRAM中直接讀取，大大節(jié)省額外的存儲(chǔ)時(shí)間和資源，從而實(shí)現(xiàn)數(shù)據(jù)高速通信，同時(shí)大大降低了存儲(chǔ)資源的成本。
【專利說明】—種基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及大量數(shù)據(jù)的高速傳輸通信領(lǐng)域，具體涉及一種基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，尤其適用于DSP與PFGA的圖像數(shù)據(jù)的高速傳輸通信領(lǐng)域中。
【背景技術(shù)】
[0002]隨著數(shù)據(jù)信號(hào)的成熟發(fā)展和圖像處理需求量的增大，對(duì)DSP技術(shù)的依賴性也越來越高。然而在高速圖像采集和高速圖像處理用一塊芯片完成基本達(dá)不到高速的要求。因此，最近幾年在高速圖像采集和高速數(shù)字信號(hào)處理方面，采用FPGA和DSP協(xié)同工作的方式來實(shí)現(xiàn)的人也越來越多。
[0003]申請(qǐng)?zhí)枮?01010590964.8的中國(guó)發(fā)明專利公開一種FPGA通過DDR2接口與DSP通信的方法及裝置。在此方法中，根據(jù)DDR2控制器的讀寫操作，從而通過DDR2接口代替原來的高速串行總線接口，實(shí)現(xiàn)FPGA與DSP的通信，降低數(shù)據(jù)傳輸實(shí)現(xiàn)成本。
[0004]申請(qǐng)?zhí)枮?01210401211.7的中國(guó)發(fā)明專利公開了一種基于乒乓機(jī)制的FPGA與DSP數(shù)據(jù)傳輸系統(tǒng)，包括雙通道切換開關(guān)、FPGA、DSP和兩存儲(chǔ)器，通過FPGA控制雙通道切換開關(guān)的開關(guān)狀態(tài)，實(shí)現(xiàn)數(shù)據(jù)的交替存儲(chǔ)和讀取，節(jié)省等待時(shí)間，提高數(shù)據(jù)傳輸效率。
[0005]申請(qǐng)?zhí)枮?01210334228.4的中國(guó)實(shí)用新型專利公開了一種基于DSP和FPGA的高速數(shù)據(jù)采集處理系統(tǒng)，在該系統(tǒng)中，通過FPGA內(nèi)部構(gòu)建雙口 RAM，再由DSP通過DMA的方式讀取數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)的高速傳輸。
[0006]然而，由于采集速度的不斷提高，DSP和FPGA的數(shù)據(jù)交換速度跟不上高速圖像的采集速度也成了熱議的話題。為了解決這個(gè)問題有人采用了 I/o 口并行通信，但是這種方法除了 I/o 口速度跟不上之外，數(shù)據(jù)傳輸?shù)姆€(wěn)定性也成了嚴(yán)重的問題。也有很多人考慮數(shù)據(jù)的傳輸速度和穩(wěn)定性，而采用了上述雙口 RAM的方式和乒乓機(jī)制的方法。然而前者雖然解決了高速數(shù)據(jù)傳輸?shù)膯栴}，但由于資源問題，DSP無法將大量的圖像數(shù)據(jù)暫時(shí)存儲(chǔ)起來用以作DSP的數(shù)字圖像處理；而后者中的乒乓機(jī)制使用的兩個(gè)SDRAM在資源成本方面要高很多。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的內(nèi)容在于提供一種可實(shí)現(xiàn)數(shù)據(jù)高速通信的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法。本發(fā)明解決了 FPGA和DSP之間穩(wěn)定且高速地傳輸大容量數(shù)據(jù)和DSP數(shù)據(jù)的存儲(chǔ)問題，同時(shí)大大降低了存儲(chǔ)資源的成本。
[0008]本發(fā)明的技術(shù)方案是:本發(fā)明基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的系統(tǒng)包括有FPGA、DSP、通信中介存儲(chǔ)器SDRAM，基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法是:FPGA中的狀態(tài)切換開關(guān)實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問的兩種狀態(tài)；且FPGA中的狀態(tài)切換開關(guān)通過通信接口模塊直接從通信中介存儲(chǔ)器SDRAM中讀取數(shù)據(jù)處理。
[0009]上述FPGA中的狀態(tài)切換開關(guān)，是通過FPGA內(nèi)部邏輯單元和布線綜合出的三態(tài)門電路切換FPGA或DSP對(duì)通信中介存儲(chǔ)器SDRAM的訪問狀態(tài)。
[0010]實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問的兩種狀態(tài)包括有:
(3.1)第一種是FPGA對(duì)SDRAM訪問狀態(tài)，F(xiàn)PGA進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開DSP與SDRAM的接口 ；
(3.2)第二種是DSP對(duì)SDRAM訪問狀態(tài)，DSP進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開FPGA與SDRAM的接口。
[0011 ] 上述通信接口模塊包括:FPGA與DSP接口的控制模塊；FPGA與SDRAM通信接口的控制模塊。
[0012]上述FPGA與DSP接口的控制模塊是先配置FPGA的引腳，并連接DSP對(duì)SDRAM的控制線、地址線以及數(shù)據(jù)總線接口，再通過DSP的使能控制線CEl向FPGA請(qǐng)求訪問SDRAM，F(xiàn)PGA通過控制線CE2向DSP反饋能否訪問信號(hào)。
[0013]上述FPGA與SDRAM通信接口的控制模塊是先配置FPGA的引腳，并將FPGA與SDRAM的數(shù)據(jù)線、地址線和相應(yīng)的控制線相連接，以便獲取FPGA對(duì)SDRAM的操作、地址和數(shù)據(jù)信
肩、O
[0014]上述FPGA中的狀態(tài)切換開關(guān)通過通信接口模塊直接從通信中介存儲(chǔ)器SDRAM中讀取數(shù)據(jù)處理表現(xiàn)于若需要讀取SDRAM數(shù)據(jù)進(jìn)行處理時(shí)，無論是FPGA或是DSP都能直接通信中介存儲(chǔ)器SDRAM中直接讀取，大大節(jié)省額外的存儲(chǔ)時(shí)間和資源。
[0015]若FPGA進(jìn)行圖像的高速采集時(shí)，需要先通過FPGA中狀態(tài)切換開關(guān)進(jìn)入第一種狀態(tài)中，即是FPGA對(duì)SDRAM訪問狀態(tài)，F(xiàn)PGA進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開DSP與SDRAM的接口，然后再進(jìn)行圖像的高速采集，把采集所得的圖像數(shù)據(jù)存入SDRAM中；
若DSP需進(jìn)行圖像數(shù)據(jù)的處理時(shí)，需要先通過FPGA中狀態(tài)切換開關(guān)進(jìn)入第二中狀態(tài)中，即是DSP對(duì)SDRAM訪問狀態(tài)，DSP進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開FPGA與SDRAM的接口，然后DSP進(jìn)行對(duì)SDRAM訪問的初始化，再讀取SDRAM中的數(shù)據(jù)進(jìn)行數(shù)據(jù)的圖像處理。
[0016]本發(fā)明基于FPGA與DSP分時(shí)段訪問SDRAM的高速通信方法包括FPGA中的狀態(tài)切換開關(guān)、DSP、通信中介存儲(chǔ)器SDRAM，F(xiàn)PGA中的狀態(tài)切換開關(guān)是用以實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問的兩種狀態(tài):第一種是FPGA對(duì)SDRAM訪問狀態(tài)，F(xiàn)PGA進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開DSP與SDRAM的接口 ；第二種是DSP對(duì)SDRAM訪問狀態(tài)，DSP進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開FPGA與SDRAM的接口。若需要讀取SDRAM數(shù)據(jù)進(jìn)行處理時(shí)，無論是FPGA或是DSP都可直接通信中介存儲(chǔ)器SDRAM中直接讀取，大大節(jié)省額外的存儲(chǔ)時(shí)間和資源，從而實(shí)現(xiàn)數(shù)據(jù)高速通信。本發(fā)明解決了 FPGA和DSP之間穩(wěn)定且高速地傳輸大容量數(shù)據(jù)和DSP數(shù)據(jù)的存儲(chǔ)問題，同時(shí)大大降低了存儲(chǔ)資源的成本。
【專利附圖】

【附圖說明】
[0017]圖1是本發(fā)明中FPGA、DSP與SDRAM數(shù)據(jù)通信結(jié)構(gòu)示意圖。
[0018]圖2是DSP通過狀態(tài)切換開關(guān)從SDRAM讀數(shù)據(jù)的時(shí)序圖。
【具體實(shí)施方式】[0019]下面結(jié)合附圖和具體實(shí)施方法對(duì)本發(fā)明FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法做進(jìn)一步的描述。
[0020]本發(fā)明基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的系統(tǒng)包括有FPGA、DSP、通信中介存儲(chǔ)器SDRAM，基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法是:FPGA中的狀態(tài)切換開關(guān)實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問的兩種狀態(tài)；且FPGA中的狀態(tài)切換開關(guān)通過通信接口模塊直接從通信中介存儲(chǔ)器SDRAM中讀取數(shù)據(jù)處理。
[0021]在具體實(shí)施方法中，F(xiàn)PGA采用的是Cyclone II EP2C8Q208C8芯片，DSP采用的是TI公司的TMS320C5000系列的芯片。
[0022]FPGA中狀態(tài)的切換開關(guān)的功能是實(shí)現(xiàn)FPGA與DSP通過分時(shí)段訪問中介存儲(chǔ)器SDRAM0
[0023]實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問狀態(tài)的第一種是FPGA對(duì)SDRAM訪問狀態(tài)，首先是FPGA通過三態(tài)門斷開DSP和中介存儲(chǔ)器SDRAM的通信接口，初始化FPGA對(duì)SDRAM的通信協(xié)議，將SDRAM的使能引腳CS拉低，然后進(jìn)行對(duì)SDRAM的訪問。若此時(shí)DSP通過使能信號(hào)線CEl發(fā)來請(qǐng)求訪問信號(hào)，則FPGA通過反饋信號(hào)線CE2將禁止訪問信號(hào)返回給DSP，直至FPGA對(duì)SDRAM訪問完成再通過反饋信號(hào)線CE2將允許訪問信號(hào)返回給DSP。
[0024]實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問狀態(tài)的第二種是DSP對(duì)SDRAM訪問狀態(tài)，首先FPGA先通過初始化斷開自身和SDRAM相關(guān)的信號(hào)線，然后通過三態(tài)門使DSP和SDRAM的信號(hào)引腳線閉合，同時(shí)允許DSP進(jìn)入對(duì)SDRAM的讀寫模式。
[0025]在本實(shí)施例的方法中，若FPGA進(jìn)行圖像的高速采集時(shí)，需要先通過FPGA中狀態(tài)切換開關(guān)進(jìn)入第一種狀態(tài)中，然后再進(jìn)行圖像的高速采集，把采集所得的圖像數(shù)據(jù)存入SDRAM中。
[0026]在本實(shí)施例的方法中，若DSP需進(jìn)行圖像數(shù)據(jù)的處理時(shí)，需要先通過FPGA中狀態(tài)切換開關(guān)進(jìn)入第二中狀態(tài)中，然后DSP進(jìn)行對(duì)SDRAM訪問的初始化，再讀取SDRAM中的數(shù)據(jù)進(jìn)行數(shù)據(jù)的圖像處理。
[0027]FPGA與DSP接口的控制模塊中的信號(hào)線中，在圖1中可以看到，F(xiàn)PGA與DSP接口的控制模塊是先配置FPGA的引腳，并連接DSP對(duì)SDRAM的控制線、地址線以及數(shù)據(jù)總線接口，再通過使能控制線CEl向FPGA請(qǐng)求訪問SDRAM，F(xiàn)PGA通過控制線CE2向DSP反饋能否訪問信號(hào)；FPGA作為DSP和SDRAM信號(hào)線中介者同時(shí)也是控制者，是通過FPGA內(nèi)部邏輯單元和布線綜合出的三態(tài)門來進(jìn)行控制，DSP訪問SDRAM需要經(jīng)過FPGA內(nèi)部的邏輯線路。另夕卜，在該接口中，CEl既是DSP向FPGA發(fā)送訪問請(qǐng)求的信號(hào)線，也是SDRAM的使能信號(hào)線，同時(shí)FPGA和DSP還需一根信號(hào)線CE2作為FPGA對(duì)DSP信號(hào)的反饋。
[0028]FPGA與SDRAM通信接口控制模塊的信號(hào)線，結(jié)合圖1，可以看到FPGA與SDRAM通信接口的控制模塊是配置FPGA的引腳，并與SDRAM的數(shù)據(jù)線、地址線和相應(yīng)的控制線相連接，以便獲取FPGA對(duì)其SDRAM的操作、地址和數(shù)據(jù)信息。這些信號(hào)線是整個(gè)通信的關(guān)鍵，無論是FPGA需要訪問SDRAM還是DSP需要訪問SDRAM都需要經(jīng)過FPGA與SDRAM通信接口控制模塊的信號(hào)線。在進(jìn)行對(duì)SDRAM的訪問時(shí)，都需要對(duì)這些信號(hào)線進(jìn)行初始化；
以上的實(shí)例實(shí)施方法主要描述了本發(fā)明的特點(diǎn)和優(yōu)勢(shì)所在，本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實(shí)例的限制，在不脫離本發(fā)明技術(shù)精神和范圍內(nèi)，本發(fā)明還會(huì)有變化和改進(jìn)，這些變化和改進(jìn)都在要求保護(hù)的本發(fā)明范圍內(nèi)。
【權(quán)利要求】
1.一種基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的系統(tǒng)包括有FPGA、DSP、通信中介存儲(chǔ)器SDRAM，其特征在于基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法是:FPGA中的狀態(tài)切換開關(guān)實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問的兩種狀態(tài)；且FPGA中的狀態(tài)切換開關(guān)通過通信接口模塊直接從通信中介存儲(chǔ)器SDRAM中讀取數(shù)據(jù)處理。
2.根據(jù)權(quán)利要求1所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于上述FPGA中的狀態(tài)切換開關(guān)，是通過FPGA內(nèi)部邏輯單元和布線綜合出的三態(tài)門電路切換FPGA或DSP對(duì)通信中介存儲(chǔ)器SDRAM的訪問狀態(tài)。
3.根據(jù)權(quán)利要求1所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于實(shí)現(xiàn)FPGA與DSP對(duì)SDRAM訪問的兩種狀態(tài)包括有: (3.1)第一種是FPGA對(duì)SDRAM訪問狀態(tài)，F(xiàn)PGA進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開DSP與SDRAM的接口 ； (3.2)第二種是DSP對(duì)SDRAM訪問狀態(tài)，DSP進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開FPGA與SDRAM的接口。
4.根據(jù)權(quán)利要求1所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于上述通信接口模塊包括=FPGA與DSP接口的控制模塊；FPGA與SDRAM通信接口的控制模塊。
5.根據(jù)權(quán)利要求1所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于上述FPGA與DSP接口的控制模塊是先配置FPGA的引腳，并連接DSP對(duì)SDRAM的控制線、地址線以及數(shù)據(jù)總線接口，再通過DSP的使能控制線CEl向FPGA請(qǐng)求訪問SDRAM, FPGA通過控制線CE2向DSP反饋能否訪問信號(hào)。
6.根據(jù)權(quán)利要求1所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于上述FPGA與SDRAM通信接口的控制模塊是先配置FPGA的引腳，并將FPGA與SDRAM的數(shù)據(jù)線、地址線和相應(yīng)的控制線相連接，以便獲取FPGA對(duì)SDRAM的操作、地址和數(shù)據(jù)信息。
7.根據(jù)權(quán)利要求1所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于上述FPGA中的狀態(tài)切換開關(guān)通過通信接口模塊直接從通信中介存儲(chǔ)器SDRAM中讀取數(shù)據(jù)處理表現(xiàn)于若需要讀取SDRAM數(shù)據(jù)進(jìn)行處理時(shí)，無論是FPGA或是DSP都能直接通信中介存儲(chǔ)器SDRAM中直接讀取，大大節(jié)省額外的存儲(chǔ)時(shí)間和資源。
8.根據(jù)權(quán)利要求1至7任一項(xiàng)所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于若FPGA進(jìn)行圖像的高速采集時(shí)，需要先通過FPGA中狀態(tài)切換開關(guān)進(jìn)入第一種狀態(tài)中，即是FPGA對(duì)SDRAM訪問狀態(tài)，F(xiàn)PGA進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開DSP與SDRAM的接口，然后再進(jìn)行圖像的高速采集，把采集所得的圖像數(shù)據(jù)存入SDRAM中； 若DSP需進(jìn)行圖像數(shù)據(jù)的處理時(shí)，需要先通過FPGA中狀態(tài)切換開關(guān)進(jìn)入第二中狀態(tài)中，即是DSP對(duì)SDRAM訪問狀態(tài)，DSP進(jìn)入對(duì)SDRAM的讀寫模式，同時(shí)斷開FPGA與SDRAM的接口，然后DSP進(jìn)行對(duì)SDRAM訪問的初始化，再讀取SDRAM中的數(shù)據(jù)進(jìn)行數(shù)據(jù)的圖像處理。
9.根據(jù)權(quán)利要求8所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于上述FPGA采用的是Cyclone II EP2C8Q208C8芯片。
10.根據(jù)權(quán)利要求8所述的基于FPGA與DSP通過分時(shí)段訪問SDRAM進(jìn)行高速通信的方法，其特征在于上述D SP采用的是TI公司的TMS320C5000系列的芯片。
【文檔編號(hào)】G06F13/16GK103645998SQ201310691830
【公開日】2014年3月19日 申請(qǐng)日期:2013年12月17日 優(yōu)先權(quán)日:2013年12月17日
【發(fā)明者】王晗, 陳新, 陳新度, 劉強(qiáng) 申請(qǐng)人:廣東工業(yè)大學(xué)