接地參考單端封裝上系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了接地參考單端封裝上系統(tǒng)。一種包括多芯片模塊（MCM）的互連芯片的系統(tǒng)，包括第一處理器芯片、系統(tǒng)功能芯片以及配置為包括第一處理器芯片和系統(tǒng)功能芯片的MCM封裝。第一處理器芯片配置為包括第一接地參考單端信令（GRS）接口電路。系統(tǒng)功能芯片配置為包括第二GRS接口電路。第一電氣線路集制作在MCM封裝內并且耦連到第一GRS接口電路以及第二GRS接口電路。第一GRS接口電路和第二GRS接口電路一起提供第一處理器芯片和系統(tǒng)功能芯片之間的通信信道。
【專利說明】接地參考單端封裝上系統(tǒng)
[0001]權利聲明
[0002]本申請根據(jù)由DARPA所授予的第HR0011-10-9-0008號協(xié)議在美國政府支持下做出。美國政府具有本發(fā)明中的某些權利。本申請是于2013年3月15日所提交的第13/844，570號(代理人案號為NVIDP811/SC-13-0072-US1)的美國申請的部分接續(xù)申請案，其全部內容通過援引的方式并入本文。

【技術領域】
[0003]本發(fā)明涉及數(shù)字信令，并且更具體地，涉及接地參考單端信令封裝上系統(tǒng)(system-on-package)。

【背景技術】
[0004]連續(xù)幾代的計算系統(tǒng)典型地要求性能和特征集成的更高等級。典型的計算系統(tǒng)包括中央處理單元(CPU)、圖形處理單元(GPU)、高容量存儲器子系統(tǒng)以及接口子系統(tǒng)的集合。接口子系統(tǒng)可以包括音頻和視頻接口、信號處理塊、數(shù)字調制解調器塊、無線通信塊等等。常規(guī)計算系統(tǒng)通過在單個裸片或芯片上實現(xiàn)一個或多個CPU核心、一個或多個GPU核心以及特定于特征的子系統(tǒng)的集合諸如接口塊來達到性能和集成的較高等級。這類高度集成的芯片在本領域中被稱為片上系統(tǒng)(SoC)。因為更多CPU核心、GPU核心、片上高速緩存存儲器以及附加的接口塊被集成到單個SoC裸片中，所以用于SoC設備的裸片面積的量度一直隨著時間而增加。將多個處理核心和接口子系統(tǒng)集成到單個裸片上的一個優(yōu)勢在于，可使用常規(guī)設計技術來達到高性能。
[0005]然而，將多個處理核心和其他子系統(tǒng)集成到單個SoC裸片上的一個劣勢在于，裸片成本可能就裸片面積而言不成比例地增加。更特別地，裸片面積典型地是裸片面積的強函數(shù)，其在許多情況下增加超過特性成本拐點(knee)，這導致與超大型裸片相關聯(lián)的不成比例的成本低效。然而，常規(guī)芯片對芯片信令技術無法高效地支持與高性能SoC設備所共同關聯(lián)的多處理性能目標。因此，僅寬片上互連是達到總系統(tǒng)性能目標的常規(guī)可行的選項。
[0006]將某些特定于特征的子系統(tǒng)集成到給定SoC設備上的一個劣勢在于，特定于特征的子系統(tǒng)的性能可能被可優(yōu)化用于其他SoC子系統(tǒng)諸如CPU和GPU處理核心的特定裸片制作工藝所損害。例如，對包括模擬和數(shù)字電路元件的混合的數(shù)字無線電調制解調器加以實現(xiàn)的特定于特征的子系統(tǒng)可能要求與僅包括數(shù)字電路元件的CPU核心相比非常不同的設備特性用于最佳性能。在該示例中，選擇經優(yōu)化用于GPU核心的裸片制作工藝可能導致數(shù)字無線電調制解調器的性能受損。
[0007]因此，存在對于改進信令和/或與現(xiàn)有技術相關聯(lián)的其他問題的需要。


【發(fā)明內容】

[0008]公開了包括多芯片模塊(MCM)的互連芯片的系統(tǒng)。系統(tǒng)包括第一處理器芯片、系統(tǒng)功能芯片以及配置為包括第一處理器芯片和系統(tǒng)功能芯片的MCM封裝。第一處理器芯片配置為包括第一接地參考單端信令(GRS)接口電路。系統(tǒng)功能芯片配置為包括第二 GRS接口電路。第一電氣線路(trace)集制作在MCM封裝內并耦連到第一 GRS接口電路以及第二GRS接口電路。

【專利附圖】

【附圖說明】
[0009]圖1A示出根據(jù)一個實施例的接地參考單端信令(GRS)系統(tǒng)，其基于飛跨電容器電荷泵實現(xiàn)GRS傳送器；
[0010]圖1B示出根據(jù)一個實施例的、預充電狀態(tài)和兩個不同的數(shù)據(jù)依賴型驅動狀態(tài)中的數(shù)據(jù)驅動器的操作；
[0011]圖1C示出根據(jù)一個實施例的、基于雙電容器式電荷泵實現(xiàn)GRS傳送器的GRS系統(tǒng)；
[0012]圖1D示出根據(jù)一個實施例的、預充電狀態(tài)中的數(shù)據(jù)驅動器的操作；
[0013]圖1E示出根據(jù)一個實施例的、不同的數(shù)據(jù)依賴型驅動狀態(tài)中的數(shù)據(jù)驅動器的操作；
[0014]圖1F示出根據(jù)一個實施例的、基于飛跨電容器電荷泵的接地參考單端數(shù)據(jù)驅動器的操作；
[0015]圖1G示出根據(jù)一個實施例的、基于雙電容器式電荷泵的接地參考單端數(shù)據(jù)驅動器的操作；
[0016]圖2A示出根據(jù)一個實施例的示例性接地參考單端接收器；
[0017]圖2B示出根據(jù)一個實施例的、配置為解多路復用傳入數(shù)據(jù)的示例性接地參考單端接收器；
[0018]圖3示出根據(jù)一個實施例的、配置為實現(xiàn)接地參考單端信令的示例性收發(fā)器對；
[0019]圖4A示出根據(jù)一個實施例的、包括CMOS電路的接地參考單端數(shù)據(jù)驅動器；
[0020]圖4B示出根據(jù)一個實施例的、與對數(shù)據(jù)值O進行驅動相關聯(lián)的預充電狀態(tài)中的接地參考單端數(shù)據(jù)驅動器；
[0021]圖4C示出根據(jù)一個實施例的、與對數(shù)據(jù)值I進行驅動相關聯(lián)的預充電狀態(tài)中的接地參考單端數(shù)據(jù)驅動器；
[0022]圖4D示出根據(jù)一個實施例的、驅動狀態(tài)中的接地參考單端數(shù)據(jù)驅動器；
[0023]圖5A示出根據(jù)一個實施例的、包括接地參考單端數(shù)據(jù)驅動器的兩個實例的接地參考單端傳送器；
[0024]圖5B示出根據(jù)一個實施例的、用于包括兩個接地參考單端數(shù)據(jù)驅動器的接地參考單端傳送器的時序；
[0025]圖5C示出根據(jù)一個實施例的、用于生成接地參考單端信號的方法的流程圖；
[0026]圖6A示出根據(jù)一個實施例的示例性封裝上系統(tǒng)；
[0027]圖6B示出根據(jù)一個實施例的、示例性封裝上系統(tǒng)內的主要功能當中的全連接拓撲；
[0028]圖6C示出根據(jù)一個實施例的、示例性封裝上系統(tǒng)內的連接主要功能的基于集線器的拓撲；以及
[0029]圖7示出在其中可實現(xiàn)各先前實施例的各架構和/或功能性的示例性系統(tǒng)。

【具體實施方式】
[0030]提供了用于在組成封裝上系統(tǒng)(system-on-package)設備的不同芯片之間的高速單端信令的技術。接地參考驅動器傳送具有由相應邏輯狀態(tài)所確定的極性的脈沖。脈沖穿過信號路徑并且由接地參考放大器接收，所述接地參考放大器放大脈沖用于解釋為常規(guī)邏輯信號。一組接地參考驅動器和接地參考放大器實現(xiàn)高速接口，所述高速接口配置為將組成封裝上系統(tǒng)設備的不同芯片互連。由接地參考信令所使能的高速通信有利地改進封裝上系統(tǒng)設備內的不同芯片之間的帶寬，這相比由常規(guī)信令技術所提供的系統(tǒng)使能更高性能和更高密度的系統(tǒng)。
[0031]本發(fā)明的實施例實現(xiàn)包括多個不同處理器芯片、一個或多個存儲器芯片以及耦連到多芯片封裝的特定于特征的芯片的系統(tǒng)。不同芯片之間的互連通過多芯片封裝來路由?；ミB中的至少一個配置為實現(xiàn)接地參考單端信令(GRS)鏈路，描述如下。
[0032]GRS數(shù)據(jù)驅動器實現(xiàn)配置為在相關聯(lián)的信號線上傳送接地參考脈沖的電荷泵驅動器。在一個實現(xiàn)方案中，正電荷的脈沖指示邏輯1，而負電荷的脈沖指示邏輯O。電荷泵驅動器獨立于所傳送的數(shù)據(jù)通過迫使瞬態(tài)信號電流和接地電流被本地平衡以及通過每半個時鐘周期從電源拉動恒定量的電荷來消除與單端信令共同關聯(lián)的同步開關噪聲(SSN)。脈沖由配置為將本地接地信號用作輸入?yún)⒖嫉墓矕艠O放大器級接收和放大。該配置對共模噪聲提供大量免疫，該共模噪聲為單端信令中的傳送錯誤的主要來源。第二放大器級將給定的所接收脈沖轉譯成全擺幅邏輯電壓，這允許所接收脈沖被常規(guī)邏輯電路適當?shù)亟忉尀橐粋€或兩個邏輯狀態(tài)。在一個實施例中，GRS接收器包括共柵極放大器級、第二放大器級以及配置為在交替的時鐘相位期間采集所接收數(shù)據(jù)的兩個存儲元件，諸如觸發(fā)器。
[0033]GRS收發(fā)器包括GRS傳送器和GRS接收器。GRS收發(fā)器通過GRS傳送器傳送出站數(shù)據(jù)并且通過GRS接收器接收入站數(shù)據(jù)。等時(isochronous) GRS收發(fā)器還可以傳送具有對于出站數(shù)據(jù)的固定相位關系的計時信息以及接收具有對于入站數(shù)據(jù)的固定相位關系的計時信息。GRS互連包括兩個不同GRS收發(fā)器，其通過制造在共同的多芯片模塊封裝內的電氣線路耦連。
[0034]圖1A示出根據(jù)一個實施例的、基于飛跨電容器電荷泵實現(xiàn)GRS傳送器110的接地參考單端信令(GRS)系統(tǒng)100。GRS系統(tǒng)100包括GRS傳送器110、包括信號線105和接地網(wǎng)絡107的傳送路徑、以及GRS接收器130。在一個實施例中，GRS傳送器110包括兩個數(shù)據(jù)驅動器112、114。輸入數(shù)據(jù)信號DO和Dl基于時鐘信號CLK而呈現(xiàn)到GRS傳送器110。數(shù)據(jù)驅動器112配置為采集與輸入DO相關聯(lián)的邏輯狀態(tài)以及當CLK為低時以與輸入DO的邏輯狀態(tài)相應的脈沖將輸出信號Voutlie驅動到信號線105上。類似地，數(shù)據(jù)驅動器114配置為采集與輸入Dl相關聯(lián)的邏輯狀態(tài)以及當CLK為高時以與Dl的邏輯狀態(tài)相應的脈沖將輸出信號Voutll6驅動到信號線105上。沿信號線105形成與來自輸入DO和Dl的輸入數(shù)據(jù)序列相應的脈沖序列。脈沖序列以接地作為參考，其具有可以比常規(guī)邏輯電壓擺幅更低的電壓擺幅。GRS接收器130配置為放大來自信號線105的傳入的脈沖序列并且將脈沖轉譯到常規(guī)邏輯電壓擺幅，因此脈沖可以適當?shù)亟忉尀榉糯笃鬏敵鲂盘?32上的邏輯信號。例如，沿信號線105的脈沖序列可具有加或減一百毫伏的標稱振幅，而如果耦連到放大器輸出信號132的邏輯操作在一千二百毫伏正供電軌上,那么放大器輸出信號132就地而言可具有相應的一千二百毫伏到零伏的電壓擺幅。
[0035]在一個實施例中，GRS傳送器110制造在傳送器芯片上，并且GRS接收器130制造在與傳送器芯片相異的接收器芯片上。墊120包括配置為將輸出信號Voutlie從傳送器芯片耦連到信號線105的結合墊，信號線105制造為多芯片模塊(MCM)封裝190內的阻抗控制的線路。墊122包括配置為將傳送器芯片內的本地接地信號耦連到制造在MCM封裝190內的接地網(wǎng)絡107的結合墊。類似地，墊124包括配置為將信號線105耦連到用于接收器芯片內的GRS接收器130的輸入信號的結合墊，并且墊126包括配置為將接地網(wǎng)絡107耦連到接收器芯片內的本地接地的結合墊。終端電阻RTx耦連在輸出信號Voutll6與傳送器芯片內的本地接地之間以吸收傳入信號，諸如反射或感應噪聲信號。終端電阻RRx跨到GRS接收器130的輸入耦連以類似地吸收接收器芯片處的傳入信號。
[0036]數(shù)據(jù)驅動器112包括電容器CO以及開關SOl到S06。開關SOl使電容器CO的第一節(jié)點能夠耦連到正供電軌，而開關S02使電容器CO的第二節(jié)點能夠耦連到本地接地網(wǎng)。開關SOl和S02在當CLK等于邏輯“I”值時所定義的用于數(shù)據(jù)驅動器112的預充電狀態(tài)期間是活動的(閉合的)。開關S03使電容器CO的第一節(jié)點能夠耦連到GND，而開關S06使電容器CO的第二節(jié)點能夠耦連到GND。開關S04使電容器CO的第一節(jié)點能夠耦連到Voutll6，而開關S05使電容器CO的第二節(jié)點能夠耦連到Voutll6。當CLK等于邏輯“O”值時，開關S04和S06當數(shù)據(jù)驅動器112將邏輯“I”值驅動到Voutll6時是活動的，或者S03和S05當數(shù)據(jù)驅動器112將邏輯“O”值驅動到Voutlie時是活動的。數(shù)據(jù)驅動器114包括大致同樣的電路拓撲，以對CLK的反相的感測，使得數(shù)據(jù)驅動器114當CLK等于邏輯“O”值時處于預充電狀態(tài)以及當CLK等于邏輯“I”值時驅動Vout116。
[0037]在一個實施例中，開關SOl到S06以及開關Sll到S16使用單片互補金屬氧化物半導體(CMOS)器件制造，諸如增強型η溝道和P溝道場效應晶體管?？梢詫崿F(xiàn)任何技術上可行的邏輯電路拓撲來將開關S01-S06以及開關S11-S16驅動到各自地活動或不活動狀態(tài)中而不脫離本發(fā)明的實施例的范圍和精神。
[0038]圖1B示出根據(jù)一個實施例的、預充電狀態(tài)和兩個不同的數(shù)據(jù)依賴型驅動狀態(tài)中的數(shù)據(jù)驅動器112的操作。如所示，當CLK等于邏輯“I”值時，數(shù)據(jù)驅動器112處于預充電狀態(tài)中，借以開關SOl和S02是活動的并且電容器CO充電到與正供電軌諸如“VDD”供電軌接近相應的電壓。所有開關S03-S06在預充電狀態(tài)期間是不活動的(打開的)。當CLK等于邏輯“O”值時，開關S03-S06中的兩個配置為將電容器CO耦連到Voutl 16以傳送具有與用于DO的邏輯值相應的極性的脈沖。為了驅動邏輯“O”值，驅動開關S03和S05活動，從而將相對于接地的負電荷耦連到Voutlie上。為了驅動邏輯“I”值，驅動開關S04和S06活動，從而將相對于接地的正電荷耦連到Voutll6上。
[0039]圖1C不出根據(jù)一個實施例的、基于雙電容器式電荷泵實現(xiàn)GRS傳送器150的GRS系統(tǒng)102。GRS系統(tǒng)102包括GRS傳送器150、包括信號線105和接地網(wǎng)絡107的傳送路徑、以及GRS接收器130。在一個實施例中，GRS傳送器150包括兩個數(shù)據(jù)驅動器152和154。除數(shù)據(jù)驅動器152和154的內部拓撲和操作之外，GRS系統(tǒng)102的操作與以上在圖1A和IB中所描述的GRS系統(tǒng)100的操作是大致同樣的。
[0040]數(shù)據(jù)驅動器152包括電容器COA和C0B，以及開關SOA到開關S0H。開關SOA使電容器COA的第一節(jié)點能夠耦連到正供電軌，而開關SOC使第一節(jié)點能夠耦連到本地接地網(wǎng)。開關SOB使電容器COA的第二節(jié)點能夠耦連到Vout116，而開關SOD使第二節(jié)點能夠耦連到本地接地網(wǎng)。類似地，開關SOE使電容器COB的第一節(jié)點能夠耦連到正供電軌，而開關SOG使第一節(jié)點能夠耦連到本地接地網(wǎng)。開關SOF使電容器COB的第二節(jié)點能夠耦連到Voutl 16，而開關SOH使第二節(jié)點能夠耦連到本地接地網(wǎng)。
[0041]用于數(shù)據(jù)驅動器152的預充電狀態(tài)當CLK等于邏輯“I”值時被定義。在預充電狀態(tài)期間，驅動開關S0A、S0D、S0G以及SOH活動，預充電電容器COA到與相對于本地接地網(wǎng)的正供電軌相應的電壓，并且預充電電容器COB到接近沒有電荷。當CLK等于邏輯“ O ”值時，或者電容器COA耦連到Vout 116以生成負脈沖或者電容器COB耦連到Vout 116以生成正脈沖，如下文結合圖1E所描述的。數(shù)據(jù)驅動器154包括大致同樣的電路拓撲，以對CLK的反相的感測，使得數(shù)據(jù)驅動器154當CLK等于邏輯“O”值時處于預充電狀態(tài)并且當CLK等于邏輯“I”值時驅動Vout116。
[0042]在一個實施例中，開關SOA到SOH以及開關SlA到SlH使用單片CMOS器件諸如增強型η溝道和P溝道FET來制造?？梢詫崿F(xiàn)任何技術上可行的邏輯電路拓撲來將開關SOA-SOH以及開關SlA-SlH驅動到各自地活動或不活動狀態(tài)中而不脫離本發(fā)明的實施例的范圍和精神。
[0043]圖1D示出根據(jù)一個實施例的、預充電狀態(tài)中的數(shù)據(jù)驅動器152的操作。如所示，當CLK等于邏輯“I”值時，開關SOA是活動的，這將電容器COA的第一節(jié)點耦連到正供電軌，并且開關SOD是活動的，這將電容器COA的第二節(jié)點耦連到本地接地網(wǎng)。同時，開關SOG是活動的，這將電容器COB的第一節(jié)點耦連到接地，并且開關SOH是活動的，這將電容器COB的第二節(jié)點耦連到接地。到該預充電狀態(tài)結束時，電容器COB被大致放電。
[0044]圖1E示出根據(jù)一個實施例的、不同的數(shù)據(jù)依賴型驅動狀態(tài)中的數(shù)據(jù)驅動器152的操作。如所示，當CLK等于邏輯“O”值并且DO等于邏輯“O”值時，開關SOC和SOB配置為將電容器COA耦連到Voutlie以傳送具有負極性的脈沖?？商娲?，當CLK等于邏輯“O”值并且DO等于邏輯“I”值時，開關SOE和SOF配置為將電容器COB耦連到Voutl 16以傳送具有正極性的脈沖。在這里，正供電軌假定為具有足夠的高頻電容性而耦連到本地接地網(wǎng)以結合以正脈沖驅動Voutlie來迫使瞬態(tài)返回電流通過本地接地網(wǎng)。
[0045]現(xiàn)在將關于各可選架構和特征來闡述更多示例性的信息，根據(jù)設計者或用戶的期望可以采用或可以不采用所述架構和特征來實現(xiàn)前述的框架。應該強烈注意的是，下面的信息出于示例性的目的而闡述并且其不應該被認為是以任何方式進行限制。下面特征中的任何一個可以可選地合并，排除或不排除所述的其他特征。
[0046]圖1F示出根據(jù)一個實施例的、基于飛跨電容器電荷泵的接地參考單端數(shù)據(jù)驅動器162的操作。數(shù)據(jù)驅動器162的一個或多個實例可配置為操作為GRS傳送器內的數(shù)據(jù)驅動器。例如，數(shù)據(jù)驅動器162的實例可配置為代替圖1A的GRS傳送器110內的數(shù)據(jù)驅動器112進行操作。類似地，數(shù)據(jù)驅動器162的實例可配置為代替數(shù)據(jù)驅動器114進行操作。
[0047]數(shù)據(jù)驅動器162包括電容器C2和開關S20、S21、S22、S23以及S24，其配置為在預充電相位期間預充電電容器C2，以及在數(shù)據(jù)輸出相位期間將電容器C2放電到Voutll6中。在一個實施例中，數(shù)據(jù)驅動器162的第一實例配置為當時鐘信號處于邏輯“O”狀態(tài)中時在預充電相位中進行操作，以及當時鐘信號處于邏輯“I”狀態(tài)中時在數(shù)據(jù)輸出相位中進行操作。數(shù)據(jù)驅動器162的第二實例配置為當時鐘信號處于邏輯“I”狀態(tài)中時在預充電相位中進行操作，以及當時鐘信號處于邏輯“O”狀態(tài)中時在數(shù)據(jù)輸出相位中進行操作。
[0048]當數(shù)據(jù)驅動器162的每個實例處于預充電相位中時，如果DO處于邏輯“I”狀態(tài)中，那么開關S22和S21是活動的，而開關S20、S23以及S24是不活動的。當在預充電相位中時，如果DO處于邏輯“O”狀態(tài)中，那么開關S20和S23是活動的，而開關S21、S22和S24是不活動的。在數(shù)據(jù)輸出相位期間，開關S21和S24是活動的，而開關S20、S22和S23是不活動的?？偠灾?，飛跨電容器C2在預充電相位期間以或者正極性電荷或者負極性電荷進行預充電。電荷然后在數(shù)據(jù)輸出相位期間通過接地和Voutlie進行放電。
[0049]圖1G示出根據(jù)一個實施例的、基于雙電容器式電荷泵的接地參考單端數(shù)據(jù)驅動器172的操作。數(shù)據(jù)驅動器172的一個或多個實例可配置為操作為GRS傳送器內的數(shù)據(jù)驅動器。例如，數(shù)據(jù)驅動器172的實例可配置為代替圖1A的GRS傳送器110內的數(shù)據(jù)驅動器112進行操作。類似地，數(shù)據(jù)驅動器162的實例可配置為代替驅動器114進行操作。
[0050]數(shù)據(jù)驅動器172包括電容器C3、C4和開關S30、S31、S32、S33、S40、S41以及S42，其配置為在預充電相位期間預充電電容器C3和C4，并且在數(shù)據(jù)輸出相位期間將電容器C3、C4中的一個放電到Voutll6中。在一個實施例中，數(shù)據(jù)驅動器172的第一實例配置為當時鐘信號處于邏輯“O”狀態(tài)中時在預充電相位中進行操作，以及當時鐘信號處于邏輯“I”狀態(tài)中時在數(shù)據(jù)輸出相位中進行操作。數(shù)據(jù)驅動器172的第二實例配置為當時鐘信號處于邏輯“I”狀態(tài)時在預充電相位中進行操作，以及當時鐘信號處于邏輯“O”狀態(tài)中時在數(shù)據(jù)輸出相位中進行操作。
[0051]當數(shù)據(jù)驅動器172的每個實例處于預充電相位中時，開關S30、S33、S40以及S41是活動的，并且開關S31、S32以及S42是不活動的。在數(shù)據(jù)輸出相位期間，如果DO處于邏輯“O”狀態(tài)中，那么開關S31和S32是活動的，這允許電容器C3將負極性電荷放電到Voutll6中。同時，開關S30、S33以及S40-S42是不活動的。在數(shù)據(jù)輸出相位期間，如果DO處于邏輯“ I ”狀態(tài)中，那么開關S41和S42是活動的，這允許電容器C4將正極性電荷放電到Vout 116。同時，開關S40和S30-S33是不活動的。
[0052]圖2A示出根據(jù)一個實施例的示例性GRS接收器130。如所示，GRS接收器130接收輸入信號Vin264以及GRef266，并且生成放大器輸出信號132。在一個實施例中，Vin264處的到達脈沖具有就GRef266而言的正電壓，表示邏輯“ 1”，以及Vin264處的到達脈沖具有就GRef266而言的負電壓，表示邏輯“O”。GRS接收器130放大輸入信號Vin264與GRef266之間的差分電壓來生成相應的差異信號262。在一個實施例中，GRS接收器130設計為以用于反相器inv3的開關閾值為中心來偏置(bias)差異信號262，其放大差異信號262以根據(jù)常規(guī)邏輯電壓電平生成放大器輸出信號132。
[0053]在一個實施例中，GRS接收器130包括電阻器Rl到R4、反相器invl到inv3、電容器C5以及場效應晶體管nl和n2。電阻器R2和R4可以使用任何技術上可行的技術而實現(xiàn)為可變電阻器?？勺冸娮杵鞯囊粋€示例性實現(xiàn)方案提供電阻值的數(shù)字控制并且包括以并行配置連接的一組η溝道FET。每個η溝道FET由與用來建立電阻值的控制字不同的數(shù)字控制信號來控制。如果控制字定義為二進制數(shù)，那么如果η溝道FET被恰當?shù)卣{整大小則用于該組η溝道FET的相應電阻值可以是單調的。在實際的實現(xiàn)方案中，電阻器R2和R4被調諧以由GRS接收器130平衡注入Vin264和GRef266中的傳入脈沖和電流的端接(terminat1n)。從二進制代碼字到電阻值的單調映射簡化為達到平衡端接所需的任何數(shù)字修調。任何技術上可行的技術可以實現(xiàn)為調節(jié)電阻器R2和R4以達到平衡端接。
[0054]電阻器Rl和R3還可以使用任何技術上可行的技術實現(xiàn)。例如，電阻器Rl和R3可以實現(xiàn)為被恰當偏置的P溝道FET。當電容器C5起到使由反相器invl和inv2所形成的回路穩(wěn)定的作用時，反相器invl和inv2結合電阻器Rl和FET nl提供增益。
[0055]圖2B示出根據(jù)一個實施例的、配置為解多路復用傳入數(shù)據(jù)的示例性GRS接收器單元270。GRS接收器單元270包括GRS接收器130，以及存儲元件，其配置為在交替時鐘相位上米集和存儲放大器輸出信號132的邏輯狀態(tài)以對參考輸入信號GRef266的表不為輸入信號Vin264上的到達脈沖的輸入數(shù)據(jù)進行解多路復用。每個輸出信號D0284和D1282以到達數(shù)據(jù)脈沖的頻率的一半來呈現(xiàn)所采集的輸入數(shù)據(jù)。
[0056]在一個實施例中,存儲元件包括正沿觸發(fā)的觸發(fā)器274和負沿觸發(fā)的觸發(fā)器272。如所示，正沿觸發(fā)的觸發(fā)器274配置為在時鐘信號CLK268的上升沿期間采集D0，而負沿觸發(fā)的觸發(fā)器272配置為在CLK268的下降沿期間采集Dl。這類配置假定CLK268和放大器輸出信號132 —起躍遷并且觸發(fā)器272和274要求比保持時間更多的建立時間。在可替代實施例中，DO在CLK268的下降沿上被采集，而Dl在CLK268的上升沿上被采集。在其他可替代實施例中，存儲元件包括電平敏感鎖存器而不是觸發(fā)器。
[0057]圖3示出根據(jù)一個實施例的、配置為實現(xiàn)GRS信令的示例性收發(fā)器對300。如所示，收發(fā)器對300包括收發(fā)器單元310，其通過信號線352、354、356和358耦連到收發(fā)器單元370。信號線352、354、356和358可以制造為嵌入MCM封裝190內的阻抗控制的線路。收發(fā)器310配置為接收以用于信號線的數(shù)據(jù)傳送速率的一半進行操作的參考時鐘312。可調節(jié)相位延遲332可在傳送參考時鐘312到GRS傳送器322、GRS傳送器324以及串行器334之前引入可調節(jié)相位延遲。
[0058]如所示，GRS傳送器322配置為通過墊342、信號線352以及墊362將順序的“01”模式串傳送到GRS接收器382。在一個實施例中，該“01”模式串以與從GRS傳送器324通過墊344、信號線354以及墊364傳送到GRS接收器384的數(shù)據(jù)大致相同的相位進行傳送。串行器334以比參考時鐘312更低的頻率、但以相應更寬的并行寬度接收傳送數(shù)據(jù)314。例如，如果參考時鐘配置為以1GHz進行操作，并且串行器334配置為將16位字多路復用為2位用于通過GRS傳送器324傳送，那么16位字可以以1GHz除以8或者以1.25GHz的速率到達。在這里，傳送數(shù)據(jù)時鐘313可以由串行器334生成而以1.25GHz操作用于到達傳送數(shù)據(jù)314的定時轉移。在該示例中，參考時鐘312具有10pS周期并且由GRS傳送器322和324所傳送的每個相異位具有50pS的單位間隔。
[0059]GRS接收器382通過信號線352接收參考時鐘312的經相位延遲的版本并且生成本地參考時鐘383，其可以耦連到GRS接收器384用于采集在信號線354上的到達脈沖。本地參考時鐘383也可以耦連到解串器394用于采集和解多路復用來自GRS接收器384的數(shù)據(jù)。擴展上述示例，GRS接收器384可在以1GHz進行操作的本地參考時鐘383的交替時鐘相位上采集到達脈沖，以每10pS生成2位。解串器394配置為解多路復用包括來自GRS接收器384的2位的順序數(shù)據(jù)以及以1.25GHz的速率生成相應的16位字。16位字呈現(xiàn)為接收數(shù)據(jù)374。解串器394可以生成接收器數(shù)據(jù)時鐘373以反映用于接收數(shù)據(jù)374的恰當計時。接收數(shù)據(jù)374表示傳送數(shù)據(jù)314的本地拷貝。在一個實施例中，解串器394配置為將到達數(shù)據(jù)沿字邊界對齊。本領域技術人員將理解的是，并行數(shù)據(jù)的串行化和解串行化可能要求并行數(shù)據(jù)沿字邊界的對齊并且本領域眾所周知的技術可以通過收發(fā)器單元370或相關聯(lián)的邏輯來實現(xiàn)而不脫離本發(fā)明的實施例的范圍和精神。
[0060]串行器396采集到達傳送數(shù)據(jù)376并且串行化數(shù)據(jù)用于由GRS傳送器386通過信號線356傳送。在一個實施例中，串行器396基于本地參考時鐘383生成傳送數(shù)據(jù)時鐘375作為用于到達傳送數(shù)據(jù)376的計時參考。GRS接收器326采集從信號線356到達的數(shù)據(jù)并且解串器336將數(shù)據(jù)解多路復用成字，其呈現(xiàn)為接收數(shù)據(jù)316。GRS傳送器388配置為通過墊368、信號線358以及墊348傳送順序的“01”模式串到GRS接收器328。在一個實施例中，該“OI”模式串以與從GRS傳送器386通過墊366、信號線356以及墊346傳送到GRS接收器326的數(shù)據(jù)大致相同相位進行傳送。GRS接收器328和可調節(jié)相位延遲338基于順序的“01”模式串生成接收時鐘318。在一個實施例中，接收數(shù)據(jù)時鐘315由解串器336生成以反映用于接收數(shù)據(jù)316的恰當計時。
[0061]確定用于可調節(jié)相位延遲332和可調節(jié)相位延遲338的適當相位延遲值可以使用任何技術上可行的技術實施。例如，可在鏈路訓練相位期間在相位延遲值的范圍之上掃描用于可調節(jié)相位延遲332和可調節(jié)相位延遲338的相位延遲值，借以針對正常鏈路操作確定和使用在訓練期間與大致最小誤比特率相應的相位延遲。
[0062]盡管本文示出了用于在收發(fā)器單元310和收發(fā)器單元370之間傳送數(shù)據(jù)的等時計時模型，但是可以實現(xiàn)任何技術上可行的計時模型而不脫離本發(fā)明的實施例的范圍和精神。
[0063]圖4A示出根據(jù)一個實施例的、包括CMOS電路的GRS數(shù)據(jù)驅動器400。如所示，CMOS電路示出可以用來使用CMOS電路元件實現(xiàn)圖1F的數(shù)據(jù)驅動器162的電路拓撲。特別地，開關S20和S22分別實現(xiàn)為P溝道FET p40以及p溝道FET p42 ;并且開關S21、S23以及S24分別實現(xiàn)為η溝道FET η41、η溝道FET η43以及η溝道FET η44。參考節(jié)點410耦連到電容器C7、p溝道FET p40以及η溝道FET η41。輸出節(jié)點412耦連到電容器C7的對偵牝以及耦連到P溝道FET ρ42、η溝道FET η43以及η溝道FET η44。
[0064]控制信號g40耦連到P溝道FET p40的柵極節(jié)點。當控制信號g40被驅動到邏輯O電平時，P溝道FET p40接通，將節(jié)點410拉到與VDD相關聯(lián)的電壓電平?？刂菩盘杇41耦連到η溝道FET n41的柵極節(jié)點。當控制信號g41被驅動到邏輯I電平時，η溝道FETn41接通，將節(jié)點410拉到與GND相關聯(lián)的電壓電平。類似地，P溝道FET p42響應于控制信號g42，選擇性地將節(jié)點412拉到VDD，而η溝道FET η43響應于控制信號g43，選擇性地將節(jié)點412拉到GND?？刂菩盘杇44耦連到η溝道FET η44的柵極節(jié)點。當控制信號g44被驅動到邏輯O電平時，η溝道FET η44將節(jié)點412與節(jié)點Vout416大致隔離。然而，當控制信號g44被驅動到邏輯I電平時，η溝道FET η44在節(jié)點412和Vout416之間形成低阻抗路徑。如下文結合圖4D所描述的，該低阻抗路徑促進以恰當?shù)男盘栻寗覸out416。
[0065]GRS數(shù)據(jù)驅動器400主要操作在三個不同狀態(tài)中，包括用于隨后驅動數(shù)據(jù)值O的第一預充電狀態(tài)、用于隨后驅動數(shù)據(jù)值I的第二預充電狀態(tài)以及用于以與前述預充電狀態(tài)相應的信號來驅動信號線諸如信號線105的驅動狀態(tài)。下文圖4B-4D示出了這些狀態(tài)。預充電狀態(tài)和驅動狀態(tài)之間的躍遷由控制信號g40到g44來編排。
[0066]圖4B示出根據(jù)一個實施例的、與對數(shù)據(jù)值O進行驅動相關聯(lián)的第一預充電狀態(tài)中的GRS數(shù)據(jù)驅動器400。如所示，在第一預充電狀態(tài)中，控制信號g40設置為O以接通P溝道FET p40，從而將節(jié)點410耦連到VDD。同時，控制信號g43設置為一(I)以接通η溝道FET η43，從而將節(jié)點412耦連到GND。另外，控制信號g42設置為I以斷開p溝道FET p42，并且控制信號g41和g44設置為O以分別斷開η溝道FET n41和η溝道FET η44。在該第一預充電狀態(tài)中，電容器C7以節(jié)點410上的正電荷以及節(jié)點412上的負電荷進行充電，其與節(jié)點Vout416電隔離。
[0067]圖4C示出根據(jù)一個實施例的、與對數(shù)據(jù)值I進行驅動相關聯(lián)的第二預充電狀態(tài)中的GRS數(shù)據(jù)驅動器400。如所示，在第二預充電狀態(tài)中，控制信號g42設置為O以接通P溝道FET p42，從而將節(jié)點412耦連到VDD。同時，控制信號g41設置為I以接通η溝道FETη41，從而將節(jié)點410耦連到GND。另外，控制信號g40設置為I以斷開p溝道FET p40，并且控制信號g43和g44設置為O以分別斷開η溝道FET η43以及η溝道FET η44。在該第二預充電狀態(tài)中，電容器C7以節(jié)點410上的負電荷和節(jié)點412上的正電荷進行充電，其與節(jié)點Vout416電隔離。
[0068]圖4D示出根據(jù)一個實施例的驅動狀態(tài)中的GRS數(shù)據(jù)驅動器400。如所示，控制信號g41設置為I，這將節(jié)點410耦連到GND，并且控制信號g44設置為I，這將節(jié)點412耦連到節(jié)點Vout416。控制信號g40和g42設置為I以分別斷開p溝道FET p40以及p溝道FETp42。此外，控制信號g43設置為O以斷開η溝道FET η43。在該狀態(tài)中，電容器C7放電到節(jié)點Vout416中。如果負電荷在先前預充電狀態(tài)中已積累在電容器C7中，那么C7就GND而言將負電荷放電到節(jié)點Vout416中。否則，如果正電荷在先前預充電狀態(tài)中已積累在電容器C7中，那么C7就GND而言將正電荷放電到節(jié)點Vout416中。經過節(jié)點Vout416的電流與相應的經過GND的接地電流大致平衡。
[0069]電容器C7可使用任何技術上可行的技術實現(xiàn)而不脫離本發(fā)明的實施例的范圍和精神。在一個實施例中，電容器C7使用η溝道FET實現(xiàn)。例如，第一 η溝道FET的柵極節(jié)點可以耦連到圖4Α的節(jié)點412以形成背靠背的金屬氧化物晶體管電容器。此外，第一 η溝道FET的源極節(jié)點和漏極節(jié)點可以耦連到節(jié)點410。第二 η溝道FET的柵極節(jié)點可以耦連到節(jié)點410，而第二 η溝道FET的源極節(jié)點和漏極節(jié)點可以耦連到節(jié)點412。與CMOS工藝內可用的其他電容器結構相比，柵極電容是相對充分利用面積的。然而，柵極電容隨電荷極性而顯著地變化。為了補償依賴極性的柵極電容，兩個η溝道器件對稱地配置為存儲相反極性的電荷。以這種方式，放電到節(jié)點Vout416中的正脈沖相對于放電到Vout416中的負脈沖具有大致相等的量級。
[0070]在另一個實施例中，電容器C7可以使用相鄰金屬層中的線路來實現(xiàn)。例如，順序的金屬層中的線路可配置為在節(jié)點410和412之間提供板極電容(Cp)和邊緣電容(Ce)。不同于柵極電容，嵌入常規(guī)介電材料內的金屬結構之間的板極電容和邊緣電容就極性而言是穩(wěn)定的。然而，與使用用于等同的電容值的柵極電容所形成的電容器相比，使用金屬層線路所形成的電容器可能要求更多裸片面積。雖然兩個相鄰層上的兩個并行線路可以用來實現(xiàn)電容器C7,但是本領域的技術人員將理解的是,這類金屬氧化物金屬(MOM)電容器可以使用多于兩層以及每層上的多于兩個相鄰線路來實現(xiàn)。
[0071]圖5A示出根據(jù)一個實施例的、包括GRS數(shù)據(jù)驅動器400的兩個實例的GRS傳送器550。如所示，GRS傳送器550接收與時鐘信號CLK同步的數(shù)據(jù)輸入信號DO和Dl。控制邏輯502接收信號DO、Dl以及CLK，并且作為響應，生成驅動器控制信號510和驅動器控制信號512。在一個實施例中，驅動器控制信號510包括用于GRS數(shù)據(jù)驅動器400的實例400 (O)的控制信號g40到g44，并且驅動器控制信號512包括用于GRS數(shù)據(jù)驅動器400的實例400(O的控制信號g40到g44。
[0072]在一個實施例中，當CLK處于邏輯I狀態(tài)中時，控制邏輯502將實例400 (O)配置為操作在預充電狀態(tài)中。如果DO處于邏輯O狀態(tài)中，那么實例400 (O)進入與對數(shù)據(jù)值O進行驅動相關聯(lián)的預充電狀態(tài)，如圖4B先前所示出的。在這里，生成驅動器控制信號510使得g40=l、g41=0、g42=l、g43=l以及g44=0。相反,如果DO處于邏輯I狀態(tài)中，那么實例400 (O)進入與對數(shù)據(jù)值I進行驅動相關聯(lián)的預充電狀態(tài)，如圖4C先前所示出的。在這里，生成驅動器控制信號510使得g40=l、g41=l、g42=0、g43=0以及g44=0。當CLK處于邏輯O狀態(tài)中時，控制邏輯502將實例400 (O)配置為操作在驅動狀態(tài)中，如圖4D先前所示出的。在這里，生成驅動器控制信號510使得g40=l、g41=l、g42=l、g43=0以及g44=l。
[0073]當CLK處于邏輯O狀態(tài)中時，控制邏輯502將實例400( I)配置為操作在預充電狀態(tài)中。如果Dl處于邏輯O狀態(tài)中，那么實例400 (I)進入與對數(shù)據(jù)值O進行驅動相關聯(lián)的預充電狀態(tài)，如圖4B先前所示出的。在這里，生成驅動器控制信號512使得g40=0、g41=0、g42=l、g43=l以及g44=0。相反，如果Dl處于邏輯I狀態(tài)中，那么實例400 (I)進入與對數(shù)據(jù)值I進行驅動相關聯(lián)的預充電狀態(tài)，如圖4C先前所示出的。在這里，生成驅動器控制信號512使得g40=l、g41=l、g42=0、g43=0以及g44=0。當CLK處于邏輯I狀態(tài)中時，控制邏輯502將實例400 (I)配置為操作在驅動狀態(tài)中，如圖4D先前所示出的。在這里，生成驅動器控制信號 510 使得 g40=l、g41=l、g42=l、g43=0 以及 g44=l。
[0074]每個實例400 (0),400 (I)耦連到共同的Vout416信號，其進一步耦連到墊520。在一個實施例中，Vout416通過電阻器RTx耦連到墊522。墊522耦連到與圖4A-4D中的GND相應的電路接地節(jié)點。
[0075]在一個實施例中，GRS傳送器550配置為替換圖1A的GRS傳送器110。在這里，墊520將Vout416耦連到信號線105，并且墊522將GND耦連到接地網(wǎng)絡107。在這類配置中，GRS接收器130接收來自GRS傳送器550的數(shù)據(jù)。在某些實施例中，GRS傳送器550包括圖3 的 GRS Tx322、GRSTx324、GRS Tx386 以及 GRS Τχ388。
[0076]圖5Β示出根據(jù)一個實施例的、用于GRS傳送器550的時序。如所示，當CLK處于邏輯O狀態(tài)中時，來自輸入DO的數(shù)據(jù)的一個位在時間k+Ι期間被傳送到Vout416，并且當CLK處于邏輯I狀態(tài)中時，來自輸入Dl的數(shù)據(jù)的一個位在時間k+2期間被傳送到Vout416。在一個實施例中，輸入DO和Dl同步到CLK的上升沿并且在CLK的上升沿上進行更新。在這類實施例中，響應于CLK的上升沿進入時間k，當輸入DO和Dl改變時，實例400 (I)處于數(shù)據(jù)驅動狀態(tài)中。當CLK的上升沿進入時間k時，實例400 (O)進入預充電狀態(tài)，從而采樣DO上的數(shù)據(jù)。當CLK的下降沿退出時間k并且進入時間k+Ι時，實例400 (O)進入數(shù)據(jù)驅動狀態(tài)并且將所采集的數(shù)據(jù)從DO驅動到Vout416上。當CLK的下降沿進入時間k+Ι時，實例400 (I)進入預充電狀態(tài)，從而采樣Dl上的數(shù)據(jù)。當CLK的上升沿退出時間k+Ι并且進入時間k+2時，實例400 (I)進入數(shù)據(jù)驅動狀態(tài)并且將所采集的數(shù)據(jù)從Dl驅動到Vout416上。以這種方式，包括DO和Dl的數(shù)據(jù)可使用具有常規(guī)單邊同步時序的常規(guī)邏輯呈現(xiàn)到GRS傳送器550，而GRS傳送器550對數(shù)據(jù)進行時間多路復用用于以雙倍數(shù)據(jù)速率的傳送。換句話說，在CLK的每個周期或循環(huán)中發(fā)生兩次數(shù)據(jù)轉移。在優(yōu)選實施例中，DO當CLK為低時被鎖存，以確保DO當被用來控制實例400 (O)的預充電時是穩(wěn)定的。類似地，Dl當CLK為高時被鎖存，以確保Dl當被用來控制實例400 (I)的預充電時是穩(wěn)定的。
[0077]在其他實施例中，包括GRS數(shù)據(jù)驅動器400的多于兩個實例的GRS傳送器配置為接收GRS數(shù)據(jù)驅動器400的每實例的數(shù)據(jù)位以及以相應較高的數(shù)據(jù)速率對數(shù)據(jù)進行時間多路復用。在這類實施例中，可能要求多個時鐘信號提供恰當時序用于預充電以及驅動數(shù)據(jù)以對數(shù)據(jù)進行時間多路復用。
[0078]圖5C示出根據(jù)一個實施例的、用于生成接地參考單端信號的方法560的流程圖。盡管結合圖4A-5B描述了方法560以實現(xiàn)輸入數(shù)據(jù)對輸出數(shù)據(jù)的2比I時間多路復用比，但是本領域的普通技術人員將理解的是，實施方法560的任何系統(tǒng)在本發(fā)明的實施例的范圍和精神內。
[0079]方法560開始于步驟565，其中第一數(shù)據(jù)驅動器諸如GRS數(shù)據(jù)驅動器400的實例400 (O)通過在第一時間k期間預充電第一電容器來米樣數(shù)據(jù)的第一位。第一電容器被充電以具有與用于數(shù)據(jù)的第一位的邏輯電平相應的極性。在步驟570，第二數(shù)據(jù)驅動器諸如GRS數(shù)據(jù)驅動器400的實例400 (I)通過在時間k+Ι期間預充電第二電容器來采樣數(shù)據(jù)的第二位。第二電容器被充電以具有與用于數(shù)據(jù)的第二位的邏輯電平的極性。
[0080]在步驟575，第一數(shù)據(jù)驅動器驅動輸出信號諸如圖4A-4D的Vout416或圖5A的Vout416,以通過在時間k+Ι期間將第一電容器耦連到輸出信號來反映數(shù)據(jù)的第一位。在這里，第一電容器耦連在接地網(wǎng)絡和輸出信號之間。在步驟565，基于用于數(shù)據(jù)的第一位的邏輯電平建立第一電容器上的電荷的極性。當稱連到輸出信號時，第一電容器因此反映用于數(shù)據(jù)的第一位的邏輯電平。
[0081]在步驟580，第二數(shù)據(jù)驅動器驅動輸出信號以通過在時間k+2期間將第二電容器耦連到輸出信號來反映數(shù)據(jù)的第二位。在這里，第二電容器耦連在接地網(wǎng)絡和輸出信號之間。在步驟570，基于用于數(shù)據(jù)的第二位的邏輯電平建立第二電容器上的電荷的極性。當耦連到輸出信號時，第二電容器因此反映用于數(shù)據(jù)的第二位的邏輯電平。方法560在驅動輸出信號以反映數(shù)據(jù)的第二位之后終止。
[0082]在其他實施例中，可以實現(xiàn)大于2的時間多路復用比并且可以提供至少一個附加的相位相關的時鐘以編排GRS數(shù)據(jù)驅動器400的多于三個實例的操作。
[0083]具有接地參考信令的封裝上系統(tǒng)
[0084]圖6A示出根據(jù)一個實施例的示例性封裝上系統(tǒng)600。如所示，封裝上系統(tǒng)600包括圖形處理單元(GPU)芯片610、中央處理單元(CPU)芯片620以及系統(tǒng)功能芯片諸如安裝在多芯片模塊封裝190內的外圍橋芯片630。本地GPU存儲器612安裝在多芯片模塊封裝190內并且耦連到GPU芯片610。本地GPU存儲器612可以包括一個或多個存儲器芯片，其可被制造為形成垂直的芯片疊芯片(chip-on-chip)堆棧。類似地,本地CPU存儲器622安裝在多芯片模塊封裝190內并且耦連到GPU620。本地CPU存儲器622可以包括一個或多個存儲器芯片，其可被制造為形成垂直的芯片疊芯片堆棧。
[0085]外圍橋芯片630可以耦連到調制調解器芯片632以及接口單元芯片634。在一個實施例中，外圍橋芯片630配置為實施為用于在數(shù)據(jù)CPU芯片620和調制解調器芯片632之間傳送數(shù)據(jù)的橋。類似地，外圍橋芯片630可配置為實施為用于在CPU芯片620和接口單元芯片634之間傳送數(shù)據(jù)的橋。在替代實施例中，調制解調器芯片632和/或接口單元芯片634可以直接連接到CPU。
[0086]信號處理芯片614可以包括在封裝上系統(tǒng)600內作為另一個系統(tǒng)功能芯片并且配置為提供高效、高性能的信號處理功能性。信號處理芯片614可配置為對任何形式的信號數(shù)據(jù)進行操作，所述信號數(shù)據(jù)包括一維信號和二維信號。編碼解碼器(CODEC)芯片624可以包括在封裝上系統(tǒng)600內作為又一個系統(tǒng)功能芯片并且配置為提供視頻、音頻或視頻和音頻二者的編碼和解碼操作。
[0087]在下面的描述的上下文中，GPU芯片610可以包括一個或多個圖形處理單元核心，其每個配置為執(zhí)行多個并發(fā)線程程序。在一個實施例中，GRS互連642將GPU芯片610耦連到本地GPU存儲器612，以及不同的GRS互連640將GPU芯片610耦連到CPU芯片620。在某些實施例中，GRS互連644將GPU芯片610耦連到信號處理芯片614，以及GRS互連648將GPU芯片610耦連到CODEC芯片624。在一個實施例中，GPU本地存儲器612包括DRAM存儲器芯片，每個DRAM存儲器芯片包括耦連到GRS互連642的GRS接口。在可替代實施例中，GPU本地存儲器612包括墊片接口芯片，其包括耦連在存儲器芯片和GRS互連642之間的GRS接口。例如，墊片接口芯片耦連到MCM封裝190以及耦連到一個或多個DRAM芯片的垂直堆棧，每個DRAM芯片配置為包括常規(guī)DRAM電氣接口。在一個實施例中，GRS互連640、642,644和648實現(xiàn)為MCM封裝190內的電氣線路。每個線路可包括附著到介電襯底的導電元件，所述介電襯底諸如MCM封裝190的有機、陶瓷或硅襯底層。每個電氣線路可配置為展示受控的電阻抗。在一些實施例中，GPU芯片610可以分成使用GRS接口彼此連接的數(shù)個芯片。
[0088]CPU芯片620可以包括一個或多個通用處理單元核心，每個通用處理單元核心配置為執(zhí)行至少一個指令流。在一個實施例中，GRS互連652將CPU芯片620耦連到本地CPU存儲器622，以及不同的GRS互連650將CPU芯片620耦連到外圍橋芯片630。此外，GRS互連658可將CPU芯片620耦連到信號處理芯片614，以及GRS互連654可將CPU芯片620耦連到CODEC芯片624。在一個實施例中，GRS互連650、652、654和658實現(xiàn)為MCM封裝190內的電氣線路。每個線路可包括附著到介電襯底的導電元件，所述介電襯底諸如MCM封裝190的有機、陶瓷或硅襯底層。每個電氣線路可配置為展示受控的電阻抗。
[0089]在一個實施例中，CPU本地存儲器622包括DRAM存儲器芯片，每個DRAM存儲器芯片包括耦連到GRS互連652的GRS接口。在可替代實施例中，CPU本地存儲器622包括墊片接口芯片，所述墊片接口芯片包括耦連在存儲器芯片和GRS互連652之間的GRS接口。例如，墊片接口芯片耦連到MCM封裝190以及耦連到一個或多個DRAM芯片的垂直堆棧，每個DRAM芯片配置為包括常規(guī)DRAM電氣接口。
[0090]調制解調器芯片632可配置為提供有線或無線網(wǎng)絡連通性到數(shù)字數(shù)據(jù)網(wǎng)絡，諸如射頻無線局域網(wǎng)(LAN)或無線蜂窩網(wǎng)絡。在一個實施例中，調制解調器芯片632實現(xiàn)IEEE標準802.11 (“WiFi”)無線LAN協(xié)議。在另一個實施例中，調制解調器芯片632實現(xiàn)長期演進(LTE/LTE-A)協(xié)議。接口單元634可以提供某些特定接口功能，諸如音頻再現(xiàn)或采樣、有線數(shù)字通信、模擬到數(shù)字信號轉換等等。有線數(shù)字通信可以實現(xiàn)但不限于一個或多個I2C端口、一個或多個PC1-express端口、一個或多個通用串行總線(USB)端口、一個或多個以太網(wǎng)端口、一個或多個串行高級技術附件(SATA)端口或其任何組合。接口單元634可以實現(xiàn)為分立的芯片或集成到另一個芯片諸如外圍橋芯片630中。在一個實施例中，互連662包括GRS互連。在某些實施例中，互連664包括GRS互連。
[0091 ] 根據(jù)對GRS互連的帶寬和時延要求，每個不同的GRS互連可以包括任意數(shù)目的GRS信號。例如，GRS互連642可以包括十六個GRS信道以支持高存儲器帶寬和低轉移時延，而GRS互連650可以包括一個GRS信道，其能夠為在CPU芯片620和與外圍橋芯片630相關聯(lián)的功能之間的數(shù)據(jù)轉移提供多于足夠的帶寬和時延。在某些實施例中，GRS互連中的一個或多個包括雙向數(shù)據(jù)信號以減少總信號計數(shù)。
[0092]不同配置的封裝上系統(tǒng)600可以包括不同代或不同配置的一個或多個構成芯片，每個構成芯片潛在地以不同的制作工藝來制造。在一個示例中，新一代的封裝上系統(tǒng)600可以設計為將GPU芯片610升級為新一代設備，而保留其他方面與前一代封裝上系統(tǒng)600同樣的設計。在一個示例中，在新近制造的封裝上系統(tǒng)600設備中，老一代GPU芯片610可以以新一代GPU芯片610替換。在另一個示例中，在新近制造的封裝上系統(tǒng)600設備中，老一代CODEC芯片624可以以新一代CODEC芯片624替換。在這里，新一代CODEC芯片624可提供較高性能、提供較好功率效率、提供對不可用于老一代設備中的附加特征或格式的支持、或者其任何組合。
[0093]雖然結合封裝上系統(tǒng)600示出了示例性互連拓撲，但是可以實現(xiàn)其他技術上可行的互連拓撲而不脫離本發(fā)明的范圍和精神。如所示，CPU芯片620耦連到GPU芯片610和外圍橋芯片630。如圖6A所示，CPU芯片620可以充當系統(tǒng)GPU芯片610和外圍橋芯片630之間的橋，其進一步充當調制解調器芯片632和CPU芯片620之間的橋。下文在圖6B和6C中示出了可替代拓撲。
[0094]圖6B示出根據(jù)一個實施例的、示例性封裝上系統(tǒng)600內的主要功能當中的全連接拓撲。如所示，全連接網(wǎng)絡將組成封裝上系統(tǒng)600的主要芯片耦連在一起，包括GPU芯片610、CPU芯片620、CODEC芯片624以及外圍橋芯片630。每個芯片包括全連接網(wǎng)絡內的節(jié)點，該全連接網(wǎng)絡包括每一對節(jié)點之間的直接連接。圖6B示出的連接中的一個或多個可以使用相應的GRS互連來實現(xiàn)。在一個實施例中，實施圖5C的方法560以生成在結合圖6B示出的連接中的一個或多個之上所傳送的GRS信號。非退化型全連接拓撲出現(xiàn)至少三個節(jié)點。某些實施例實現(xiàn)混合互連拓撲，附加的芯片借以可以耦連到全連接節(jié)點芯片中的一個。
[0095]圖6C示出根據(jù)一個實施例的、連接示例性封裝上系統(tǒng)600內的主要功能的基于集線器的拓撲。如所示，包括封裝上系統(tǒng)600內的GPU芯片610、CPU芯片620、CODEC芯片624以及外圍橋芯片630的客戶端芯片耦連到系統(tǒng)功能芯片，所述系統(tǒng)功能芯片諸如在每個客戶端芯片之間路由數(shù)據(jù)的集線器芯片690。在某些實施例中，本地GPU存儲器612可以耦連到集線器芯片690作為客戶端而不是耦連到GPU芯片610，并且本地CPU存儲器622可以耦連到集線器芯片690作為客戶端而不是耦連到CPU芯片620。圖6C示出的連接中的一個或多個可以使用相應的GRS互連來實現(xiàn)。在一個實施例中，實施圖5C的方法560以生成在結合圖6C示出的連接中的一個或多個之上所傳送的GRS信號。
[0096]在某些實施例中，啟動器電路(未示出)配置為生成被路由到目標電路的請求。請求可以包括將由目標電路所處理的讀請求、將由目標電路所處理的寫請求、將由目標電路所處理的命令或將由目標電路所處理的任何其他技術上可行的請求。例如，CPU芯片620內的啟動器電路可以生成訪問請求以讀取或寫入存儲在GPU芯片610內的數(shù)據(jù)。GPU芯片610內的目標電路可隨后處理訪問請求，通過如果訪問請求是讀請求則以所請求數(shù)據(jù)進行應答，或通過如果訪問請求是寫請求則將與訪問請求相關聯(lián)的數(shù)據(jù)寫到指定的位置。給定的訪問請求可以包括目標地址和相關聯(lián)的數(shù)據(jù)。如果訪問請求需要由系統(tǒng)功能芯片進行路由，那么訪問請求可由系統(tǒng)功能芯片所檢查以確定將訪問請求轉發(fā)到哪里，所述系統(tǒng)功能芯片諸如外圍橋芯片630或集線器芯片690。
[0097]在一個實施例中，訪問請求生成在啟動設備中以傳送到目標設備用于處理。訪問請求包括請求字段的集合，包括但不限于可以唯一地標識目標設備和目標設備內的特定地址的地址字段。訪問請求在GRS互連之上傳送到目標設備。與GRS互連相關聯(lián)的至少一個GRS傳送器配置為傳送包括訪問請求的序列化數(shù)據(jù)，直到訪問請求全部傳送到目標設備內的GRS接收器。該至少一個GRS傳送器可通過實現(xiàn)相應數(shù)目的GRS數(shù)據(jù)驅動器和恰當?shù)挠嫊r電路來實現(xiàn)兩個或更多個多路復用等級。該至少一個GRS傳送器可配置為實施方法560以生成組成序列化數(shù)據(jù)的各個位用于傳送到目標設備。圖1A-5B示出的示例性GRS傳送器實現(xiàn)2比I多路復用；然而，本領域技術人員將理解的是，可以類似地實現(xiàn)任意等級的多路復用而不脫離本發(fā)明的實施例的范圍和精神。目標設備可以對序列化位進行解序列化以構建訪問請求。如果目標設備配置為用作橋或集線器，那么訪問請求可以轉發(fā)到目的目標設備用于處理。
[0098]在一個實施例中，非暫時性計算機可讀介質配置為表示MCM封裝190的詳細設計，包括所有電氣連接。這類電氣連接包括設計為支持接地參考單端信號的電氣線路，包括但不限于GRS互連640、642、644、648、650、652、654和658。每個GRS互連可以包括連通性的抽象表示，諸如網(wǎng)表內所表示的連通性。各個線路可以表示為網(wǎng)表文件內的代碼。本領域技術人員將理解的是，許多網(wǎng)表格式是可用的，并且配置為表示封裝上系統(tǒng)600的任何技術上可行的非暫時性計算機可讀介質均在本發(fā)明的范圍和精神內。
[0099]圖7示出在其中可實現(xiàn)各先前實施例的各架構和/或功能性的示例性系統(tǒng)700。如所示，提供了系統(tǒng)700，其包括至少一個連接到通信總線702的中央處理器701。通信總線702可使用任何合適的協(xié)議來實現(xiàn)，諸如PCI (外圍部件互連)、PC1-Express、AGP (加速圖形端口)、超傳輸、或任何其他總線或點對點通信協(xié)議。系統(tǒng)700還包括主存儲器704。控制邏輯(軟件)和數(shù)據(jù)存儲在可采取隨機存取存儲器(RAM)形式的主存儲器704中。在一個實施例中，中央處理器701、圖形處理器706、配置為將中央處理器701和圖形處理器706互連的總線702的一部分、以及主存儲器704的至少一部分包括封裝上系統(tǒng)，諸如圖6A、6B和6C的封裝上系統(tǒng)600。
[0100]系統(tǒng)700還包括輸入設備712、圖形處理器706以及顯示器708，所述顯示器708即常規(guī)CRT (陰極射線管)、IXD (液晶顯示器)、LED (發(fā)光二極管)、等離子顯示器等等?？蓮妮斎朐O備712例如鍵盤、鼠標、觸摸板、擴音器等接收用戶輸入。在一個實施例中，圖形處理器706可包括多個著色器模塊、光柵化模塊等。前述模塊中的每一個實際上可布置于單個半導體平臺上以形成圖形處理單元(GPU)。
[0101]在本描述中，單個半導體平臺可以指單獨一個的基于半導體的集成電路或芯片。應注意的是，術語單個半導體平臺還可以指具有增強的連通性的多芯片模塊，其仿真片上操作，并通過利用常規(guī)中央處理單元(CPU)和總線實現(xiàn)方案做出實質的改進。當然，各模塊還可根據(jù)用戶的期望分開地或以半導體平臺的各種組合來布置。
[0102]系統(tǒng)700還可包括二級存儲710。二級存儲710包括例如硬盤驅動器和/或表示軟盤驅動器、磁帶驅動器、壓縮光盤驅動器、數(shù)字通用光盤(DVD)驅動器、記錄設備、通用串行總線(USB)閃存的可移動存儲驅動器?？梢苿哟鎯︱寗悠饕怨姆绞綇目梢苿哟鎯卧x取和/或寫入到可移動存儲單元。計算機程序或計算機控制邏輯算法可存儲在主存儲器704和/或二級存儲710中。這類計算機程序當被執(zhí)行時使得系統(tǒng)700能夠實施各種功能。主存儲器704、存儲710和/或任何其他存儲是計算機可讀介質的可能的示例。
[0103]在一個實施例中，可在以下內容的上下文中實現(xiàn)各先前示圖的架構和/或功能性:中央處理器701、圖形處理器706、能夠具有中央處理器701和圖形處理器706 二者的能力的至少一部分的集成電路(未示出)、芯片集(即設計為作為用于實施相關功能的單元來工作和出售的集成電路組等)和/或用于此的任何其他集成電路。
[0104]還有就是，可在以下內容的上下文中實現(xiàn)各先前示圖的架構和/或功能性:通用計算機系統(tǒng)、電路板系統(tǒng)、專用于娛樂目的的游戲機系統(tǒng)、特定于應用的系統(tǒng)和/或任何其他所期望的系統(tǒng)。例如，系統(tǒng)700可采取臺式計算機、膝上型計算機、服務器、工作站、游戲機、嵌入式系統(tǒng)和/或任何其他類型的邏輯的形式。還有就是，系統(tǒng)700可采取各種其他設備的形式，包括但不限于個人數(shù)字助理(PDA)設備、移動電話設備、電視機等。
[0105]進一步地，雖然未示出，但系統(tǒng)700可耦連到網(wǎng)絡(例如電信網(wǎng)絡、局域網(wǎng)(LAN)、無線網(wǎng)、諸如互聯(lián)網(wǎng)的廣域網(wǎng)(WAN)、對等網(wǎng)絡、電纜網(wǎng)絡等等)用于通信目的。
[0106]在一個實施例中，總線702內的某些信號實現(xiàn)為GRS信號,如以上圖1A-6C所描述的。
[0107]雖然上文已描述了各實施例，但應理解的是它們通過僅示例而非限制的方式加以呈現(xiàn)。因此，優(yōu)選實施例的寬度和范圍不應被上文所述的示例性實施例中的任何一個所限制，而應僅根據(jù)下面的權利要求和其等同物來加以限定。
【權利要求】
1.一種系統(tǒng)，包括: 第一處理器芯片，其配置為包括第一接地參考單端信令(GRS)接口電路； 系統(tǒng)功能芯片，其配置為包括第二 GRS接口電路；以及 多芯片模塊(MCM)封裝，其配置為包括所述第一處理器芯片以及所述系統(tǒng)功能芯片；以及 第一電氣線路集，其制作在所述MCM封裝內并配置為將所述第一 GRS接口電路耦連到所述第二 GRS接口電路。
2.根據(jù)權利要求1所述的系統(tǒng)，其中所述第一GRS接口電路包括: 第一 GRS驅動器電路，其配置為: 在第一預充電相位期間預充電第一電容器以存儲第一電荷；以及 在第一驅動相位期間基于所述第一電荷驅動相對于接地網(wǎng)絡的輸出信號； 第二 GRS驅動器電路，其配置為: 在第二預充電相位期間預充電第二電容器以存儲第二電荷；以及 在第二驅動相位期間基于所述第二電荷驅動相對于接地網(wǎng)絡的所述輸出信號；以及 接收器電路，其配置為將接地參考單端輸入信號轉譯成相應的邏輯信號， 其中所述第一電氣線路集包括所述輸入信號、所述輸出信號以及所述接地網(wǎng)絡。
3.根據(jù)權利要求1所述的系統(tǒng)，進一步包括: 第一存儲器子系統(tǒng)，其包括在所述MCM封裝中并配置為包括第三GRS接口電路； 第四GRS接口電路，其包括在所述第一處理器芯片內；以及 第二電氣線路集，其制作在所述MCM封裝內并配置為將所述第三GRS接口電路耦連到所述第四GRS接口電路。
4.根據(jù)權利要求3所述的系統(tǒng)，其中所述第一存儲器子系統(tǒng)包括至少兩個經堆疊的芯片。
5.根據(jù)權利要求1所述的系統(tǒng)，進一步包括: 第二處理器芯片，其包括在所述MCM封裝內并配置為包括第三GRS接口電路； 第四GRS接口電路，其包括在所述第一處理器芯片內；以及 第二電氣線路集，其制作在所述MCM封裝內并配置為將所述第三GRS接口電路耦連到所述第四GRS接口電路。
6.根據(jù)權利要求5所述的系統(tǒng)，進一步包括: 第一存儲器子系統(tǒng)，其包括在所述MCM封裝內并配置為包括第五GRS接口電路； 第六GRS接口電路，其包括在所述第二處理器芯片內；以及 第三電氣線路集，其制作在所述MCM封裝內并配置為將所述第五GRS接口電路耦連到所述第六GRS接口電路。
7.根據(jù)權利要求1所述的系統(tǒng)，進一步包括: 第二處理器芯片，其包括在所述MCM封裝內并配置為包括第三GRS接口電路； 第四GRS接口電路，其包括在所述系統(tǒng)功能芯片內；以及 第二電氣線路集，其制作在所述MCM封裝內并配置為將所述第三GRS接口電路耦連到所述第四GRS接口電路； 其中所述系統(tǒng)功能芯片配置為在所述第一處理器芯片和所述第二處理器芯片之間轉發(fā)數(shù)據(jù)。
8.根據(jù)權利要求7所述的系統(tǒng)，進一步包括: 第一存儲器子系統(tǒng)，其包括在所述MCM封裝內并配置為包括第五GRS接口電路； 第六GRS接口電路，其包括在所述系統(tǒng)功能芯片內；以及 第三電氣線路集，其制作在所述MCM封裝內并配置為將所述第五GRS接口電路和所述第六GRS接口電路耦連， 其中所述系統(tǒng)功能芯片配置為在所述第一存儲器子系統(tǒng)和至少所述第一處理器芯片或所述第二處理器芯片之間轉發(fā)數(shù)據(jù)。
9.根據(jù)權利要求5所述的系統(tǒng)，進一步包括: 第五GRS接口電路，其包括在所述第二處理器芯片內； 第六GRS接口電路，其包括在所述系統(tǒng)功能芯片內；以及 第三電氣線路集，其制作在所述MCM封裝內并配置為將所述第五GRS接口電路耦連到所述第六GRS接口電路， 其中所述第一處理器芯片配置為與所述第二處理器芯片和與所述系統(tǒng)功能芯片直接通信，所述第二處理器芯片配置為與所述第一處理器芯片和與所述系統(tǒng)功能芯片直接通信，以及所述系統(tǒng)功 能芯片配置為與所述第一處理器芯片和與所述第二處理器芯片直接通?目。
10.根據(jù)權利要求5所述的系統(tǒng)，其中所述第一處理器芯片和所述第二處理器芯片使用不同的制作工藝來制造。
11.根據(jù)權利要求1所述的系統(tǒng)，其中所述系統(tǒng)功能芯片包括編碼解碼器(CODEC)電路。
12.根據(jù)權利要求1所述的系統(tǒng)，其中所述系統(tǒng)功能芯片包括信號處理器電路。
13.根據(jù)權利要求1所述的系統(tǒng)，進一步包括調制解調器芯片，其包括在所述MCM封裝內并配置為與所述第一處理器芯片通信。
14.根據(jù)權利要求13所述的系統(tǒng)，其中所述調制解調器芯片通過所述系統(tǒng)功能芯片與所述第一處理器芯片通信。
15.根據(jù)權利要求13所述的系統(tǒng)，其中所述調制解調器芯片實現(xiàn)無線局域網(wǎng)調制解調器。
16.根據(jù)權利要求13所述的系統(tǒng)，其中所述第一處理器芯片和所述調制解調器芯片使用不同的制作工藝來制造。
17.根據(jù)權利要求1所述的系統(tǒng)，進一步包括接口單元芯片，其包括在所述MCM封裝內并配置為與所述第一處理器芯片通信。
18.根據(jù)權利要求1所述的系統(tǒng)，其中所述MCM封裝包括有機襯底或硅襯底。
19.一種非暫時性計算機可讀介質，包括: 表示第一電氣線路集的代碼，所述第一電氣線路集配置為將第一處理器芯片耦連到多芯片模塊(MCM)封裝內的系統(tǒng)功能芯片； 表示第二電氣線路集的代碼，所述第二電氣線路集配置為將所述第一處理器芯片耦連到所述MCM封裝內的第二處理器芯片； 表示第三電氣線路集的代碼，所述第三電氣線路集配置為將所述第一處理器芯片耦連到所述MCM封裝內的第一存儲器子系統(tǒng)；以及 表示第四電氣線路集的代碼，所述第四電氣線路集配置為將所述第二處理器芯片耦連到所述MCM封裝內的第二存儲器子系統(tǒng)， 其中所述第一電氣線路集、所述第二電氣線路集、所述第三電氣線路集以及所述第四電氣線路集包括接地參考單端信號線。
20.根據(jù)權利要求19所述的非暫時性計算機可讀介質，進一步包括: 表示第五電氣線路集的代碼，所述第五電氣線路集配置為將所述系統(tǒng)功能芯片耦連到所述MCM封裝內的調制解調器芯片。
21.—種用于在多芯片模塊(MCM)封裝內傳送數(shù)據(jù)的方法,包括: 在所述MCM封裝內的啟動器芯片內生成訪問請求用于傳送到所述MCM封裝內的目標芯片; 將所述訪問請求序列化以生成組成所述訪問請求的多個單獨位； 在第一預充電相位期間基于組成所述多個單獨位的第一位來預充電第一電容器； 在第二預充電相位期間基于組成所述多個單獨位的第二位來預充電第二電容器； 在第一驅動相位期間基于與所述第一電容器相關聯(lián)的電荷來傳送第一數(shù)據(jù)位； 在第二驅動相位期間基于與所述第二電容器相關聯(lián)的電荷來傳送第二數(shù)據(jù)位； 在所述目標芯片內接收所述第一數(shù)據(jù)位；以及 在所述目標芯片內接收所述第二數(shù)據(jù)位， 其中所述第一數(shù)據(jù)位和所述第二數(shù)據(jù)位通過制作在所述MCM封裝內的電氣線路集從所述啟動器芯片傳送到所述目標芯片。
22.根據(jù)權利要求21所述的方法，其中所述第一預充電相位及時與所述第二驅動相位交疊，并且其中所述第二預充電相位及時與所述第一驅動相位交疊。
23.根據(jù)權利要求21所述的方法，進一步包括: 基于與所述訪問請求相關聯(lián)的地址字段確定哪個設備是用于所述訪問請求的目的設備；以及 將所述訪問請求轉發(fā)到所述目的設備。
【文檔編號】G06F13/40GK104050129SQ201310741713
【公開日】2014年9月17日 申請日期:2013年12月27日 優(yōu)先權日:2013年3月15日
【發(fā)明者】威廉·J·達利, 約翰·W·波爾頓, 托馬斯·黑斯廷斯·格里爾三世, 布魯切克·庫都·海勒尼, 卡爾·托馬斯·格雷 申請人:輝達公司