數(shù)據(jù)儲(chǔ)存裝置及其數(shù)據(jù)寫(xiě)入方法
【專(zhuān)利摘要】一種數(shù)據(jù)儲(chǔ)存裝置及其數(shù)據(jù)寫(xiě)入方法，其中數(shù)據(jù)儲(chǔ)存裝置包括一非易失性存儲(chǔ)器單元及一控制單元，非易失性存儲(chǔ)器單元包括至少一第一存儲(chǔ)器芯片及一第二存儲(chǔ)器芯片，第一存儲(chǔ)器芯片至少包括一第一存儲(chǔ)器區(qū)塊以及一第二存儲(chǔ)器區(qū)塊，第二存儲(chǔ)器芯片至少包括一第三存儲(chǔ)器區(qū)塊以及一第四存儲(chǔ)器區(qū)塊，控制單元將來(lái)自主機(jī)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至非易失性存儲(chǔ)器單元的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊，并將第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)復(fù)制至非易失性存儲(chǔ)器單元的第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊。
【專(zhuān)利說(shuō)明】數(shù)據(jù)儲(chǔ)存裝置及其數(shù)據(jù)寫(xiě)入方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)據(jù)儲(chǔ)存技術(shù)，特別是涉及一種數(shù)據(jù)儲(chǔ)存裝置及其數(shù)據(jù)寫(xiě)入方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的進(jìn)步，存儲(chǔ)器的容量已大幅提升，其單價(jià)則相對(duì)降低。其中，快閃存儲(chǔ)器(Flash Memory )因具有非易失性、省電、體積小與無(wú)機(jī)械結(jié)構(gòu)等的特性，特別適合使用于便攜式電子產(chǎn)品，因此近年來(lái)也發(fā)展出一種使用與非門(mén)(NAND)快閃存儲(chǔ)器做為數(shù)據(jù)儲(chǔ)存媒介的固態(tài)儲(chǔ)存裝置(Solid State Disk，SSD)。固態(tài)儲(chǔ)存裝置的特別之處在于利用快閃存儲(chǔ)器的特性來(lái)取代傳統(tǒng)儲(chǔ)存裝置的機(jī)械結(jié)構(gòu)，藉由區(qū)塊寫(xiě)入和擦除的方式進(jìn)行數(shù)據(jù)存取，因此可大幅提升儲(chǔ)存裝置的讀寫(xiě)效率，與傳統(tǒng)的儲(chǔ)存裝置相較，具有低耗電、耐震、穩(wěn)定性高、耐低溫等優(yōu)點(diǎn)。
[0003]NAND快閃存儲(chǔ)器可分為單層存儲(chǔ)單元(Single Level Cell，SLC)NAND快閃存儲(chǔ)器與多層存儲(chǔ)單元(Multi Level Cell，MLC) NAND快閃存儲(chǔ)器。其中，SLC NAND快閃存儲(chǔ)器使用一組高低電壓以區(qū)分出兩種電荷值(包括0、1)，而MLC NAND快閃存儲(chǔ)器則采用較高的電壓驅(qū)動(dòng)，并通過(guò)不同級(jí)別的電壓記錄兩位的信息(包括00、O1、11、10 )，因此MLC NAND快閃存儲(chǔ)器數(shù)據(jù)記錄的密度會(huì)比SLC NAND快閃存儲(chǔ)器多一倍。
[0004]在SLC NAND快閃存儲(chǔ)器中，每次寫(xiě)入數(shù)據(jù)至頁(yè)面時(shí)能對(duì)此頁(yè)面進(jìn)行多次的編程，因此在SLC NAND快閃存儲(chǔ)器中每次編程的數(shù)據(jù)量可小于一個(gè)頁(yè)面。然而，在MLC NAND快閃存儲(chǔ)器中每次寫(xiě)入數(shù)據(jù)至頁(yè)時(shí)僅能對(duì)此頁(yè)編程I次，因此在MLC NAND型快閃存儲(chǔ)器中會(huì)以一個(gè)頁(yè)的數(shù)據(jù)量為單位進(jìn)行編程。
[0005]此外，MLC NAND快閃存儲(chǔ)器包括多個(gè)實(shí)體區(qū)塊(block)，每個(gè)實(shí)體區(qū)塊又包括多個(gè)實(shí)體頁(yè)(page)。在MLC區(qū)塊中寫(xiě)入數(shù)據(jù)需依照其頁(yè)面順序依序?qū)懭搿個(gè)MLC實(shí)體頁(yè)可以寫(xiě)入2個(gè)頁(yè)數(shù)據(jù)，其中寫(xiě)入同一個(gè)MLC實(shí)體頁(yè)的這二個(gè)頁(yè)數(shù)據(jù)被稱(chēng)為配對(duì)頁(yè)。假設(shè)在配對(duì)頁(yè)中的第一個(gè)頁(yè)數(shù)據(jù)寫(xiě)入MLC實(shí)體頁(yè)后，而且在配對(duì)頁(yè)中的第二個(gè)頁(yè)數(shù)據(jù)尚未完成寫(xiě)入前，MLC快閃存儲(chǔ)器發(fā)生了斷電事件(或其他不可預(yù)期的干擾事件)而中斷了所述第二個(gè)頁(yè)數(shù)據(jù)的寫(xiě)入操作。在重新上電后，配對(duì)頁(yè)中的所述第二個(gè)頁(yè)數(shù)據(jù)會(huì)再一次被寫(xiě)入所述MLC實(shí)體頁(yè)。然而，重復(fù)對(duì)所述MLC實(shí)體頁(yè)寫(xiě)入所述第二個(gè)頁(yè)數(shù)據(jù)除了會(huì)使所述第二個(gè)頁(yè)數(shù)據(jù)發(fā)生數(shù)據(jù)錯(cuò)誤外，還會(huì)造成所述MLC實(shí)體頁(yè)中的所述第一個(gè)頁(yè)數(shù)據(jù)佚失。因此，傳統(tǒng)MLC快閃存儲(chǔ)器會(huì)因?yàn)榘l(fā)生斷電事件而可能造成數(shù)據(jù)錯(cuò)誤/佚失。
【發(fā)明內(nèi)容】
[0006]本發(fā)明提供一種數(shù)據(jù)儲(chǔ)存裝置及其數(shù)據(jù)寫(xiě)入方法，可在寫(xiě)入數(shù)據(jù)時(shí)避免因斷電或其他事件而造成數(shù)據(jù)錯(cuò)誤/佚失。
[0007]本發(fā)明的數(shù)據(jù)儲(chǔ)存裝置，包括非易失性存儲(chǔ)器單元以及控制單元。其中非易失性存儲(chǔ)器單元包括至少第一存儲(chǔ)器芯片及第二存儲(chǔ)器芯片，第一存儲(chǔ)器芯片包括至少第一存儲(chǔ)器區(qū)塊以及第二存儲(chǔ)器區(qū)塊，第二存儲(chǔ)器芯片包括至少第三存儲(chǔ)器區(qū)塊以及第四存儲(chǔ)器區(qū)塊?？刂茊卧罱臃且资源鎯?chǔ)器單元，其中控制單元將來(lái)自數(shù)據(jù)儲(chǔ)存裝置外部的主機(jī)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊，以及將第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊。
[0008]本發(fā)明的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫(xiě)入方法包括下列步驟。將來(lái)自數(shù)據(jù)儲(chǔ)存裝置外部的主機(jī)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊。將第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊。
[0009]基于上述，藉由將來(lái)自主機(jī)的多筆儲(chǔ)存數(shù)據(jù)并行地儲(chǔ)存至不同的存儲(chǔ)器芯片(第一 /第三存儲(chǔ)器區(qū)塊)，并將這些儲(chǔ)存數(shù)據(jù)于各個(gè)存儲(chǔ)器芯片內(nèi)并行地做復(fù)制(第二 /第四存儲(chǔ)器區(qū)塊)，以達(dá)到避免數(shù)據(jù)寫(xiě)入多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊時(shí)因斷電造成數(shù)據(jù)錯(cuò)誤/佚失的情形。籍由同時(shí)地存取多通道的數(shù)據(jù)儲(chǔ)存裝置中各存儲(chǔ)器芯片中性質(zhì)相同的存儲(chǔ)器區(qū)塊(SLC區(qū)塊或MLC區(qū)塊)，以加快儲(chǔ)存數(shù)據(jù)的儲(chǔ)存速度。
[0010]為使本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并結(jié)合附圖詳細(xì)說(shuō)明如下。
【專(zhuān)利附圖】
【附圖說(shuō)明】
[0011]圖1~圖5示出了本發(fā)明實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖。
[0012]圖6~圖9示出了本發(fā)明實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫(xiě)入方法的步驟示意圖。
[0013]附圖符號(hào)說(shuō)明
[0014]100:數(shù)據(jù)儲(chǔ)存裝置
[0015]102:非易失性存儲(chǔ)器單元
[0016]104:控制單元
[0017]Dl~Dn:存儲(chǔ)器芯片
[0018]BI~B2n:存儲(chǔ)器區(qū)塊
[0019]SLC:單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊
[0020]MLC:多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊
[0021]Al~A4:地址區(qū)段
[0022]A~H、A’~D’:頁(yè)數(shù)據(jù)
[0023]S602 ~S604、S702 ~S706、S802 ~S810、S902 ~S910:數(shù)據(jù)寫(xiě)入
【具體實(shí)施方式】
[0024]〔第一實(shí)施例〕
[0025]圖1示出了本發(fā)明一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖。請(qǐng)參照?qǐng)D1，數(shù)據(jù)儲(chǔ)存裝置100包括非易失性存儲(chǔ)器單元102與控制單元104，非易失性存儲(chǔ)器單元102耦接控制單元104。如圖1所示，非易失性存儲(chǔ)器單元102可例如包括多個(gè)存儲(chǔ)器芯片Dl~Dn，其中n為正整數(shù)?？刂茊卧?04可以對(duì)存儲(chǔ)器芯片Dl~Dn進(jìn)行多通道(mult1-channel)存取。各個(gè)存儲(chǔ)器芯片Dl~Dn中的第一存儲(chǔ)器芯片Dl包括但不限于第一存儲(chǔ)器區(qū)塊BI與第二存儲(chǔ)器區(qū)塊B2，第二存儲(chǔ)器芯片D2包括第三存儲(chǔ)器區(qū)塊B3與第四存儲(chǔ)器區(qū)塊B4……，第n存儲(chǔ)器芯片Dn包括第(2n-l)存儲(chǔ)器區(qū)塊B(2n_l)與 第2n存儲(chǔ)器區(qū)塊B2n。以下以非易失性存儲(chǔ)器單元102包括2個(gè)存儲(chǔ)器芯片Dl和D2來(lái)說(shuō)明，但本發(fā)明不限于此?？刂茊卧?04可先將來(lái)自該數(shù)據(jù)儲(chǔ)存裝置100外部的主機(jī)(未繪示)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)分別儲(chǔ)存至第一存儲(chǔ)器區(qū)塊BI及第三存儲(chǔ)器區(qū)塊B3，然后再將第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)分別復(fù)制至第二存儲(chǔ)器區(qū)塊B2及該第四存儲(chǔ)器區(qū)塊B4。第一和第二儲(chǔ)存數(shù)據(jù)的存儲(chǔ)和復(fù)制操作可并行地在第一和第二存儲(chǔ)器芯片Dl和D2中進(jìn)行，也可按照主機(jī)發(fā)送第一和第二儲(chǔ)存數(shù)據(jù)的順序依序地在第一和第二存儲(chǔ)器芯片Dl和D2中進(jìn)行。藉由重復(fù)寫(xiě)入儲(chǔ)存數(shù)據(jù)至非易失性存儲(chǔ)器單元102的各存儲(chǔ)器芯片的不同性質(zhì)的存儲(chǔ)器區(qū)塊，即可避免儲(chǔ)存數(shù)據(jù)寫(xiě)入時(shí)發(fā)生斷電而造成數(shù)據(jù)錯(cuò)誤/佚失的情形。
[0026]詳細(xì)來(lái)說(shuō)，在本實(shí)施例中，第一存儲(chǔ)器區(qū)塊B1、第三存儲(chǔ)器區(qū)塊B3…第(2n_l)存儲(chǔ)器區(qū)塊B(2n-l)均為單層存儲(chǔ)單元(Single Level Cell，SLC)快閃存儲(chǔ)器區(qū)塊，第二存儲(chǔ)器區(qū)塊B2、第四存儲(chǔ)器區(qū)塊B4…第2n存儲(chǔ)器區(qū)塊B2n均為多層存儲(chǔ)單元(Mult1-LevelCell，MLC)快閃 存儲(chǔ)器區(qū)塊?？刂茊卧?04于接收到主機(jī)的多筆儲(chǔ)存數(shù)據(jù)(例如前述的第一及第二儲(chǔ)存數(shù)據(jù))后，可先將多筆儲(chǔ)存數(shù)據(jù)儲(chǔ)存至各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中(亦即第一存儲(chǔ)器區(qū)塊B1、第三存儲(chǔ)器區(qū)塊B3…第(2n-l)存儲(chǔ)器區(qū)塊B(2n_l))，然后再將這些多筆儲(chǔ)存數(shù)據(jù)復(fù)制至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中(亦即第二存儲(chǔ)器區(qū)塊B2、第四存儲(chǔ)器區(qū)塊B4…第2n存儲(chǔ)器區(qū)塊B2n)。此多筆儲(chǔ)存數(shù)據(jù)的存儲(chǔ)和復(fù)制操作可并行地在各個(gè)存儲(chǔ)器芯片中進(jìn)行，也可按照主機(jī)發(fā)送這些儲(chǔ)存數(shù)據(jù)的順序依序地在各個(gè)存儲(chǔ)器芯片中進(jìn)行。在一實(shí)施例中，如圖1所示，控制單元104可在將第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)分別儲(chǔ)存至第一存儲(chǔ)器區(qū)塊BI的第一地址區(qū)段Al及第三存儲(chǔ)器區(qū)塊B3的第二地址區(qū)段A2后，再將來(lái)自該主機(jī)的一第三儲(chǔ)存數(shù)據(jù)和一第四儲(chǔ)存數(shù)據(jù)分別儲(chǔ)存至該第一存儲(chǔ)器區(qū)塊BI的第三地址區(qū)段A3及第三存儲(chǔ)器區(qū)塊B3的第四地址區(qū)段A4，之后控制單元104再將位于第一地址區(qū)段Al的第一儲(chǔ)存數(shù)據(jù)與位于第三地址區(qū)段A3的第三儲(chǔ)存數(shù)據(jù)復(fù)制至第二存儲(chǔ)器區(qū)塊B2中，同時(shí)控制單元104也將位于第二地址區(qū)段A2的第二儲(chǔ)存數(shù)據(jù)與位于第四地址區(qū)段A4的第四儲(chǔ)存數(shù)據(jù)復(fù)制至第四存儲(chǔ)器區(qū)塊B4中。在本實(shí)施例中，前述「復(fù)制」操作可于當(dāng)前被存取的SLC存儲(chǔ)器區(qū)塊(亦即第一存儲(chǔ)器區(qū)塊B1、第三存儲(chǔ)器區(qū)塊B3…第(2n-l)存儲(chǔ)器區(qū)塊B (2n-l))被寫(xiě)入固定數(shù)據(jù)量(如述的2個(gè)地址區(qū)段的數(shù)據(jù)量)后進(jìn)行，在其它實(shí)施例中，「復(fù)制」操作也可于當(dāng)前被存取的SLC存儲(chǔ)器區(qū)塊寫(xiě)滿(mǎn)或者一定數(shù)量的SLC存儲(chǔ)器區(qū)塊被寫(xiě)滿(mǎn)后進(jìn)行。前述「復(fù)制」操作可以是數(shù)據(jù)的合并(merge)操作。
[0027]在本實(shí)施例中，多筆儲(chǔ)存數(shù)據(jù)先寫(xiě)入各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一存儲(chǔ)器區(qū)塊BI和第三存儲(chǔ)器區(qū)塊B3)中，由于單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的存取速度快于多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，因此數(shù)據(jù)的寫(xiě)入速度得以加快。同時(shí)，由于本發(fā)明籍由對(duì)多個(gè)存儲(chǔ)器芯片Dl~Dn進(jìn)行多通道(mult1-channel)存取,進(jìn)一步加快了寫(xiě)入速度。
[0028]圖2示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖，請(qǐng)參照?qǐng)D2。圖2示出圖1的數(shù)據(jù)儲(chǔ)存裝置100將儲(chǔ)存在各存儲(chǔ)器芯片Dl~Dn的各單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的儲(chǔ)存數(shù)據(jù)復(fù)制至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的情形。同樣以非易失性存儲(chǔ)器單元102包括2個(gè)存儲(chǔ)器芯片Dl和D2為例來(lái)說(shuō)明，控制單元104于進(jìn)行「復(fù)制」操作時(shí)，將位于第一地址區(qū)段Al的第一儲(chǔ)存數(shù)據(jù)與位于第三地址區(qū)段A3的該第三儲(chǔ)存數(shù)據(jù)合并至第二存儲(chǔ)器區(qū)塊B2的第五地址區(qū)段A5中，同時(shí)控制單元104也將位于第二地址區(qū)段A2的第二儲(chǔ)存數(shù)據(jù)與位于第四地址區(qū)段A4的第四儲(chǔ)存數(shù)據(jù)合并至第四存儲(chǔ)器區(qū)塊B4的第六地址區(qū)段A6中。由于多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即第二存儲(chǔ)器區(qū)塊B2、第四存儲(chǔ)器區(qū)塊B4…第2n存儲(chǔ)器區(qū)塊B2n)可儲(chǔ)存的數(shù)據(jù)密度會(huì)比單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即第一存儲(chǔ)器區(qū)塊B1、第三存儲(chǔ)器區(qū)塊B3…第(2n-l)存儲(chǔ)器區(qū)塊B(2n-1))多一倍，因此第二存儲(chǔ)器區(qū)塊B2和第四存儲(chǔ)器區(qū)塊B4復(fù)制儲(chǔ)存數(shù)據(jù)所需使用到的頁(yè)數(shù)僅需第一存儲(chǔ)器區(qū)塊BI和第三存儲(chǔ)器區(qū)塊B3所使用的頁(yè)數(shù)的一半。[0029]在位于第一地址區(qū)段Al與第三地址區(qū)段A3的儲(chǔ)存數(shù)據(jù)復(fù)制至第二存儲(chǔ)器區(qū)塊B2后，以及位于第二地址區(qū)段A2與第四地址區(qū)段A4的儲(chǔ)存數(shù)據(jù)復(fù)制至第四存儲(chǔ)器區(qū)塊B4后，位于第一地址區(qū)段Al與第三地址區(qū)段A3的儲(chǔ)存數(shù)據(jù)以及位于第二地址區(qū)段A2與第四地址區(qū)段A4的儲(chǔ)存數(shù)據(jù)成為無(wú)效(invalid)數(shù)據(jù)(如圖2所示的斜線部份)，控制單元104可擦除第一存儲(chǔ)器區(qū)塊BI中位于第一地址區(qū)段Al與第三地址區(qū)段A3的儲(chǔ)存數(shù)據(jù)以及第三存儲(chǔ)器區(qū)塊B3中位于第二地址區(qū)段A2與第四地址區(qū)段A4的儲(chǔ)存數(shù)據(jù)。在部分實(shí)施例中，亦可等到第一 /三存儲(chǔ)器區(qū)塊B1/B3所儲(chǔ)存的數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)據(jù)量時(shí)才擦除第一 /三存儲(chǔ)器區(qū)塊B1/B3中已被復(fù)制的數(shù)據(jù)。
[0030]值得注意的是，本實(shí)施例雖以多通道的方式同時(shí)對(duì)多個(gè)存儲(chǔ)器芯片進(jìn)行寫(xiě)入動(dòng)作為例進(jìn)行說(shuō)明，然在部分實(shí)施例中，非易失性存儲(chǔ)器單元102亦可僅包括一個(gè)存儲(chǔ)器芯片，此外，各個(gè)存儲(chǔ)器芯片亦不限于僅包括一個(gè)第一存儲(chǔ)器區(qū)塊BI與一個(gè)第二存儲(chǔ)器區(qū)塊B2。此外，上述第一地址區(qū)段Al與第二地址區(qū)段A2所儲(chǔ)存的數(shù)據(jù)量可依實(shí)際應(yīng)用情形設(shè)定，在部分實(shí)施例中第一地址區(qū)段Al與第二地址區(qū)段A2所儲(chǔ)存的數(shù)據(jù)量亦可對(duì)應(yīng)到多個(gè)SLC存儲(chǔ)器區(qū)塊。
[0031]由于單層存儲(chǔ)單元快閃存儲(chǔ)器的物理特性，對(duì)單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊進(jìn)行寫(xiě)入時(shí)并不會(huì)有因斷電而產(chǎn)生數(shù)據(jù)錯(cuò)誤/佚失的情形，因此藉由在存儲(chǔ)器芯片中劃分出少部分的存儲(chǔ)器做為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，并先將欲儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的儲(chǔ)存數(shù)據(jù)先儲(chǔ)存至單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，然后再儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，如此即使在對(duì)多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊進(jìn)行寫(xiě)入時(shí)發(fā)生斷電的情形，復(fù)電后仍可自單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中再取得未寫(xiě)入完成的儲(chǔ)存數(shù)據(jù)，因此可避免儲(chǔ)存數(shù)據(jù)因斷電而發(fā)生數(shù)據(jù)錯(cuò)誤/佚失的情形。
[0032]〔第二實(shí)施例〕
[0033]圖3示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖，請(qǐng)參照?qǐng)D3。數(shù)據(jù)儲(chǔ)存裝置300與圖1的數(shù)據(jù)儲(chǔ)存裝置100相同標(biāo)號(hào)的元件的名稱(chēng)與功能均相同，在此不再贅述。圖3與圖1實(shí)施例的不同之處在于，在本實(shí)施例中，假設(shè)第一存儲(chǔ)器區(qū)塊B1、第三存儲(chǔ)器區(qū)塊B3…第(2n-l)存儲(chǔ)器區(qū)塊B(2n-1)均為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，第二存儲(chǔ)器區(qū)塊B2、第四存儲(chǔ)器區(qū)塊B4…第2n存儲(chǔ)器區(qū)塊B2n均為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。如前所述，多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)是以配對(duì)頁(yè)(Paired Pages)的形式儲(chǔ)存，即一最低有效位(Least Significant Bit, LSB)頁(yè)數(shù)據(jù)會(huì)與一最高有效位(Most SignificantBit，MSB)頁(yè)數(shù)據(jù)對(duì)應(yīng)儲(chǔ)存。上述的多筆儲(chǔ)存數(shù)據(jù)(以下以前述的第一及第二儲(chǔ)存數(shù)據(jù)為例說(shuō)明)可能是LSB頁(yè)數(shù)據(jù)也可能是MSB頁(yè)數(shù)據(jù)。控制單元104接收到主機(jī)的第一及第二儲(chǔ)存數(shù)據(jù)后將判斷寫(xiě)入非易失性存儲(chǔ)器單元102的第一及第二儲(chǔ)存數(shù)據(jù)是否為L(zhǎng)SB頁(yè)數(shù)據(jù)，若第一及第二儲(chǔ)存數(shù)據(jù)為L(zhǎng)SB頁(yè)數(shù)據(jù)，控制單元104并行地將各LSB頁(yè)數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)分別寫(xiě)入不同的存儲(chǔ)器芯片(如Dl和D2)的多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即第一存儲(chǔ)器區(qū)塊BI和第三存儲(chǔ)器區(qū)塊B3)中，并且將各LSB頁(yè)數(shù)據(jù)分別復(fù)制至存儲(chǔ)器芯片Dl和D2的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即第二存儲(chǔ)器區(qū)塊B2和第四存儲(chǔ)器區(qū)塊B4)中。相反地，若第一及第二儲(chǔ)存數(shù)據(jù)為MSB頁(yè)數(shù)據(jù)，則控制單元104并行地將各MSB頁(yè)數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)分別寫(xiě)入不同的存儲(chǔ)器芯片(如Dl和D2)中而不進(jìn)行復(fù)制的動(dòng)作。
[0034]舉例來(lái)說(shuō)，圖4示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖。假設(shè)在圖3實(shí)施例中有4個(gè)存儲(chǔ)器芯片(亦即n=4)，主機(jī)先依序發(fā)送LSB頁(yè)數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)，包括頁(yè)數(shù)據(jù)A?D，后來(lái)主機(jī)又依序發(fā)送與頁(yè)數(shù)據(jù)A?D配對(duì)的MSB頁(yè)數(shù)據(jù)，包括頁(yè)數(shù)據(jù)E?H。此外在本實(shí)施例中頁(yè)數(shù)據(jù)A’、B’、C’、D’為頁(yè)數(shù)據(jù)A、B、C、D的復(fù)制數(shù)據(jù)，控制單元104可先并行地將頁(yè)數(shù)據(jù)A、B、C、D儲(chǔ)存至各存儲(chǔ)器芯片Dl?D4的多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B1、B3、B5和B7)中，當(dāng)控制單元104判斷出儲(chǔ)存數(shù)據(jù)為L(zhǎng)SB頁(yè)數(shù)據(jù)(亦即頁(yè)數(shù)據(jù)A?D)時(shí)，隨即還將頁(yè)數(shù)據(jù)A’、B’、C’、D’復(fù)制至各存儲(chǔ)器芯片Dl?D4的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B2、B4、B6和B8)中，即是說(shuō)，當(dāng)判斷到一儲(chǔ)存數(shù)據(jù)為L(zhǎng)SB頁(yè)數(shù)據(jù)時(shí)，控制單元104會(huì)將該儲(chǔ)存數(shù)據(jù)在MLC區(qū)域和SLC區(qū)域各寫(xiě)一次以做備份。隨后當(dāng)主機(jī)依序發(fā)送與頁(yè)數(shù)據(jù)A?D配對(duì)的MSB頁(yè)數(shù)據(jù)E?H時(shí)，控制單元104判斷出儲(chǔ)存數(shù)據(jù)為MSB頁(yè)數(shù)據(jù)(亦即頁(yè)數(shù)據(jù)E?H)，則控制單元104分別將MSB頁(yè)數(shù)據(jù)的頁(yè)數(shù)據(jù)E?H分別儲(chǔ)存至具有與頁(yè)數(shù)據(jù)E?H配對(duì)的頁(yè)數(shù)據(jù)(亦即頁(yè)數(shù)據(jù)A?D)的各存儲(chǔ)器芯片中，其中頁(yè)數(shù)據(jù)E?H為儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B1、B3、B5和B7)中。此外，當(dāng)與單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B2、B4、B6和B8)中的LSB頁(yè)數(shù)據(jù)配對(duì)的MSB頁(yè)數(shù)據(jù)(頁(yè)數(shù)據(jù)E?H)都被儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B1、B3、B5和B7)中之后，單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)(頁(yè)數(shù)據(jù)A’?D’ )即成為無(wú)效(invalid)數(shù)據(jù)而可以擦除。在某些實(shí)施例中，控制單元104還每隔一預(yù)設(shè)時(shí)間擦除各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B2、B4、B6和B8)中的無(wú)效數(shù)據(jù)，或當(dāng)存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)據(jù)量時(shí)再擦除。
[0035]如此藉由將LSB頁(yè)數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)復(fù)制至單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，利用單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的寫(xiě)入不受斷電影響而產(chǎn)生寫(xiě)入數(shù)據(jù)錯(cuò)誤/佚失的特性，即可避免儲(chǔ)存數(shù)據(jù)因斷電而發(fā)生數(shù)據(jù)錯(cuò)誤/佚失的情形。且由于單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的寫(xiě)入速度較多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的寫(xiě)入速度快，本實(shí)施例藉由先同時(shí)寫(xiě)入LSB頁(yè)數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，然后再同時(shí)備份LSB頁(yè)數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)至單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。如此可避免同時(shí)對(duì)多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊與單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊進(jìn)行寫(xiě)入，而使單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的存儲(chǔ)器芯片須等待多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的存儲(chǔ)器芯片完成寫(xiě)入后才能進(jìn)行下一次的寫(xiě)入動(dòng)作的情形發(fā)生，因而可提高儲(chǔ)存數(shù)據(jù)的儲(chǔ)存速度。
[0036]〔第三實(shí)施例〕
[0037]請(qǐng)參照?qǐng)D5，本實(shí)施例假設(shè)第一和第三存儲(chǔ)器區(qū)塊BI和B3為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，第二和第四存儲(chǔ)器區(qū)塊B2和B4為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，且儲(chǔ)存數(shù)據(jù)亦包括LSB頁(yè)數(shù)據(jù)與MSB頁(yè)數(shù)據(jù)，LSB頁(yè)數(shù)據(jù)與MSB頁(yè)數(shù)據(jù)構(gòu)成配對(duì)頁(yè)儲(chǔ)存于多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊區(qū)域。控制單元104先將第一及第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一及第三存儲(chǔ)器區(qū)塊B1、B3)中，本實(shí)施例與第二實(shí)施例的不同之處在于，在本實(shí)施例中，控制單元104在判斷寫(xiě)入非易失性存儲(chǔ)器單元102的第一及第二儲(chǔ)存數(shù)據(jù)為L(zhǎng)SB頁(yè)數(shù)據(jù)，且控制單元104又判斷出隨后來(lái)自主機(jī)的第三及第四儲(chǔ)存數(shù)據(jù)為與LSB頁(yè)數(shù)據(jù)(第一及第二儲(chǔ)存數(shù)據(jù))配對(duì)的MSB頁(yè)數(shù)據(jù)時(shí)，控制單元104首先將原先儲(chǔ)存在各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一及第三存儲(chǔ)器區(qū)塊B1、B3)中對(duì)應(yīng)該MSB頁(yè)數(shù)據(jù)的LSB頁(yè)數(shù)據(jù)復(fù)制至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第二及第四存儲(chǔ)器區(qū)塊B2、B4)，再將MSB頁(yè)數(shù)據(jù)(第三及第四儲(chǔ)存數(shù)據(jù))也儲(chǔ)存至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第二及第四存儲(chǔ)器區(qū)塊B2、B4)中。此外，當(dāng)單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一及第三存儲(chǔ)器區(qū)塊B1、B3)中的數(shù)據(jù)都被復(fù)制到多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第二及第四存儲(chǔ)器區(qū)塊B2、B4)中之后，單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)即成為無(wú)效(invalid)數(shù)據(jù)而可以擦除。在某些實(shí)施例中，控制單元104還每隔一預(yù)設(shè)時(shí)間擦除各存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(如第一及第三存儲(chǔ)器區(qū)塊B1、B3)中的無(wú)效數(shù)據(jù)，或當(dāng)存儲(chǔ)器芯片的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)據(jù)量時(shí)再擦除，以確保單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊有足夠的空間進(jìn)行儲(chǔ)存數(shù)據(jù)的備份。
[0038]舉例來(lái)說(shuō)，圖5示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的示意圖。假設(shè)在圖5實(shí)施例中有4個(gè)存儲(chǔ)器芯片(亦即n=4)，主機(jī)先依序發(fā)送LSB頁(yè)數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)，包括頁(yè)數(shù)據(jù)A?D，后來(lái)主機(jī)又依序發(fā)送與頁(yè)數(shù)據(jù)A?D配對(duì)的MSB頁(yè)數(shù)據(jù)為頁(yè)數(shù)據(jù)E?H。在本實(shí)施例中頁(yè)數(shù)據(jù)A’、B’、C’、D’為頁(yè)數(shù)據(jù)A、B、C、D的復(fù)制數(shù)據(jù)，控制單元104可先并行地將頁(yè)數(shù)據(jù)A、B、C、D儲(chǔ)存至各存儲(chǔ)器芯片Dl?D4的單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B1、B3、B5和B7)中。圖5的實(shí)施例與圖4的不同之處在于，控制單元104先將LSB頁(yè)數(shù)據(jù)儲(chǔ)存于單層而非多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，且并不會(huì)隨即復(fù)制頁(yè)數(shù)據(jù)A’、B’、C’、D’，而是隨后當(dāng)主機(jī)依序發(fā)送與頁(yè)數(shù)據(jù)A?D配對(duì)的MSB頁(yè)數(shù)據(jù)E?H時(shí)才做復(fù)制，即當(dāng)控制單元104判斷出儲(chǔ)存數(shù)據(jù)為與LSB頁(yè)數(shù)據(jù)配對(duì)的MSB頁(yè)數(shù)據(jù)后，控制單元104可先將LSB頁(yè)數(shù)據(jù)A’、B’、C’、D’并行地分別寫(xiě)入存儲(chǔ)器芯片Dl?D4的多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B2、B4、B6和B8)中，然后再將MSB頁(yè)數(shù)據(jù)E、F、G、H也并行地分別存儲(chǔ)至具有與頁(yè)數(shù)據(jù)E?H配對(duì)的頁(yè)數(shù)據(jù)(亦即頁(yè)數(shù)據(jù)A?D)的存儲(chǔ)器芯片中，即各存儲(chǔ)器芯片Dl?D4的多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊(亦即存儲(chǔ)器區(qū)塊B2、B4、B6和B8)中。
[0039]如此藉由并行地將各LSB頁(yè)數(shù)據(jù)的儲(chǔ)存數(shù)據(jù)先儲(chǔ)存至單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，利用單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊的寫(xiě)入不受斷電影響而產(chǎn)生寫(xiě)入數(shù)據(jù)錯(cuò)誤/佚失的特性，即可避免儲(chǔ)存數(shù)據(jù)因斷電而發(fā)生數(shù)據(jù)錯(cuò)誤/佚失的情形。而只有在寫(xiě)入LSB頁(yè)數(shù)據(jù)對(duì)應(yīng)的MSB頁(yè)數(shù)據(jù)時(shí)，才會(huì)將原本儲(chǔ)存在單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中的LSB頁(yè)數(shù)據(jù)復(fù)制到多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，隨后再儲(chǔ)存對(duì)應(yīng)的MSB頁(yè)數(shù)據(jù)，由于LSB頁(yè)數(shù)據(jù)因斷電而發(fā)生數(shù)據(jù)錯(cuò)誤/佚失的情形只會(huì)出現(xiàn)在寫(xiě)入與之配對(duì)的MSB頁(yè)數(shù)據(jù)時(shí)，因此若不寫(xiě)入配對(duì)的MSB頁(yè)數(shù)據(jù)，則無(wú)需將LSB頁(yè)數(shù)據(jù)復(fù)制至多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，本實(shí)施例籍由將其保留在單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊中，可進(jìn)一步節(jié)省儲(chǔ)存空間并減少存取次數(shù)。
[0040]〔第四實(shí)施例〕
[0041]圖6示出了本發(fā)明一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫(xiě)入方法的步驟示意圖，請(qǐng)參照?qǐng)D6。歸納上述數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫(xiě)入方法可包括下列步驟。首先，將來(lái)自數(shù)據(jù)儲(chǔ)存裝置外部的主機(jī)的第一儲(chǔ)存數(shù)據(jù)和第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至非易失性存儲(chǔ)器單元中的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊(步驟S602)。接著，將第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)分別復(fù)制至非易失性存儲(chǔ)器單元中的第二存儲(chǔ)器區(qū)塊及該第四存儲(chǔ)器區(qū)塊(步驟S604)。其中第一存儲(chǔ)器區(qū)塊與第二存儲(chǔ)器區(qū)塊同屬于第一存儲(chǔ)器芯片，第三存儲(chǔ)器區(qū)塊與第四存儲(chǔ)器區(qū)塊同屬于第二存儲(chǔ)器芯片。如此藉由重復(fù)寫(xiě)入儲(chǔ)存數(shù)據(jù)至非易失性存儲(chǔ)器單元的各存儲(chǔ)器芯片的不同性質(zhì)的存儲(chǔ)器區(qū)塊，即可避免儲(chǔ)存數(shù)據(jù)寫(xiě)入時(shí)發(fā)生斷電而造成數(shù)據(jù)錯(cuò)誤/佚失的情形。
[0042]〔第五實(shí)施例〕
[0043]圖7示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫(xiě)入方法的步驟示意圖，請(qǐng)參照?qǐng)D7。在本實(shí)施例中，上述的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊可例如為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，而第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊可例如為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。詳細(xì)來(lái)說(shuō)，上述第一及第二儲(chǔ)存數(shù)據(jù)分別復(fù)制至非易失性存儲(chǔ)器單元中的第二及第四存儲(chǔ)器區(qū)塊的步驟可如圖7所示，將來(lái)自主機(jī)的第三儲(chǔ)存數(shù)據(jù)和第四儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至非易失性存儲(chǔ)器單元中的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊(步驟S701)。判斷第一存儲(chǔ)器區(qū)塊中的第一地址區(qū)段與第三地址區(qū)段，以及第三存儲(chǔ)器區(qū)塊中的第二地址區(qū)段與第四地址區(qū)段是否被寫(xiě)入數(shù)據(jù)(步驟S702)。若第一存儲(chǔ)器區(qū)塊中的第一地址區(qū)段與第二地址區(qū)段以及第三存儲(chǔ)器區(qū)塊中的第二地址區(qū)段與第四地址區(qū)段未皆被寫(xiě)入數(shù)據(jù)，則回到步驟S701，繼續(xù)將儲(chǔ)存數(shù)據(jù)儲(chǔ)存至非易失性存儲(chǔ)器單元中的第一及第三存儲(chǔ)器區(qū)塊。而若第一存儲(chǔ)器區(qū)塊中的第一地址區(qū)段與第二地址區(qū)段及第三存儲(chǔ)器區(qū)塊中的第二地址區(qū)段與第四地址區(qū)段皆被寫(xiě)入數(shù)據(jù)，將位于第一地址區(qū)段與第三地址區(qū)段的儲(chǔ)存數(shù)據(jù)復(fù)制至第二存儲(chǔ)器區(qū)塊，并將位于第二地址區(qū)段與第四地址區(qū)段的儲(chǔ)存數(shù)據(jù)復(fù)制至第四存儲(chǔ)器區(qū)塊(步驟S704)。然后，擦除第一存儲(chǔ)器區(qū)塊的第一地址區(qū)段與第二地址區(qū)段，并擦除第三存儲(chǔ)器區(qū)塊的第二地址區(qū)段與第四地址區(qū)段(步驟S706)，以確保非易失性存儲(chǔ)器單元中的第一及第三存儲(chǔ)器區(qū)塊有足夠的空間繼續(xù)寫(xiě)入儲(chǔ)存數(shù)據(jù)。
[0044]〔第六實(shí)施例〕
[0045]圖8示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫(xiě)入方法的步驟示意圖，請(qǐng)參照?qǐng)D8。在本實(shí)施例中上述的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊可例如為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，而第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊可例如為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，且儲(chǔ)存數(shù)據(jù)包括LSB頁(yè)數(shù)據(jù)與MSB頁(yè)數(shù)據(jù)，其中LSB頁(yè)數(shù)據(jù)與MSB頁(yè)數(shù)據(jù)為配對(duì)頁(yè)。在本實(shí)施例中，上述將第一及第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至非易失性存儲(chǔ)器單元中的第二及第四存儲(chǔ)器區(qū)塊的步驟可如圖8所示，其包括，判斷儲(chǔ)存至第一及第三存儲(chǔ)器區(qū)塊的第一及第二儲(chǔ)存數(shù)據(jù)是否為L(zhǎng)SB頁(yè)數(shù)據(jù)(步驟S802)。若儲(chǔ)存數(shù)據(jù)為L(zhǎng)SB頁(yè)數(shù)據(jù)，將LSB頁(yè)數(shù)據(jù)(即第一及第二儲(chǔ)存數(shù)據(jù))分別復(fù)制至第二及第四存儲(chǔ)器區(qū)塊(步驟S804)。相反地，若儲(chǔ)存數(shù)據(jù)為MSB頁(yè)數(shù)據(jù)，則結(jié)束(步驟S806)。
[0046]在執(zhí)行步驟S804后，可繼續(xù)判斷與第一及第二儲(chǔ)存數(shù)據(jù)配對(duì)的MSB頁(yè)數(shù)據(jù)是否已經(jīng)分別儲(chǔ)存至第一及第三存儲(chǔ)器區(qū)塊(步驟S808)。若否則回到步驟S402。若是，將第二及第四存儲(chǔ)器區(qū)塊中的第一及第二儲(chǔ)存數(shù)據(jù)的復(fù)制數(shù)據(jù)(如圖4的復(fù)制數(shù)據(jù)A’、B’、C’、D’ )標(biāo)識(shí)為無(wú)效(invalid)(步驟S810)。在某些實(shí)施例中，當(dāng)?shù)诙虻谒拇鎯?chǔ)器區(qū)塊中的數(shù)據(jù)已經(jīng)過(guò)一段預(yù)設(shè)時(shí)間未被擦除，或第二或第四存儲(chǔ)器區(qū)塊中的數(shù)據(jù)已達(dá)到預(yù)設(shè)數(shù)據(jù)量，則將第二或第四存儲(chǔ)器區(qū)塊擦除。
[0047]〔第七實(shí)施例〕
[0048]圖9示出了本發(fā)明另一實(shí)施例的數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫(xiě)入方法的步驟示意圖，請(qǐng)參照?qǐng)D9。在本實(shí)施例中上述的第一存儲(chǔ)器區(qū)塊及第三存儲(chǔ)器區(qū)塊可例如為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，而第二存儲(chǔ)器區(qū)塊及第四存儲(chǔ)器區(qū)塊可例如為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，且儲(chǔ)存數(shù)據(jù)包括LSB頁(yè)數(shù)據(jù)與MSB頁(yè)數(shù)據(jù)，其中LSB頁(yè)數(shù)據(jù)與MSB頁(yè)數(shù)據(jù)為配對(duì)頁(yè)。在本實(shí)施例中，上述將第一及第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至非易失性存儲(chǔ)器單元中的第二及第四存儲(chǔ)器區(qū)塊的步驟可如圖9所示，其包括，判斷儲(chǔ)存至第一及第三存儲(chǔ)器區(qū)塊的第一及第二儲(chǔ)存數(shù)據(jù)是否為L(zhǎng)SB頁(yè)數(shù)據(jù)，且判斷隨后來(lái)自主機(jī)的第三及第四儲(chǔ)存數(shù)據(jù)是否是與第一及第二儲(chǔ)存數(shù)據(jù)配對(duì)的MSB頁(yè)數(shù)據(jù)(步驟S902)。若是，則首先將原先儲(chǔ)存在第一及第三存儲(chǔ)器區(qū)塊中的第一及第二儲(chǔ)存數(shù)據(jù)(LSB頁(yè)數(shù)據(jù))分別并行地復(fù)制至第二及第四存儲(chǔ)器區(qū)塊(步驟S904)。再將第三及第四儲(chǔ)存數(shù)據(jù)(MSB頁(yè)數(shù)據(jù))分別并行地儲(chǔ)存至第二及第四存儲(chǔ)器區(qū)塊(步驟S908)。當(dāng)將第一及第二儲(chǔ)存數(shù)據(jù)(LSB頁(yè)數(shù)據(jù))分別并行地復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊之后，可將原先儲(chǔ)存在第一及第三存儲(chǔ)器區(qū)塊中的第一及第二儲(chǔ)存數(shù)據(jù)(LSB頁(yè)數(shù)據(jù))標(biāo)識(shí)為無(wú)效(invalid)數(shù)據(jù)而可以擦除(步驟S910)。在某些實(shí)施例中，每隔一預(yù)設(shè)時(shí)間擦除第一及第三存儲(chǔ)器區(qū)塊中的無(wú)效數(shù)據(jù)，或當(dāng)?shù)谝患暗谌鎯?chǔ)器區(qū)塊中的數(shù)據(jù)達(dá)到預(yù)設(shè)數(shù)據(jù)量時(shí)再擦除。
[0049]綜上所述，本發(fā)明藉由將來(lái)自主機(jī)的多筆儲(chǔ)存數(shù)據(jù)儲(chǔ)存至各存儲(chǔ)器芯片的MLC或SLC區(qū)塊中，并將儲(chǔ)存數(shù)據(jù)復(fù)制至各存儲(chǔ)器芯片的SLC或MLC區(qū)塊中，以達(dá)到避免數(shù)據(jù)寫(xiě)入時(shí)因斷電造成數(shù)據(jù)錯(cuò)誤/佚失的情形。籍由同時(shí)地存取多通道的數(shù)據(jù)儲(chǔ)存裝置中各存儲(chǔ)器芯片性質(zhì)相同的存儲(chǔ)器區(qū)塊(SLC區(qū)塊或MLC區(qū)塊)，以加快儲(chǔ)存數(shù)據(jù)的儲(chǔ)存速度。
【權(quán)利要求】
1.一種數(shù)據(jù)儲(chǔ)存裝置，包括: 一非易失性存儲(chǔ)器單元，包括至少一第一存儲(chǔ)器芯片及一第二存儲(chǔ)器芯片，該第一存儲(chǔ)器芯片包括至少一第一存儲(chǔ)器區(qū)塊以及一第二存儲(chǔ)器區(qū)塊，該第二存儲(chǔ)器芯片包括至少一第三存儲(chǔ)器區(qū)塊以及一第四存儲(chǔ)器區(qū)塊；以及 一控制單元，耦接該非易失性存儲(chǔ)器單元，其中該控制單元將來(lái)自該數(shù)據(jù)儲(chǔ)存裝置外部的一主機(jī)的一第一儲(chǔ)存數(shù)據(jù)和一第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至該第一存儲(chǔ)器區(qū)塊及該第三存儲(chǔ)器區(qū)塊，以及將該第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二存儲(chǔ)器區(qū)塊及該第四存儲(chǔ)器區(qū)塊。
2.如權(quán)利要求1所述的數(shù)據(jù)儲(chǔ)存裝置，其中該第一存儲(chǔ)器區(qū)塊及該第三存儲(chǔ)器區(qū)塊為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，該第二存儲(chǔ)器區(qū)塊及該第四存儲(chǔ)器區(qū)塊為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。
3.如權(quán)利要求2所述的數(shù)據(jù)儲(chǔ)存裝置，其中該控制單元還于將該第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至該第一存儲(chǔ)器區(qū)塊的一第一地址區(qū)段及該第三存儲(chǔ)器區(qū)塊的一第二地址區(qū)段后，再將來(lái)自該主機(jī)的一第三儲(chǔ)存數(shù)據(jù)和一第四儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至該第一存儲(chǔ)器區(qū)塊的一第三地址區(qū)段及該第三存儲(chǔ)器區(qū)塊的一第四地址區(qū)段，之后該控制單元再將位于該第一地址區(qū)段的該第一儲(chǔ)存數(shù)據(jù)與位于該第三地址區(qū)段該第三儲(chǔ)存數(shù)據(jù)復(fù)制至該第二存儲(chǔ)器區(qū)塊，同時(shí)將位于該第二地址區(qū)段的該第二儲(chǔ)存數(shù)據(jù)與位于該第四地址區(qū)段的該第四儲(chǔ)存數(shù)據(jù)復(fù)制至該第四存儲(chǔ)器區(qū)塊。
4.如權(quán)利要求3所述的數(shù)據(jù)儲(chǔ)存裝置，其中該控制單元還于將該第一與該第三儲(chǔ)存數(shù)據(jù)復(fù)制至該第二存儲(chǔ)器區(qū)塊，同時(shí)將該第二與該第四儲(chǔ)存數(shù)據(jù)復(fù)制至該第四存儲(chǔ)器區(qū)塊后，擦除該第一存儲(chǔ)器區(qū)塊的該第一地址區(qū)段與該第三地址區(qū)段，并擦除該第三存儲(chǔ)器區(qū)塊的該第二地址區(qū)段與該第四地址區(qū)段。
5.如權(quán)利要求2所述的數(shù)據(jù)儲(chǔ)存裝置，其中該第一及該第二儲(chǔ)存數(shù)據(jù)包括一最低有效位頁(yè)數(shù)據(jù)與一最高有效位頁(yè)數(shù)據(jù)，`而該最低有效位頁(yè)數(shù)據(jù)與該最高有效位頁(yè)數(shù)據(jù)互為配對(duì)頁(yè)；該控制單元還判斷該第一及該第二儲(chǔ)存數(shù)據(jù)是否為該最低有效位頁(yè)數(shù)據(jù)，且判斷隨后來(lái)自該主機(jī)的一第三儲(chǔ)存數(shù)據(jù)及一第四儲(chǔ)存數(shù)據(jù)是否分別與該第一及第二儲(chǔ)存數(shù)據(jù)配對(duì)的該最高有效位頁(yè)數(shù)據(jù)；若該第一及該第二儲(chǔ)存數(shù)據(jù)為該最低有效位頁(yè)數(shù)據(jù)且該第三及該第四儲(chǔ)存數(shù)據(jù)是分別與該第一及第二儲(chǔ)存數(shù)據(jù)配對(duì)的該最高有效位頁(yè)數(shù)據(jù)，該控制單元將該第一及該第二儲(chǔ)存數(shù)據(jù)分別并行地復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊。
6.如權(quán)利要求5所述的數(shù)據(jù)儲(chǔ)存裝置，其中該控制單元還將該第三及該第四儲(chǔ)存數(shù)據(jù)儲(chǔ)存至該第二及該第四存儲(chǔ)器區(qū)塊。
7.如權(quán)利要求5所述的數(shù)據(jù)儲(chǔ)存裝置，其中當(dāng)該控制單元將該第一及該第二儲(chǔ)存數(shù)據(jù)分別并行地復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊之后，該控制單元還將儲(chǔ)存至該第一及該第三存儲(chǔ)器區(qū)塊的該第一及該第二儲(chǔ)存數(shù)據(jù)標(biāo)識(shí)為無(wú)效。
8.如權(quán)利要求1所述的數(shù)據(jù)儲(chǔ)存裝置，其中該第一存儲(chǔ)器區(qū)塊為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，該第二存儲(chǔ)器區(qū)塊為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。
9.如權(quán)利要求8所述的數(shù)據(jù)儲(chǔ)存裝置，其中該第一及該第二儲(chǔ)存數(shù)據(jù)包括一最低有效位頁(yè)數(shù)據(jù)與一最高有效位頁(yè)數(shù)據(jù)，而該最低有效位頁(yè)數(shù)據(jù)與該最高有效位頁(yè)數(shù)據(jù)互為配對(duì)頁(yè)；該控制單元還判斷該第一及該第二儲(chǔ)存數(shù)據(jù)是否為該最低有效位頁(yè)數(shù)據(jù)；若該第一及該第二儲(chǔ)存數(shù)據(jù)為該最低有效位頁(yè)數(shù)據(jù)，該控制單元將該第一及該第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊。
10.如權(quán)利要求9所述的數(shù)據(jù)儲(chǔ)存裝置，其中該控制單元還判斷與該第一及該第二儲(chǔ)存數(shù)據(jù)配對(duì)的該最高有效位頁(yè)數(shù)據(jù)是否已經(jīng)分別儲(chǔ)存至該第一及該第三存儲(chǔ)器區(qū)塊，若與該第一及該第二儲(chǔ)存數(shù)據(jù)配對(duì)的該最高有效位頁(yè)數(shù)據(jù)已經(jīng)分別儲(chǔ)存至該第一及該第三存儲(chǔ)器區(qū)塊，則將復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊中的該第一及第二儲(chǔ)存數(shù)據(jù)標(biāo)識(shí)為無(wú)效。
11.一種數(shù)據(jù)儲(chǔ)存裝置的數(shù)據(jù)寫(xiě)入方法，其中該數(shù)據(jù)儲(chǔ)存裝置包括一非易失性存儲(chǔ)器單元，該非易失性存儲(chǔ)器單元包括至少一第一存儲(chǔ)器芯片及一第二存儲(chǔ)器芯片，該第一存儲(chǔ)器芯片包括至少一第一存儲(chǔ)器區(qū)塊以及一第二存儲(chǔ)器區(qū)塊，該第二存儲(chǔ)器芯片包括至少一第三存儲(chǔ)器區(qū)塊以及一第四存儲(chǔ)器區(qū)塊，該數(shù)據(jù)寫(xiě)入方法包括: 將來(lái)自該數(shù)據(jù)儲(chǔ)存裝置外部的一主機(jī)的一第一儲(chǔ)存數(shù)據(jù)和一第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至該第一存儲(chǔ)器區(qū)塊及該第三存儲(chǔ)器區(qū)塊；以及 將該第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二存儲(chǔ)器區(qū)塊及該第四存儲(chǔ)器區(qū)塊。
12.如權(quán)利要求11所述的數(shù)據(jù)寫(xiě)入方法，其中該第一存儲(chǔ)器區(qū)塊及該第三存儲(chǔ)器區(qū)塊為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，該第二存儲(chǔ)器區(qū)塊及該第四存儲(chǔ)器區(qū)塊為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。
13.如權(quán)利要求12所述的數(shù)據(jù)寫(xiě)入方法，其中將該第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二存儲(chǔ)器區(qū)塊及該第四存儲(chǔ)器區(qū)塊的步驟包括: 于將該第一儲(chǔ)存數(shù)據(jù)和該第二儲(chǔ)存數(shù)據(jù)并行地分別儲(chǔ)存至該第一存儲(chǔ)器區(qū)塊的一第一地址區(qū)段及該第三存儲(chǔ)器區(qū)塊的一第二地址區(qū)段后，再將來(lái)自該主機(jī)的一第三儲(chǔ)存數(shù)據(jù)和一第四儲(chǔ)存數(shù)據(jù)并行 地分別儲(chǔ)存至該第一存儲(chǔ)器區(qū)塊的一第三地址區(qū)段及該第三存儲(chǔ)器區(qū)塊的一第四地址區(qū)段；以及 將位于該第一地址區(qū)段的該第一儲(chǔ)存數(shù)據(jù)與位于該第三地址區(qū)段該第三儲(chǔ)存數(shù)據(jù)復(fù)制至該第二存儲(chǔ)器區(qū)塊，同時(shí)將位于該第二地址區(qū)段的該第二儲(chǔ)存數(shù)據(jù)與位于該第四地址區(qū)段的該第四儲(chǔ)存數(shù)據(jù)復(fù)制至該第四存儲(chǔ)器區(qū)塊。
14.如權(quán)利要求13所述的數(shù)據(jù)寫(xiě)入方法，還包括: 將該第一與該第三儲(chǔ)存數(shù)據(jù)復(fù)制至該第二存儲(chǔ)器區(qū)塊，同時(shí)將該第二與該第四儲(chǔ)存數(shù)據(jù)復(fù)制至該第四存儲(chǔ)器區(qū)塊后，擦除該第一存儲(chǔ)器區(qū)塊的該第一地址區(qū)段與該第三地址區(qū)段，并擦除該第三存儲(chǔ)器區(qū)塊的該第二地址區(qū)段與該第四地址區(qū)段。
15.如權(quán)利要求12所述的數(shù)據(jù)寫(xiě)入方法，其中該第一及該第二儲(chǔ)存數(shù)據(jù)包括一最低有效位頁(yè)數(shù)據(jù)與一最高有效位頁(yè)數(shù)據(jù)，而該最低有效位頁(yè)數(shù)據(jù)與該最高有效位頁(yè)數(shù)據(jù)互為配對(duì)頁(yè)，以及所述將該第一及第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊的步驟包括: 判斷該第一及該第二儲(chǔ)存數(shù)據(jù)是否為該最低有效位頁(yè)數(shù)據(jù)，且判斷隨后來(lái)自該主機(jī)的一第三儲(chǔ)存數(shù)據(jù)及一第四儲(chǔ)存數(shù)據(jù)是否分別是與該第一及第二儲(chǔ)存數(shù)據(jù)配對(duì)的該最高有效位頁(yè)數(shù)據(jù)；以及 若該第一及該第二儲(chǔ)存數(shù)據(jù)為該最低有效位頁(yè)數(shù)據(jù)且該第三及該第四儲(chǔ)存數(shù)據(jù)是分別與該第一及第二儲(chǔ)存數(shù)據(jù)配對(duì)的該最高有效位頁(yè)數(shù)據(jù)，將該第一及該第二儲(chǔ)存數(shù)據(jù)分別并行地復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊。
16.如權(quán)利要求15所述的數(shù)據(jù)寫(xiě)入方法，還包括下列步驟: 將該第三及該第四儲(chǔ)存數(shù)據(jù)儲(chǔ)存至該第二及該第四存儲(chǔ)器區(qū)塊。
17.如權(quán)利要求15所述的數(shù)據(jù)寫(xiě)入方法，還包括下列步驟: 在將該第一及該第二儲(chǔ)存數(shù)據(jù)分別并行地復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊之后，將儲(chǔ)存至該第一及該第三存儲(chǔ)器區(qū)塊的該第一及該第二儲(chǔ)存數(shù)據(jù)標(biāo)識(shí)為無(wú)效。
18.如權(quán)利要求11所述的數(shù)據(jù)寫(xiě)入方法，其中該第一存儲(chǔ)器區(qū)塊為多層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊，該第二存儲(chǔ)器區(qū)塊為單層存儲(chǔ)單元快閃存儲(chǔ)器區(qū)塊。
19.如權(quán)利要求18所述的數(shù)據(jù)寫(xiě)入方法，其中該第一及該第二儲(chǔ)存數(shù)據(jù)包括一最低有效位頁(yè)數(shù)據(jù)或一最高有效位頁(yè)數(shù)據(jù)，而該最低有效位頁(yè)數(shù)據(jù)與該最高有效位頁(yè)數(shù)據(jù)互為配對(duì)頁(yè)，以及所述將該第一及第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊的步驟包括: 判斷該第一及該第二儲(chǔ)存數(shù)據(jù)為該最低有效位頁(yè)數(shù)據(jù)；以及 若該第一及該第二儲(chǔ)存數(shù)據(jù)為該最低有效位頁(yè)數(shù)據(jù)，將該第一及該第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊。
20.如權(quán)利要求19所述的數(shù)據(jù)寫(xiě)入方法，其中所述將該第一及第二儲(chǔ)存數(shù)據(jù)并行地分別復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊的步驟還包括:` 判斷與該第一及該第二儲(chǔ)存數(shù)據(jù)配對(duì)的該最高有效位頁(yè)數(shù)據(jù)是否已經(jīng)分別儲(chǔ)存至該第一及該第三存儲(chǔ)器區(qū)塊；以及 若與該第一及該第二儲(chǔ)存數(shù)據(jù)配對(duì)的該最高有效位頁(yè)數(shù)據(jù)已經(jīng)分別儲(chǔ)存至該第一及該第三存儲(chǔ)器區(qū)塊，則將復(fù)制至該第二及該第四存儲(chǔ)器區(qū)塊中的該第一及第二儲(chǔ)存數(shù)據(jù)標(biāo)識(shí)為無(wú)效。
【文檔編號(hào)】G06F12/06GK103678159SQ201310753090
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】蔡金印, 賴(lài)義麟 申請(qǐng)人:威盛電子股份有限公司