專利名稱：一種兼容多種atx電源的顯卡時(shí)序上電控制電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及控制技術(shù)領(lǐng)域，尤其涉及一種兼容多種ATX電源的顯卡時(shí)序上電控制電路。
背景技術(shù)：
現(xiàn)有技術(shù)中，顯卡電源模塊通常采用和外接ATX電源分壓的方式，如圖1所示，ATX電源控制信號輸入端C0N2連接電阻Rll第一端，電阻Rll的第二端連接顯卡電源模塊使能信號控制端CONl，電阻RlI的第二端連接電阻R22后接地，這樣通過電阻Rl1、電阻R22接地分壓后去控制顯卡電源模塊的上電過程。由于不同規(guī)格主板的種類、質(zhì)量、信號品質(zhì)等參差不齊，而且顯卡的電源時(shí)序設(shè)計(jì)又必須依賴ATX電源來完成開機(jī)上電過程，顯卡GPU模塊的上電時(shí)序必須依賴ATX電源的上電/掉電時(shí)序，所以如果某些ATX電源的上電/掉電時(shí)序不滿足行業(yè)標(biāo)準(zhǔn)時(shí)，就會導(dǎo)致顯卡的GPU模塊的上電時(shí)序混亂，造成損壞顯卡等意外事故。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題在于:提供一種兼容多種ATX電源的顯卡時(shí)序上電控制電路，不僅提升了顯卡運(yùn)行的安全性，而且ATX電源與顯卡的兼容性更好。為解決上述技術(shù)問題，本實(shí)用新型提供了一種兼容多種ATX電源的顯卡時(shí)序上電控制電路，包括電阻R1、電阻R2、二極管Dl、MOS管Ql以及三極管Q2，所述電阻R2的一端連接ATX電源控制信號輸入端C0N2，電阻R2的另一端連接MOS管Ql的柵極，MOS管Ql的源極接地，MOS管Ql的漏極連接電阻Rl，電阻Rl的另一端連接電壓比較信號端C0N3，MOS管Ql的源極連接二極管Dl的陽極，二極管Dl的陰極連接MOS管Ql的漏極；三極管Q2的基極連接MOS管Ql的漏極，三極管Q2的發(fā)射極接地，三極管Q2的集電極連接顯卡電源模塊使能信號控制端CONl。進(jìn)一步地，所述MOS管Ql的柵極連接電阻R3接地。進(jìn)一步地，所述MOS管Ql的柵極連接電容Cl接地。上述技術(shù)方案至少具有如下有益效果:本實(shí)用新型通過采用將所述電阻R2的一端連接ATX電源控制信號輸入端C0N2，電阻R2另一端連接MOS管Ql的柵極，MOS管Ql的源極接地，MOS管Ql的漏極連接電阻Rl，電阻Rl的另一端連接電壓比較信號端C0N3，MOS管Ql的源極連接二極管Dl的陽極，二極管Dl的陰極連接MOS管Ql的漏極；三極管Q2的基極連接MOS管Ql的漏極，三極管Q2的發(fā)射極接地，三極管Q2的集電極連接顯卡電源模塊使能信號控制端C0N1，不僅提升了顯卡運(yùn)行的安全性，而且ATX電源與顯卡的兼容性更好。

圖1是現(xiàn)有技術(shù)顯卡時(shí)序上電控制電路的電路原理圖。圖2是本實(shí)用新型兼容多種ATX電源的顯卡時(shí)序上電控制電路的電路原理示意圖。
具體實(shí)施方式
需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互組合。
以下結(jié)合附圖對本實(shí)用新型做進(jìn)一步描述。如圖2所示，本實(shí)用新型實(shí)施例的兼容多種ATX電源的顯卡時(shí)序上電控制電路，包括電阻R1、電阻R2、二極管D1、M0S管Ql以及三極管Q2，所述電阻R2的一端連接ATX電源控制信號輸入端C0N2，電阻R2的另一端連接MOS管Ql的柵極，MOS管Ql的源極接地，MOS管Ql的漏極連接電阻R1，電阻Rl的另一端連接電壓比較信號端C0N3，M0S管Ql的源極連接二極管Dl的陽極，二極管Dl的陰極連接MOS管Ql的漏極；三極管Q2的基極連接MOS管Ql的漏極，三極管Q2的發(fā)射極接地，三極管Q2的集電極連接顯卡電源模塊使能信號控制端CONl0在工作時(shí)，開機(jī)之前顯卡電源模塊使能信號控制端CONl為低電平；開機(jī)之后，ATX電源控制信號輸入端C0N2變?yōu)楦唠娖?，這時(shí)通過電阻R1、電阻R2、MOS管Q1、三極管Q2組成的電路轉(zhuǎn)換為顯卡電源模塊可接受的高電平。由于不同的ATX電源輸入信號C0N2在開機(jī)過程中的質(zhì)量差別比較大，傳統(tǒng)分壓控制方式會導(dǎo)致顯卡電源模塊使能信號CONl在模糊區(qū)高低不能區(qū)別，會直接導(dǎo)致顯卡電源模塊工作異常。作為另一種實(shí)施方式，MOS管Ql的柵極連接電阻R3接地，ATX電源控制信號C0N2通過電阻R2、電阻R3進(jìn)行分壓，電壓比較信號端C0N3輸入一個(gè)滿足MOS管Ql導(dǎo)通條件的電壓去控制MOS管Ql的開啟或者關(guān)閉，從而達(dá)到有效控制CONl信號高低的目的。由于C0N2信號的非單調(diào)性或者異常噪音，作為另一種實(shí)施方式，MOS管Ql的柵極連接電容Cl接地，通過電阻R2、電容Cl進(jìn)行過濾，從而使顯卡電源模塊使能信號CONl不受ATX電源控制信號C0N2的擾動(dòng)而出現(xiàn)異常情況。以上所述是本實(shí)用新型的具體實(shí)施方式
，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也視為本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種兼容多種ATX電源的顯卡時(shí)序上電控制電路，其特征在于，包括電阻R1、電阻R2、二極管D1、M0S管Ql以及三極管Q2，所述電阻R2的一端連接ATX電源控制信號輸入端C0N2，電阻R2的另一端連接MOS管Ql的柵極，MOS管Ql的源極接地，MOS管Ql的漏極連接電阻R1，電阻Rl的另一端連接電壓比較信號端C0N3，M0S管Ql的源極連接二極管Dl的陽極，二極管Dl的陰極連接MOS管Ql的漏極；三極管Q2的基極連接MOS管Ql的漏極，三極管Q2的發(fā)射極接地，三極管Q2的集電極連接顯卡電源模塊使能信號控制端CONl。
2.如權(quán)利要求1所述的兼容多種ATX電源的顯卡時(shí)序上電控制電路，其特征在于，所述MOS管Ql的柵極連接電阻R3接地。
3.如權(quán)利要求1所述的兼容多種ATX電源的顯卡時(shí)序上電控制電路，其特征在于，所述MOS管Ql的柵極連接電容Cl接 地。
專利摘要本實(shí)用新型公開了一種兼容多種ATX電源的顯卡時(shí)序上電控制電路，包括電阻R1、電阻R2、二極管D1、MOS管Q1以及三極管Q2，電阻R2的一端連接ATX電源控制信號輸入端CON2，電阻R2的另一端連接MOS管Q1的柵極，MOS管Q1的源極接地，MOS管Q1的漏極連接電阻R1，電阻R1的另一端連接電壓比較信號端CON3，MOS管Q1的源極連接二極管D1的陽極，二極管D1的陰極連接MOS管Q1的漏極；三極管Q2的基極連接MOS管Q1的漏極，三極管Q2的發(fā)射極接地，三極管Q2的集電極連接顯卡電源模塊使能信號控制端CON1。不僅提升了顯卡運(yùn)行安全性，而且ATX電源與顯卡的兼容性更好。
文檔編號G06F1/26GK203164864SQ201320180598
公開日2013年8月28日 申請日期2013年4月11日 優(yōu)先權(quán)日2013年4月11日
發(fā)明者林坤杰 申請人:深圳市杰和科技發(fā)展有限公司