一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置制造方法
【專(zhuān)利摘要】一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其模塊式多數(shù)據(jù)轉(zhuǎn)換裝置由由基于ARMCortex核微處理器的核心控制模塊、電源模塊、設(shè)置鍵盤(pán)模塊、LCD顯示模塊和可選的通訊模塊：藍(lán)牙模塊、Zigbee模塊、CAN模塊、RS485模塊、Profibus模塊組成。該模塊式多數(shù)據(jù)轉(zhuǎn)換裝置可以根據(jù)實(shí)際需要在ARMCortex核微處理器的核心控制模塊的通訊接口上接插可選的通訊模塊，以實(shí)現(xiàn)多種通訊數(shù)據(jù)間的數(shù)據(jù)格式轉(zhuǎn)換和數(shù)據(jù)傳輸。本裝置采用基于ARMCortex核的高性能微處理器為核心控制芯片的設(shè)計(jì)方案，硬件上采用具有可裁剪性的模塊式安裝方式，同時(shí)利用ARMCortex核微處理器高速的處理特性，很方便地實(shí)現(xiàn)多種通訊數(shù)據(jù)間的數(shù)據(jù)轉(zhuǎn)換和數(shù)據(jù)傳輸功能，具有處理響應(yīng)速度快、體積小、較高的靈活性、較強(qiáng)的環(huán)境適應(yīng)性等優(yōu)點(diǎn)。
【專(zhuān)利說(shuō)明】一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于一種基于ARM Cortex核微處理器的多數(shù)據(jù)通訊轉(zhuǎn)換的【技術(shù)領(lǐng)域】。特別是一種模塊式安裝、多數(shù)據(jù)轉(zhuǎn)換的裝置。
【背景技術(shù)】
[0002]現(xiàn)場(chǎng)總線是應(yīng)用在工業(yè)生產(chǎn)現(xiàn)場(chǎng)測(cè)量控制設(shè)備之間、現(xiàn)場(chǎng)測(cè)量控制設(shè)備與控制室之間雙向串行多節(jié)點(diǎn)數(shù)字通訊系統(tǒng)。目前現(xiàn)場(chǎng)總線技術(shù)、工業(yè)以太網(wǎng)和無(wú)線通訊技術(shù)在工業(yè)生產(chǎn)領(lǐng)域中得到了廣泛的應(yīng)用，工業(yè)現(xiàn)場(chǎng)控制網(wǎng)絡(luò)現(xiàn)已成為工業(yè)控制過(guò)程系統(tǒng)中必不可少的組成部分，但這帶來(lái)工業(yè)生產(chǎn)現(xiàn)場(chǎng)中多種通訊總線協(xié)議、多種行業(yè)通信標(biāo)準(zhǔn)并存的問(wèn)題。
[0003]目前國(guó)內(nèi)外市場(chǎng)上已有的不同功能的數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品，如研華股份有限公司的ADAM-4520隔離型RS232/RS485轉(zhuǎn)換器；北京鼎實(shí)創(chuàng)新科技有限公司的RS232/485轉(zhuǎn)Profibus和RS232/485轉(zhuǎn)CAN的總線接口產(chǎn)品；“一種雙現(xiàn)場(chǎng)總線接口轉(zhuǎn)換器”(CN200810048932.8)的技術(shù)、“HBS總線通信協(xié)議與RS-485總線通信協(xié)議的雙向通信轉(zhuǎn)換方法”(CN201010140325.1)的技術(shù)、“一種智能開(kāi)關(guān)電源通信協(xié)議轉(zhuǎn)換器”(CN200620155551.6)的技術(shù)、“通信協(xié)議接口系統(tǒng)及方法”(CN200610003054.9)的技術(shù)、“基于ARM的多串口通信協(xié)議轉(zhuǎn)換器”(CN201220398667.8)的技術(shù)、“無(wú)線傳感器網(wǎng)絡(luò)接入Modbus總線的網(wǎng)關(guān)通信協(xié)議轉(zhuǎn)換方法”(CN201010529440.8)的技術(shù)等。這些技術(shù)研究和產(chǎn)品在數(shù)據(jù)轉(zhuǎn)換應(yīng)用上取得了一定的進(jìn)展，但是其接口在轉(zhuǎn)換功能仍不能滿(mǎn)足工業(yè)過(guò)程控制領(lǐng)域中多現(xiàn)場(chǎng)總線控制網(wǎng)絡(luò)數(shù)據(jù)轉(zhuǎn)換的需求。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型的目的是提供一種基于ARM Cortex核微處理器的、硬件采用可裁剪的模塊式安裝、體積小的模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，本實(shí)用新型基于ARM Cortex核微處理器芯片高性能的處理能力和通訊模塊的硬件可裁剪性，可以根據(jù)轉(zhuǎn)換功能的需要適當(dāng)增加或減少通訊模塊的數(shù)量，實(shí)現(xiàn)不同通訊協(xié)議設(shè)備間通訊數(shù)據(jù)的轉(zhuǎn)換和數(shù)據(jù)傳輸，以實(shí)現(xiàn)不同總線網(wǎng)絡(luò)設(shè)備的網(wǎng)絡(luò)管理與資源共享，達(dá)到節(jié)省資金的目的。
[0005]為了實(shí)現(xiàn)上述的目的，本實(shí)用新型的技術(shù)方案是:由基于ARM Cortex核微處理器的核心控制模塊、電源模塊、設(shè)置鍵盤(pán)模塊、LCD顯示模塊和通訊模塊組成，所述的通迅模塊為藍(lán)牙模塊、Zigbee模塊、CAN模塊、RS485模塊和Profibus模塊中的兩種或多種模塊，該轉(zhuǎn)換裝置可以根據(jù)需要在ARM Cortex核微處理器的核心控制模塊的通訊接口上接插可選的通訊模塊，很方便地實(shí)現(xiàn)多種通訊數(shù)據(jù)間的數(shù)據(jù)格式轉(zhuǎn)換和數(shù)據(jù)傳輸?shù)墓δ?。其?
[0006]ARM Cortex核微處理器的核心控制模塊的電壓輸入端與電源模塊的電壓輸出端連接；設(shè)置鍵盤(pán)模塊的鍵盤(pán)輸出端與ARM Cortex核微處理器的核心控制模塊的ARMCortex核微處理器的鍵盤(pán)輸入1/0端連接；IXD顯示模塊的IXD控制端、IXD數(shù)據(jù)端分別與ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的LCD控制1/0端、LCD數(shù)據(jù)端連接；藍(lán)牙模塊的藍(lán)牙控制端和藍(lán)牙數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊的藍(lán)牙接口分別與ARM Cortex核微處理器的藍(lán)牙控制I/O端和藍(lán)牙數(shù)據(jù)端連接；Zigbee模塊的Zigbee控制端和Zigbee數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊的Zigbee接口分別與ARM Cortex核微處理器的Zigbee控制I/O端和Zigbee數(shù)據(jù)I/O端連接；CAN模塊的CAN數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊的CAN接口分別與ARM Cortex核微處理器的CAN數(shù)據(jù)端連接；RS485模塊的RS485數(shù)據(jù)端和RS485控制端通過(guò)ARM Cortex核微處理器的核心控制模塊的RS485接口分別與ARM Cortex核微處理器的RS485數(shù)據(jù)端和RS485控制I/O端連接；Profibus模塊的Profibus控制端和Profibus數(shù)據(jù)端、Prof ibus地址端通過(guò)ARM Cortex核微處理器的核心控制模塊的Profibus接口分別與ARM Cortex核微處理器的Profibus控制I/O端口、Profibus數(shù)據(jù)端、Profibus地址端連接；ARM Cortex核微處理器的串口數(shù)據(jù)端與RS232串口模塊的串口數(shù)據(jù)端連接，RS232串口模塊的串口數(shù)據(jù)端與RS232設(shè)備的串口數(shù)據(jù)端連接；ARM Cortex核微處理器的EEPROM數(shù)據(jù)端、EEPROM控制端與EEPROM存儲(chǔ)器的EEPROM數(shù)據(jù)、EEPROM控制端連接；ARM Cortex核微處理器的SRAM數(shù)據(jù)端、SRAM地址端、SRAM控制I/O端口分別與SRAM存儲(chǔ)器的SRAM數(shù)據(jù)、SRAM地址端、SRAM控制端連接。
[0007]本實(shí)用新型所述的ARM Cortex核微處理器為ARM Cortex_M4 32位微處理器或ARM Cortex-M3 32位微處理器。
[0008]本實(shí)用新型所述的轉(zhuǎn)換裝置的具體連接結(jié)構(gòu)為:
[0009]電源模塊的電壓輸出端VDD、VCC分別與ARM Cortex核微處理器的核心控制模塊的電壓輸入端VCC_5、VCC_3.3連接；ARM Cortex核微處理器的核心控制模塊的電壓輸出端VCC_3.3分別與LCD顯示模塊的電壓輸入端VCC_3.3、藍(lán)牙模塊的電壓輸入端VCC_3.3、Zigbee模塊的電壓輸入端VCC_3.3、CAN模塊的電壓輸入端VCC_3.3、RS485模塊的電壓輸入端VCC_3.3、Profibus模塊的電壓輸入端VCC_3.3連接；ARM Cortex核微處理器的核心控制模塊的電壓輸出端VCC_5與LCD顯示模塊的電壓輸入端VCC_5連接；電源模塊的接地端GND與ARM Cortex核微處理器的核心控制模塊的接地端GND連接；ARM Cortex核微處理器的核心控制模塊的接地端GND分別與IXD顯示模塊的接地端GND、藍(lán)牙模塊的接地端GND, Zigbee模塊的接地端GND、CAN模塊的接地端GND、RS485模塊的接地端GND、Profibus模塊的接地端GND連接；
[0010]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的LCD控制I/O端口 H)3、PD4, PD5分別與IXD顯示模塊的IXD指令控制端RS、IXD讀寫(xiě)控制端R/W、IXD片選端CE連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的LCD數(shù)據(jù)端PC [0:7]與IXD顯示模塊的IXD數(shù)據(jù)端DB [0:7]連接；
[0011]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的鍵盤(pán)輸入I/O端口 PC10、PCl1、PC12、PC13、PC14分別與設(shè)置鍵盤(pán)模塊的鍵盤(pán)輸出端左移鍵K1、右移鍵K2、上頁(yè)鍵K3、下頁(yè)鍵K4、設(shè)定鍵K5連接；ARM Cortex核微處理器的核心控制模塊的ARMCortex核微處理器的復(fù)位輸入端Reset與設(shè)置鍵盤(pán)模塊的復(fù)位輸出端Reset連接；
[0012]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的藍(lán)牙數(shù)據(jù)RXDl、TXDl分別與藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDl、TXDl連接，藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDl、TXDl分別與藍(lán)牙模塊的藍(lán)牙數(shù)據(jù)端RXDUTXD1連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的藍(lán)牙控制I/O端口 PD0、PD1分別與藍(lán)牙接口的藍(lán)牙控制I/ο端口 roo、PDI連接，藍(lán)牙接口的藍(lán)牙控制I/O端口 roo、pdi分別與藍(lán)牙模塊的藍(lán)牙流控制端CTSl、RTSl連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的藍(lán)牙復(fù)位I/O端口 PC8與藍(lán)牙接口的藍(lán)牙復(fù)位I/O端口 PC8連接，藍(lán)牙接口的藍(lán)牙復(fù)位I/O端口 PC8與藍(lán)牙模塊的藍(lán)牙復(fù)位控制端BL_RESET連接；
[0013]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的Zigbee數(shù)據(jù)I/O 端口 PA4、PA5 分別與 Zigbee 接口的 Zigbee 數(shù)據(jù) I/O 端口 PA4、PA5 連接，Zigbee 接口的Zigbee數(shù)據(jù)I/O端口 PA4、PA5分別與Zigbee模塊的Zigbee數(shù)據(jù)輸出端S01、Zigbee數(shù)據(jù)輸入端SIl連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的Zigbee 控制 I/O 端口 PA2、PD2、PD8、PD9、PC15 分別與 Zigbee 接口的 Zigbee 控制 I/O 端口 PA2、PD2、PD8、PD9、PC15 連接，Zigbee 接口的 Zigbee 控制 I/O 端口 PA2、PD2、PD8、PD9、PC15分別與Zigbee模塊的Zigbee時(shí)鐘輸入端SCLKUZigbee片選控制端CSnUZigbee發(fā)送緩沖控制端FIFO、Zigbee接受緩沖控制端FIFOA、Zigbee復(fù)位端ZG_RESET連接；
[0014]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的CAN數(shù)據(jù)端CANTX、CANRX分別與CAN接口的CAN數(shù)據(jù)端CANTX、CANRX連接，CAN接口的CAN數(shù)據(jù)端CANTX, CANRX分別與CAN模塊的CAN數(shù)據(jù)端CANRX、CANTX連接；
[0015]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的RS485數(shù)據(jù)端RXD2、TXD2分別與RS485接口的RS485數(shù)據(jù)端RXD2、TXD2連接，RS485接口的RS485數(shù)據(jù)端RXD2、TXD2分別與RS485模塊的RS485數(shù)據(jù)端RXD2、TXD2連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的RS485控制1/0端口 PB13、PB14分別與RS485接口的 RS485 控制 1/0 端 口 PB13.PB14 連接，RS485 接口的 RS485 控制 1/0 端 口 PB13、PB14分別與RS485模塊的RS485接收使能端RE2、RS485發(fā)送使能端TE2連接；
[0016]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]分別與Profibus接口的數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]連接，Profibus接口的數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]分別與Profibus模塊的Profibus數(shù)據(jù)端DB [0:7]、地址端AB [8:15]連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的Profibus控制信號(hào)1/0端口 PD15、PD14、PD13、PE4、PA0 分別與 Profibus 接口的 Profibus 控制信號(hào) 1/0 端 口 PD15、PD14、PD13、PE4、PAO 連接，Profibus 接口的 Profibus 控制信號(hào) I/O 端口 PD15、PD14、PD13、PE4、PA0 分別與Profibus模塊的Profibus讀控制端RD3、Profibus寫(xiě)控制端WR3、地址鎖存控制端ALE3、Profibus中斷輸出端XINT、Profibus復(fù)位端PF_RESET連接。
[0017]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的串口數(shù)據(jù)端TXD0、RXD0分別與RS232串口模塊的串口數(shù)據(jù)端TXD0、RXD0連接；RS232串口模塊的數(shù)據(jù)端TXD02、RXD02分別與RS232設(shè)備的串口數(shù)據(jù)端連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的接地端GND與RS232串口模塊的的接地端GND連接，RS232串口模塊的接地端GND與RS232設(shè)備的接地端GND連接。
[0018]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的I2C端口SCL、SDA分別與EEPROM存儲(chǔ)器的I2C端口 SCL、SDA連接。
[0019]ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的數(shù)據(jù)/地址端PIE [0:7]分別與鎖存器的數(shù)據(jù)輸入端D [0:7]、SRAM存儲(chǔ)器的數(shù)據(jù)端DB [0:7]連接；鎖存器的數(shù)據(jù)輸出端Q[0:7]與SRAM存儲(chǔ)器的地址端AB[0:7]連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的地址端PIE[8:15]與SRAM存儲(chǔ)器的地址端AB [8:15]連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的地址鎖存I/O控制端PJ6與鎖存器的地址鎖存控制端LE連接；ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的SRAM控制I/O端口 PH6、PH7、PJ4、PJ5分別與SRAM存儲(chǔ)器的片使能控制端SCE1、片使能控制端SCE2、輸出使能控制端S0E、寫(xiě)使能控制端SWE連接。
[0020]本實(shí)用新型所述的藍(lán)牙模塊的結(jié)構(gòu)為:
[0021]藍(lán)牙模塊的藍(lán)牙控制器的藍(lán)牙數(shù)據(jù)端RXD1、TXDl分別與ARM Cortex核微處理器的核心控制模塊的藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDl、TXDl連接，藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDl、TXDl分別與ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的藍(lán)牙數(shù)據(jù)端RXDUTXD1連接；藍(lán)牙模塊的藍(lán)牙控制器的藍(lán)牙流控制端CTSURTS1分別與ARM Cortex核微處理器的核心控制模塊的藍(lán)牙接口的藍(lán)牙控制1/0端口 TOO、PDl連接，藍(lán)牙接口的藍(lán)牙控制I/o端口 roo、PDl分別與ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的藍(lán)牙控制1/0端口 PD0、PD1連接；藍(lán)牙模塊的藍(lán)牙控制器的藍(lán)牙復(fù)位控制端BL_RESET與ARM Cortex核微處理器的核心控制模塊的藍(lán)牙接口的藍(lán)牙復(fù)位1/0端口 PC8連接，藍(lán)牙接口的藍(lán)牙復(fù)位1/0端口 PC8與ARM Cortex核微處理器的核心控制模塊的ARMCortex核微處理器的藍(lán)牙復(fù)位1/0端口 PC8連接；藍(lán)牙模塊的天線輸入端RF_IN、天線輸出端RF_0UT與天線連接；藍(lán)牙模塊的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊的電壓輸出端VCC_3.3連接；藍(lán)牙模塊的接地端GND與ARM Cortex核微處理器的核心控制模塊的接地端GND連接。
[0022]本實(shí)用新型所述的Zigbee模塊的結(jié)構(gòu)為:
[0023]Zigbee模塊的Zigbee控制器的Zigbee數(shù)據(jù)輸出端SO1、Zigbee數(shù)據(jù)輸入端SIl分別與ARM Cortex核微處理器的核心控制模塊的Zigbee接口的Zigbee數(shù)據(jù)1/0端口 PA4、PA5連接，Zigbee接口的Zigbee數(shù)據(jù)1/0端口 PA4、PA5分別與ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的Zigbee數(shù)據(jù)1/0端口 PA4、PA5連接；Zigbee模塊(3)的Zigbee控制器的Zigbee時(shí)鐘輸入端SCLK1、Zigbee片選控制端CSnl、Zigbee發(fā)送緩沖控制端FIFO、Zigbee接受緩沖控制端FIFOA、Zigbee復(fù)位端ZG_RESET分別與ARMCortex核微處理器的核心控制模塊的Zigbee接口的Zigbee控制1/0端口 PA2、PD2、PD8、PD9、PC15 連接，Zigbee 接口的 Zigbee 控制 1/0 端口 PA2、PD2、PD8、PD9、PC15 分別與 ARMCortex核微處理器的核心控制模塊的ARM Cortex核微處理器的Zigbee控制1/0端口 PA2、PD2, PD8, PD9, PC15連接；Zigbee模塊的天線輸入端RF_IN、天線輸出端RF_0UT與天線連接；Zigbee模塊的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊的電壓輸出端VCC_3.3連接；Zigbee模塊的接地端GND與ARM Cortex核微處理器的核心控制模塊的接地端GND連接。
[0024]本實(shí)用新型所述的CAN模塊的結(jié)構(gòu)為:
[0025]CAN模塊的CAN驅(qū)動(dòng)器的CAN數(shù)據(jù)端CANTX、CANRX分別與ARM Cortex核微處理器的核心控制模塊的CAN接口的CAN數(shù)據(jù)端CANTX、CANRX連接，CAN接口的CAN數(shù)據(jù)端CANTX、CANRX分別與ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的CAN數(shù)據(jù)端CANTX、CANRX連接；CAN模塊的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊的電壓輸出端VCC_3.3連接；CAN模塊的接地端GND與ARM Cortex核微處理器的核心控制模塊的接地端GND連接。
[0026]本實(shí)用新型所述的RS485模塊的結(jié)構(gòu)為:
[0027]RS485模塊的RS485驅(qū)動(dòng)器的RS485數(shù)據(jù)端TXD2、RXD2分別與ARM Cortex核微處理器的核心控制模塊的RS485接口的RS485數(shù)據(jù)端RXD2、TXD2連接，RS485接口的RS485數(shù)據(jù)端RXD2、TXD2分別與ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的RS485數(shù)據(jù)端RXD2、TXD2連接；RS485模塊的RS485驅(qū)動(dòng)器的RS485接收使能端RE2、RS485發(fā)送使能端TE2分別與ARM Cortex核微處理器的核心控制模塊的RS485接口的RS485 控制 I/O 端 口 PB13、PB14 連接，RS485 接口的 RS485 控制 I/O 端 口 PB13、PB14 分別與ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的RS485控制I/O端口 PB13、PB14連接；RS485模塊的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊的電壓輸出端VCC_3.3連接；RS485模塊的接地端GND與ARM Cortex核微處理器的核心控制模塊的接地端GND連接。
[0028]本實(shí)用新型所述的Profibus模塊的結(jié)構(gòu)為:
[0029]Profibus 模塊的 Profibus 控制器的 Profibus 數(shù)據(jù)端 DB [0:7]、地址端 AB [8:15]分別與ARM Cortex核微處理器的核心控制模塊的Profibus接口的Profibus數(shù)據(jù)端/地址端PIE [0:7]、地址端PIE [8:15]連接，Prof ibus接口的數(shù)據(jù)端/地址端PIE [0:7]、地址端PIE [8:15]分別與ARM Cortex核微處理器的核心控制模塊的ARM Cortex核微處理器的Profibus數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]連接；Profibus模塊的Profibus控制器的Profibus讀控制端RD3、Profibus寫(xiě)控制端WR3、Profibus地址鎖存控制端ALE3、Profibus中斷輸出端XINT、Profibus復(fù)位端PF_RESET分別與ARM Cortex核微處理器的核心控制模塊的 Profibus 接口的 Profibus 控制信號(hào) I/O 端 口 PD15、PD14、PD13、PE4、PAO連接，Profibus 接口的 Profibus 控制信號(hào) I/O 端口 PD15、PD14、PD13、PE4、PA0 分別與 ARMCortex核微處理器的核心控制模塊的ARM Cortex核微處理器的Profibus控制信號(hào)I/O端口 PD15、PD14、PD13、PE4、PA0 連接；Profibus 模塊的電壓輸入端 VCC_3.3 與 ARM Cortex 核微處理器的核心控制模塊的電壓輸出端VCC_3.3連接；Profibus模塊的接地端GND與ARMCortex核微處理器的核心控制模塊的接地端GND連接。
[0030]由于采用上述技術(shù)方案，本實(shí)用新型采用在硬件上具有可裁剪性的模塊式安裝方式，同時(shí)利用ARM Cortex核微處理器高速的處理特性，很方便地實(shí)現(xiàn)多種通訊數(shù)據(jù)間的數(shù)據(jù)轉(zhuǎn)換和數(shù)據(jù)傳輸功能。因此，本實(shí)用新型具有處理響應(yīng)速度快、體積小、較高的靈活性、較強(qiáng)的環(huán)境適應(yīng)性等優(yōu)點(diǎn)。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0031]圖1是本實(shí)用新型模塊式多數(shù)據(jù)轉(zhuǎn)換裝置的結(jié)構(gòu)示意圖；
[0032]圖2是本實(shí)用新型ARM Cortex核微處理器的核心控制模塊的電路示意圖；
[0033]圖3是本實(shí)用新型藍(lán)牙模塊的電路示意圖；
[0034]圖4是本實(shí)用新型Zigbee模塊的電路示意圖；[0035]圖5是本實(shí)用新型CAN模塊的電路示意圖；
[0036]圖6是本實(shí)用新型RS485模塊的電路示意圖；
[0037]圖7是本實(shí)用新型Profibus模塊的電路示意圖；
[0038]圖中:1、核心控制模塊、2、藍(lán)牙模塊，3、Zigbee模塊，4、CAN模塊，5、RS485模塊，6、Profibus 模塊。
【具體實(shí)施方式】
[0039]下面結(jié)合實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的描述:
[0040]本實(shí)施例如圖1所示，一種模塊式多數(shù)據(jù)轉(zhuǎn)轉(zhuǎn)裝置是由基于ARM Cortex核微處理器的核心控制模塊1、電源模塊、設(shè)置鍵盤(pán)模塊、LCD顯示模塊和通訊模塊組成，所述的通迅模塊為藍(lán)牙模塊2、Zigbee模塊3、CAN模塊4、RS485模塊5和Profibus模塊6中的兩種或多種模塊，該轉(zhuǎn)換裝置可以根據(jù)需要在ARM Cortex核微處理器的核心控制模塊I的通訊接口上接插可選的通訊模塊，很方便地實(shí)現(xiàn)多種通訊數(shù)據(jù)間的數(shù)據(jù)格式轉(zhuǎn)換和數(shù)據(jù)傳輸?shù)墓δ堋Ｆ渲?
[0041]ARM Cortex核微處理器的核心控制模塊I的電壓輸入端與電源模塊的電壓輸出端連接；設(shè)置鍵盤(pán)模塊的鍵盤(pán)輸出端與ARM Cortex核微處理器的核心控制模塊I的ARMCortex核微處理器的鍵盤(pán)輸入1/0端連接；IXD顯示模塊的IXD控制端、IXD數(shù)據(jù)端分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的LCD控制1/0端、IXD數(shù)據(jù)端連接；藍(lán)牙模塊2的藍(lán)牙控制端和藍(lán)牙數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊I的藍(lán)牙接口分別與ARM Cortex核微處理器的藍(lán)牙控制1/0端和藍(lán)牙數(shù)據(jù)端連接；Zigbee模塊3的Zigbee控制端和Zigbee數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊I的Zigbee接口分別與ARM Cortex核微處理器的Zigbee控制1/0端和Zigbee數(shù)據(jù)1/0端連接；CAN模塊4的CAN數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊I的CAN接口分別與ARM Cortex核微處理器的CAN數(shù)據(jù)端連接；RS485模塊5的RS485數(shù)據(jù)端和RS485控制端通過(guò)ARM Cortex核微處理器的核心控制模塊I的RS485接口分別與ARMCortex核微處理器的RS485數(shù)據(jù)端和RS485控制1/0端連接；Prof ibus模塊6的Profibus控制端和Profibus數(shù)據(jù)端、Profibus地址端通過(guò)ARM Cortex核微處理器的核心控制模塊I的Prof ibus接口分別與ARM Cortex核微處理器的Prof ibus控制1/0端口、Prof ibus數(shù)據(jù)端、Profibus地址端連接；ARM Cortex核微處理器的串口數(shù)據(jù)端與RS232串口模塊的串口數(shù)據(jù)端連接，RS232串口模塊的串口數(shù)據(jù)端與RS232設(shè)備的串口數(shù)據(jù)端連接；ARM Cortex核微處理器的EEPROM數(shù)據(jù)端、EEPROM控制端與EEPROM存儲(chǔ)器的EEPROM數(shù)據(jù)、EEPROM控制端連接；ARM Cortex核微處理器的SRAM數(shù)據(jù)端、SRAM地址端、SRAM控制1/0端口分別與SRAM存儲(chǔ)器的SRAM數(shù)據(jù)、SRAM地址端、SRAM控制端連接。
[0042]本裝置中，ARM Cortex核微處理器的核心控制模塊如圖2所示，電源模塊的電壓輸出端VDD、VCC分別與ARM Cortex核微處理器的核心控制模塊I的電壓輸入端VCC_5、VCC_3.3連接；ARM Cortex核微處理器的核心控制模塊I的電壓輸出端VCC_3.3分別與LCD顯示模塊的電壓輸入端VCC_3.3、藍(lán)牙模塊2的電壓輸入端VCC_3.3,Zigbee模塊3的電壓輸入端VCC_3.3、CAN模塊4的電壓輸入端VCC_3.3、RS485模塊5的電壓輸入端VCC_3.3、Profibus模塊6的電壓輸入端VCC_3.3連接；ARM Cortex核微處理器的核心控制模塊I的電壓輸出端VCC_5與IXD顯示模塊的電壓輸入端VCC_5連接；電源模塊的接地端GND與ARMCortex核微處理器的核心控制模塊I的接地端GND連接；ARM Cortex核微處理器的核心控制模塊I的接地端GND分別與IXD顯示模塊的接地端GND、藍(lán)牙模塊2的接地端GND、Zigbee模塊3的接地端GND、CAN模塊4的接地端GND、RS485模塊5的接地端GND、Prof ibus模塊6的接地端GND連接；
[0043]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的LCD控制I/O端口 H)3、PD4, PD5分別與IXD顯示模塊的IXD指令控制端RS、IXD讀寫(xiě)控制端R/W、LCD片選端CE連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的IXD數(shù)據(jù)端PC [0:7]與IXD顯示模塊的IXD數(shù)據(jù)端DB [0:7]連接；
[0044]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的鍵盤(pán)輸入1/0端口 PC10、PCl1、PC12、PC13、PC14分別與設(shè)置鍵盤(pán)模塊的鍵盤(pán)輸出端左移鍵K1、右移鍵K2、上頁(yè)鍵K3、下頁(yè)鍵K4、設(shè)定鍵K5連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的復(fù)位輸入端Reset與設(shè)置鍵盤(pán)模塊的復(fù)位輸出端Reset連接；
[0045]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的藍(lán)牙數(shù)據(jù)RXDl、TXDl分別與藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDl、TXDl連接，藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDl、TXDl分別與藍(lán)牙模塊2的藍(lán)牙數(shù)據(jù)端RXDUTXD1連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的藍(lán)牙控制1/0端口 TOO、PDl分別與藍(lán)牙接口的藍(lán)牙控制i/o端口 roo、pdi連接，藍(lán)牙接口的藍(lán)牙控制i/o端口 roo、pdi分別與藍(lán)牙模塊2的藍(lán)牙流控制端CTSl、RTSl連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的藍(lán)牙復(fù)位1/0端口 PC8與藍(lán)牙接口的藍(lán)牙復(fù)位1/0端口 PC8連接，藍(lán)牙接口的藍(lán)牙復(fù)位1/0端口 PC8與藍(lán)牙模塊2的藍(lán)牙復(fù)位控制端BL_RESET連接；
[0046]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的Zigbee數(shù)據(jù) 1/0 端口 PA4、PA5 分別與 Zigbee 接口的 Zigbee 數(shù)據(jù) 1/0 端口 PA4、PA5 連接，Zigbee 接口的Zigbee數(shù)據(jù)1/0端口 PA4、PA5分別與Zigbee模塊3的Zigbee數(shù)據(jù)輸出端S01、Zigbee數(shù)據(jù)輸入端SI I連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的 Zigbee 控制 1/0 端 口 PA2、PD2、PD8、PD9、PC15 分別與 Zigbee 接口的 Zigbee 控制 1/0 端口 PA2、PD2、PD8、PD9、PC15 連接，Zigbee 接口的 Zigbee 控制 1/0 端口 PA2、PD2、PD8、PD9、PC15分別與Zigbee模塊3的Zigbee時(shí)鐘輸入端SCLK1、Zigbee片選控制端CSnl、Zigbee發(fā)送緩沖控制端FIFO、Zigbee接受緩沖控制端FIFOA、Zigbee復(fù)位端ZG_RESET連接；
[0047]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的CAN數(shù)據(jù)端CANTX、CANRX分別與CAN接口的CAN數(shù)據(jù)端CANTX、CANRX連接，CAN接口的CAN數(shù)據(jù)端CANTX, CANRX分別與CAN模塊4的CAN數(shù)據(jù)端CANRX、CANTX連接；
[0048]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的RS485數(shù)據(jù)端RXD2、TXD2分別與RS485接口的RS485數(shù)據(jù)端RXD2、TXD2連接，RS485接口的RS485數(shù)據(jù)端RXD2、TXD2分別與RS485模塊5的RS485數(shù)據(jù)端RXD2、TXD2連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的RS485控制1/0端口 PB13、PB14分別與RS485接口的RS485控制1/0端口 PB13、PB14連接，RS485接口的RS485控制1/0端口 PB13、PB14分別與RS485模塊5的RS485接收使能端RE2、RS485發(fā)送使能端TE2連接；
[0049]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的數(shù)據(jù)端/地址端PIE [0:7]、地址端PIE [8:15]分別與Profibus接口的數(shù)據(jù)端/地址端PIE [0:7]、地址端PIE[8:15]連接，Profibus接口的數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]分別與 Profibus 模塊 6 的 Profibus 數(shù)據(jù)端 DB [0:7]、地址端 AB [8:15]連接；ARM Cortex 核微處理器的核心控制模塊I的ARM Cortex核微處理器的Profibus控制信號(hào)I/O端口 TO15、PD14、PD13、PE4、PA0 分別與 Prof ibus 接口的 Profibus 控制信號(hào) I/O 端 口 PD15、PD14、PD13、PE4、PA0 連接，Profibus 接口的 Profibus 控制信號(hào) I/O 端口 PD15、PD14、PD13、PE4、PA0 分別與Profibus模塊6的Profibus讀控制端RD3、Profibus寫(xiě)控制端WR3、地址鎖存控制端ALE3、Profibus 中斷輸出端 XINT、Profibus 復(fù)位端 PF_RESET 連接。
[0050]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的串口數(shù)據(jù)端TXDO、RXDO分別與RS232串口模塊的串口數(shù)據(jù)端TXDO、RXDO連接；RS232串口模塊的數(shù)據(jù)端TXD02、RXD02分別與RS232設(shè)備的串口數(shù)據(jù)端連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的接地端GND與RS232串口模塊的的接地端GND連接，RS232串口模塊的接地端GND與RS232設(shè)備的接地端GND連接。
[0051]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的I2C端口SCL、SDA分別與EEPROM存儲(chǔ)器的I2C端口 SCL、SDA連接。
[0052]ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的數(shù)據(jù)/地址端PIE [0:7]分別與鎖存器的數(shù)據(jù)輸入端D [0:7]、SRAM存儲(chǔ)器的數(shù)據(jù)端DB [0:7]連接；鎖存器的數(shù)據(jù)輸出端Q[0:7]與SRAM存儲(chǔ)器的地址端AB[0:7]連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的地址端PIE [8:15]與SRAM存儲(chǔ)器的地址端AB [8:15]連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的地址鎖存I/O控制端PJ6與鎖存器的地址鎖存控制端LE連接；ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的SRAM控制I/O端口 PH6、PH7、PJ4、PJ5分別與SRAM存儲(chǔ)器的片使能控制端SCE1、片使能控制端SCE2、輸出使能控制端S0E、寫(xiě)使能控制端SWE連接。
[0053]本裝置中藍(lán)牙模塊2如圖3所示，藍(lán)牙模塊2的藍(lán)牙控制器的藍(lán)牙數(shù)據(jù)端RXD1、TXDl分別與ARM Cortex核微處理器的核心控制模塊I的藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXD1、TXDI連接，藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDUTXD1分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的藍(lán)牙數(shù)據(jù)端RXDl、TXDl連接；藍(lán)牙模塊2的藍(lán)牙控制器的藍(lán)牙流控制端CTS1、RTSl分別與ARM Cortex核微處理器的核心控制模塊I的藍(lán)牙接口的藍(lán)牙控制I/O端口 PD0、PD1連接，藍(lán)牙接口的藍(lán)牙控制I/O端口 PD0、PD1分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的藍(lán)牙控制I/O端口 TOO、PDl連接；藍(lán)牙模塊2的藍(lán)牙控制器的藍(lán)牙復(fù)位控制端BL_RESET與ARM Cortex核微處理器的核心控制模塊I的藍(lán)牙接口的藍(lán)牙復(fù)位I/O端口 PC8連接，藍(lán)牙接口的藍(lán)牙復(fù)位I/O端口 PC8與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的藍(lán)牙復(fù)位I/O端口 PC8連接；藍(lán)牙模塊2的天線輸入端RF_IN、天線輸出端RF_0UT與天線連接；藍(lán)牙模塊2的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊I的電壓輸出端VCC_3.3連接；藍(lán)牙模塊2的接地端GND與ARM Cortex核微處理器的核心控制模塊I的接地端GND連接。
[0054]本裝置中，Zigbee模塊3如圖4所不，Zigbee模塊3的Zigbee控制器的Zigbee數(shù)據(jù)輸出端S01、Zigbee數(shù)據(jù)輸入端SIl分別與ARM Cortex核微處理器的核心控制模塊I的 Zigbee 接口的 Zigbee 數(shù)據(jù) I/O 端 口 PA4、PA5 連接，Zigbee 接口的 Zigbee 數(shù)據(jù) I/O 端口 PA4、PA5分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的Zigbee數(shù)據(jù)I/O端口 PA4、PA5連接；Zigbee模塊3的Zigbee控制器的Zigbee時(shí)鐘輸入端SCLKl、Zigbee片選控制端CSnl、Zigbee發(fā)送緩沖控制端FIFO、Zigbee接受緩沖控制端FIFOA、Zigbee復(fù)位端ZG_RESET分別與ARM Cortex核微處理器的核心控制模塊I的Zigbee 接口的 Zigbee 控制 I/O 端 口 PA2、PD2、PD8、PD9、PC15 連接，Zigbee 接口的 Zigbee控制I/O端口 PA2、PD2, PD8, PD9, PC15分別與ARM Cortex核微處理器的核心控制模塊I的 ARM Cortex 核微處理器的 Zigbee 控制 I/O 端 口 PA2、PD2、PD8、PD9、PC15 連接；Zigbee模塊3的天線輸入端RF_IN、天線輸出端RF_0UT與天線連接；Zigbee模塊3的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊I的電壓輸出端VCC_3.3連接；Zigbee模塊3的接地端GND與ARM Cortex核微處理器的核心控制模塊I的接地端GND連接。
[0055]本裝置中，CAN模塊4如圖5所示，CAN模塊4的CAN驅(qū)動(dòng)器的CAN數(shù)據(jù)端CANTX、CANRX分別與ARM Cortex核微處理器的核心控制模塊I的CAN接口的CAN數(shù)據(jù)端CANTX、CANRX連接，CAN接口的CAN數(shù)據(jù)端CANTX、CANRX分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的CAN數(shù)據(jù)端CANTX、CANRX連接；CAN模塊4的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊I的電壓輸出端VCC_3.3連接；CAN模塊4的接地端GND與ARM Cortex核微處理器的核心控制模塊I的接地端GND連接。
[0056]本裝置中，RS485模塊5如圖6所示，RS485模塊5的RS485驅(qū)動(dòng)器的RS485數(shù)據(jù)端TXD2、RXD2分別與ARM Cortex核微處理器的核心控制模塊I的RS485接口的RS485數(shù)據(jù)端RXD2、TXD2連接，RS485接口的RS485數(shù)據(jù)端RXD2、TXD2分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的RS485數(shù)據(jù)端RXD2、TXD2連接；RS485模塊5的RS485驅(qū)動(dòng)器的RS485接收使能端RE2、RS485發(fā)送使能端TE2分別與ARM Cortex核微處理器的核心控制模塊I的RS485接口的RS485控制1/0端口 PB13、PB14連接，RS485接口的RS485控制1/0端口 PB13、PB14分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的RS485控制1/0端口 PB13、PB14連接；RS485模塊5的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊I的電壓輸出端VCC_3.3連接；RS485模塊5的接地端GND與ARM Cortex核微處理器的核心控制模塊I的接地端GND連接。
[0057]本裝置中，Profibus模塊6如圖7所示，Prof ibus模塊6的Prof ibus控制器的Profibus數(shù)據(jù)端DB [0:7]、地址端AB [8:15]分別與ARM Cortex核微處理器的核心控制模塊I的Profibus接口的Profibus數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]連接，Profibus接口的數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的Profibus數(shù)據(jù)端/地址端PIE [0:7]、地址端PIE[8:15]連接；Profibus模塊6的Profibus控制器的Profibus讀控制端RD3、Profibus寫(xiě)控制端WR3、Profibus地址鎖存控制端ALE3、Profibus中斷輸出端XINT、Profibus復(fù)位端PF_RESET分別與ARM Cortex核微處理器的核心控制模塊I的Profibus接口的 Profibus 控制信號(hào) I/O 端 口 PD15、PD14、PD13、PE4、PAO 連接，Profibus 接口的Profibus控制信號(hào)I/O端口 PD15、PD14、PD13、PE4、PA0分別與ARM Cortex核微處理器的核心控制模塊I的ARM Cortex核微處理器的Profibus控制信號(hào)I/O端口 PD15、PD14、PD13、PE4、PA0連接；Prof ibus模塊6的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊I的電壓輸出端VCC_3.3連接；Profibus模塊6的接地端GND與ARM Cortex核微處理器的核心控制模塊I的接地端GND連接。
[0058]本【具體實(shí)施方式】采用硬件上具有可裁剪性的模塊式安裝方式，同時(shí)利用ARMCortex核微處理器高速的處理特性，很方便地實(shí)現(xiàn)多通訊數(shù)據(jù)間的數(shù)據(jù)轉(zhuǎn)換、數(shù)據(jù)傳輸功能。因此，本實(shí)用新型具有處理響應(yīng)速度快、體積小、較高的靈活性、較強(qiáng)的環(huán)境適應(yīng)性等優(yōu)點(diǎn)。
【權(quán)利要求】
1.一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于:由基于ARM Cortex核微處理器的核心控制模塊(I)、電源模塊、設(shè)置鍵盤(pán)模塊、LCD顯示模塊和通訊模塊組成，所述的通迅模塊為藍(lán)牙模塊(2), Zigbee模塊(3)、CAN模塊(4)、RS485模塊(5)和Profibus模塊(6)中的兩種或多種模塊，該轉(zhuǎn)換裝置可以根據(jù)需要在ARM Cortex核微處理器的核心控制模塊(I)的通訊接口上接插可選的通訊模塊，很方便地實(shí)現(xiàn)多種通訊數(shù)據(jù)間的數(shù)據(jù)格式轉(zhuǎn)換和數(shù)據(jù)傳輸?shù)墓δ?，其? ARM Cortex核微處理器的核心控制模塊(I)的電壓輸入端與電源模塊的電壓輸出端連接；設(shè)置鍵盤(pán)模塊的鍵盤(pán)輸出端與ARM Cortex核微處理器的核心控制模塊(I)的ARMCortex核微處理器的鍵盤(pán)輸入I/O端連接；IXD顯示模塊的IXD控制端、IXD數(shù)據(jù)端分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的LCD控制I/O端、IXD數(shù)據(jù)端連接；藍(lán)牙模塊(2)的藍(lán)牙控制端和藍(lán)牙數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊(I)的藍(lán)牙接口分別與ARM Cortex核微處理器的藍(lán)牙控制I/O端和藍(lán)牙數(shù)據(jù)端連接；Zigbee模塊(3)的Zigbee控制端和Zigbee數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊(I)的Zigbee接口分別與ARM Cortex核微處理器的Zigbee控制I/O端和Zigbee數(shù)據(jù)I/O端連接；CAN模塊(4)的CAN數(shù)據(jù)端通過(guò)ARM Cortex核微處理器的核心控制模塊(I)的CAN接口分別與ARM Cortex核微處理器的CAN數(shù)據(jù)端連接；RS485模塊(5)的RS485數(shù)據(jù)端和RS485控制端通過(guò)ARM Cortex核微處理器的核心控制模塊(I)的RS485接口分別與ARM Cortex核微處理器的RS485數(shù)據(jù)端和RS485控制I/O端連接；Profibus模塊(6)的Profibus控制端和Profibus數(shù)據(jù)端、Profibus地址端通過(guò)ARM Cortex核微處理器的核心控制模塊(I)的Profibus接口分別與ARM Cortex核微處理器的Profibus控制I/O端口、Profibus數(shù)據(jù)端、Profibus地址端連接；ARM Cortex核微處理器的串口數(shù)據(jù)端與RS232串口模塊的串口數(shù)據(jù)端連接，RS232串口模塊的串口數(shù)據(jù)端與RS232設(shè)備的串口數(shù)據(jù)端連接；ARM Cortex核微處理器的EEPROM數(shù)據(jù)端、EEPROM控制端與EEPROM存儲(chǔ)器的EEPROM數(shù)據(jù)、EEPROM控制端連接；ARM Cortex核微處理器的SRAM數(shù)據(jù)端、SRAM地址端、SRAM控制I/O端口分別與SRAM存儲(chǔ)器的SRAM數(shù)據(jù)、SRAM地址端、SRAM控制端連接。`
2.根據(jù)權(quán)利要求1所述一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于:所述的ARMCortex核微處理器為ARM Cortex-M4 32位微處理器或ARM Cortex-M3 32位微處理器。
3.根據(jù)權(quán)利要求1所述一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于:所述的轉(zhuǎn)換裝置的具體連接結(jié)構(gòu)為: 電源模塊的電壓輸出端VDD、VCC分別與ARM Cortex核微處理器的核心控制模塊(I)的電壓輸入端VCC_5、VCC_3.3連接；ARM Cortex核微處理器的核心控制模塊(I)的電壓輸出端VCC_3.3分別與IXD顯示模塊的電壓輸入端VCC_3.3、藍(lán)牙模塊(2)的電壓輸入端VCC_3.3、Zigbee模塊(3)的電壓輸入端VCC_3.3、CAN模塊(4)的電壓輸入端VCC_3.3、RS485模塊(5)的電壓輸入端VCC_3.3、Profibus模塊(6)的電壓輸入端VCC_3.3連接；ARMCortex核微處理器的核心控制模塊(I)的電壓輸出端VCC_5與IXD顯不模塊的電壓輸入端VCC_5連接；電源模塊的接地端GND與ARM Cortex核微處理器的核心控制模塊(I)的接地端GND連接；ARM Cortex核微處理器的核心控制模塊(I)的接地端GND分別與IXD顯示模塊的接地端GND、藍(lán)牙模塊(2)的接地端GND、Zigbee模塊(3)的接地端GND、CAN模塊(4)的接地端GND、RS485模塊(5)的接地端GND、Profibus模塊(6)的接地端GND連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的LCD控制I/O端口 H)3、PD4, PD5分別與IXD顯示模塊的IXD指令控制端RS、IXD讀寫(xiě)控制端R/W、IXD片選端CE連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的LCD數(shù)據(jù)端PC [0:7]與LCD顯示模塊的LCD數(shù)據(jù)端DB [0:7]連接; ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的鍵盤(pán)輸入I/O端口 PC10、PCl1、PC12、PC13、PC14分別與設(shè)置鍵盤(pán)模塊的鍵盤(pán)輸出端左移鍵K1、右移鍵K2、上頁(yè)鍵K3、下頁(yè)鍵K4、設(shè)定鍵K5連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的復(fù)位輸入端Reset與設(shè)置鍵盤(pán)模塊的復(fù)位輸出端Reset連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的藍(lán)牙數(shù)據(jù)端RXDl、TXDl分別與藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDl、TXDl連接，藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXDl、TXDl分別與藍(lán)牙模塊(2)的藍(lán)牙數(shù)據(jù)端RXDl、TXDl連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的藍(lán)牙控制I/O端口 TOO、PDl分別與藍(lán)牙接口的藍(lán)牙控制I/O端口 PD0、PD1連接，藍(lán)牙接口的藍(lán)牙控制I/O端口 PD0、PD1分別與藍(lán)牙模塊(2)的藍(lán)牙流控制端CTS1、RTSl連接；ARM Cortex核微處理器的核心控制模塊(I)的ARMCortex核微處理器的藍(lán)牙復(fù)位I/O端口 PC8與藍(lán)牙接口的藍(lán)牙復(fù)位I/O端口 PC8連接，藍(lán)牙接口的藍(lán)牙復(fù)位I/O端口 PC8與藍(lán)牙模塊(2)的藍(lán)牙復(fù)位控制端BL_RESET連接； ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的Zigbee數(shù)據(jù)I/O 端口 PA4、PA5 分別與 Zigbee 接口的 Zigbee 數(shù)據(jù) I/O 端口 PA4、PA5 連接，Zigbee 接口的Zigbee數(shù)據(jù)I/O端口 PA4、PA5分別與Zigbee模塊(3)的Zigbee數(shù)據(jù)輸出端S01、Zigbee數(shù)據(jù)輸入端SI I連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的 Zigbee 控制 I/O 端口 PA2、PD2、PD8、PD9、PC15 分別與 Zigbee 接口的 Zigbee 控制 I/ O端口 PA2、PD2、PD8、PD9、PC15 連接，Zigbee 接口的 Zigbee 控制 I/O 端口 PA2、PD2、PD8、PD9, PC15分別與Zigbee模塊(3)的Zigbee時(shí)鐘輸入端SCLK1、Zigbee片選控制端CSnl、Zigbee發(fā)送緩沖控制端FIFO、Zigbee接受緩沖控制端FIFOA、Zigbee復(fù)位端ZG_RESET連接； ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的CAN數(shù)據(jù)端CANTX、CANRX分別與CAN接口的CAN數(shù)據(jù)端CANTX、CANRX連接，CAN接口的CAN數(shù)據(jù)端CANTX, CANRX分別與CAN模塊(4)的CAN數(shù)據(jù)端CANRX、CANTX連接； ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的RS485數(shù)據(jù)端RXD2、TXD2分別與RS485接口的RS485數(shù)據(jù)端RXD2、TXD2連接，RS485接口的RS485數(shù)據(jù)端RXD2、TXD2分別與RS485模塊(5)的RS485數(shù)據(jù)端RXD2、TXD2連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的RS485控制I/O端口 PB13、PB14分別與RS485接口的RS485控制I/O端口 PB13、PB14連接，RS485接口的RS485控制I/O端口 PB13、PB14分別與RS485模塊(5)的RS485接收使能端RE2、RS485發(fā)送使能端TE2連接； ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]分別與Profibus接口的數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]連接，Profibus接口的數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]分別與Profibus 模塊(6)的 Profibus 數(shù)據(jù)端 DB [0:7]、地址端 AB [8:15]連接；ARM Cortex 核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的Profibus控制信號(hào)I/O端口 PD15、PD14、PD13、PE4、PA0 分別與 Prof ibus 接口的 Profibus 控制信號(hào) I/O 端口 PD15、PD14、PD13、PE4、PA0 連接，Profibus 接口的 Profibus 控制信號(hào) I/O 端口 PD15、PD14、PD13、PE4、PA0 分別與Profibus模塊(6)的Profibus讀控制端RD3、Profibus寫(xiě)控制端WR3、地址鎖存控制端 ALE3、Profibus 中斷輸出端 XINT、Profibus 復(fù)位端 PF_RESET 連接； ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的串口數(shù)據(jù)端TXDO, RXDO分別與RS232串口模塊的串口數(shù)據(jù)端TXDO、RXDO連接；RS232串口模塊的數(shù)據(jù)端TXD02、RXD02分別與RS232設(shè)備的串口數(shù)據(jù)端連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的接地端GND與RS232串口模塊的的接地端GND連接，RS232串口模塊的接地端GND與RS232設(shè)備的接地端GND連接； ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的I2C端口 SCL、SDA分別與EEPROM存儲(chǔ)器的I2C端口 SCL、SDA連接； ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的數(shù)據(jù)/地址端PIE [0:7]分別與鎖存器的數(shù)據(jù)輸入端D [0:7]、SRAM存儲(chǔ)器的數(shù)據(jù)端DB [0:7]連接；鎖存器的數(shù)據(jù)輸出端Q[0:7]與SRAM存儲(chǔ)器的地址端AB[0:7]連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的地址端PIE [8:15]與SRAM存儲(chǔ)器的地址端AB [8:15]連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的地址鎖存I/O控制端PJ6與鎖存器的地址鎖存控制端LE連接；ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的SRAM控制I/O端口 PH6、PH7、PJ4、PJ5分別與SRAM存儲(chǔ)器的片使能控制端SCE1、片使能控制端SCE2、輸出使能控制端S0E、寫(xiě)使能控制端SWE連接。
4.根據(jù)權(quán)利要求2所述一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于:所述的藍(lán)牙模塊(2)的結(jié)構(gòu)為: 藍(lán)牙模塊(2)的藍(lán)牙控制器的藍(lán)牙數(shù)據(jù)端RXD 1、TXDI分別與ARM Cortex核微處理器的核心控制模塊(I)的藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXD1、TXDI連接，藍(lán)牙接口的藍(lán)牙數(shù)據(jù)端RXD1、TXDl分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的藍(lán)牙數(shù)據(jù)端RXD1、TXDI連接；藍(lán)牙模塊(2)的藍(lán)牙控制器的藍(lán)牙流控制端CTS 1、RTSI分別與ARMCortex核微處理器的核心控制模塊(I)的藍(lán)牙接口的藍(lán)牙控制I/O端口 TOO、PDl連接，藍(lán)牙接口的藍(lán)牙控制I/O端口 PD0、PD1分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的藍(lán)牙控制I/O端口 PD0、PD1連接；藍(lán)牙模塊(2)的藍(lán)牙控制器的藍(lán)牙復(fù)位控制端BL_RESET與ARM Cortex核微處理器的核心控制模塊(I)的藍(lán)牙接口的藍(lán)牙復(fù)位I/O端口 PC8連接，藍(lán)牙接口的藍(lán)牙復(fù)位I/O端口 PC8與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的藍(lán)牙復(fù)位I/O端口 PC8連接；藍(lán)牙模塊(2)的天線輸入端RF_IN、天線輸出端RF_0UT與天線連接；藍(lán)牙模塊(2)的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊(I)的電壓輸出端VCC_3.3連接；藍(lán)牙模塊(2)的接地端GND與ARM Cortex核微處理器的核心控制模塊(I)的接地端GND連接。
5.根據(jù)權(quán)利要求1所述一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于:所述的Zigbee模塊(3)的結(jié)構(gòu)為: Zigbee模塊(3)的Zigbee控制器的Zigbee數(shù)據(jù)輸出端SO1、Zigbee數(shù)據(jù)輸入端SIl分別與ARM Cortex核微處理器的核心控制模塊(I)的Zigbee接口的Zigbee數(shù)據(jù)I/O端口PA4、PA5連接，Zigbee接口的Zigbee數(shù)據(jù)I/O端口 PA4、PA5分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的Zigbee數(shù)據(jù)I/O端口 PA4、PA5連接；Zigbee模塊(3)的Zigbee控制器的Zigbee時(shí)鐘輸入端SCLK1、Zigbee片選控制端CSnl、Zigbee發(fā)送緩沖控制端FIFO、Zigbee接受緩沖控制端FIFOA、Zigbee復(fù)位端ZG_RESET分別與ARM Cortex核微處理器的核心控制模塊(I)的Zigbee接口的Zigbee控制I/O端口PA2、PD2、PD8、PD9、PC15 連接，Zigbee 接口的 Zigbee 控制 I/O 端口 PA2、PD2、PD8、PD9、PC15分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的Zigbee控制I/O端口 PA2、PD2、PD8、PD9、PC15連接；Zigbee模塊(3)的天線輸入端RF_IN、天線輸出端RF_0UT與天線連接；Zigbee模塊(3)的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊(I)的電壓輸出端VCC_3.3連接；Zigbee模塊(3)的接地端GND與ARMCortex核微處理器的核心控制模塊(I)的接地端GND連接。
6.根據(jù)權(quán)利要求1所述一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于:所述的CAN模塊(4)的結(jié)構(gòu)為: CAN模塊(4)的CAN驅(qū)動(dòng)器的CAN數(shù)據(jù)端CANTX、CANRX分別與ARM Cortex核微處理器的核心控制模塊(I)的CAN接口的CAN數(shù)據(jù)端CANTX、CANRX連接，CAN接口的CAN數(shù)據(jù)端CANTX, CANRX分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的CAN數(shù)據(jù)端CANTX、CANRX連接；CAN模塊(4)的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊(I)的電壓輸出端VCC_3.3連接；CAN模塊(4)的接地端GND與ARM Cortex核微處理器的核心控制模塊(I)的接地端GND連接。
7.根據(jù)權(quán)利要求1所述一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于所述的RS485模塊(5)的結(jié)構(gòu)為: RS485模塊(5)的RS485驅(qū)動(dòng)器的RS485數(shù)據(jù)端TXD2、RXD2分別與ARM Cortex核微處理器的核心控制模塊(I)的RS485接口的RS485數(shù)據(jù)端RXD2、TXD2連接，RS485接口的RS485數(shù)據(jù)端RXD2、TXD2分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的RS485數(shù)據(jù)端RXD2、TXD2連接；RS485模塊(5)的RS485驅(qū)動(dòng)器的RS485接收使能端RE2、RS485發(fā)送使能端TE2分別與ARM Cortex核微處理器的核心控制模塊(I)的 RS485 接口的 RS485 控制 I/O 端口 PB13、PB14 連接，RS485 接口的 RS485 控制 I/O 端口PB 13、PB 14分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的RS485 控制 I/O 端口 PB13、PB14 連接；RS485 模塊(5)的電壓輸入端 VCC_3.3 與 ARM Cortex核微處理器的核心控制模塊(I)的電壓輸出端VCC_3.3連接；RS485模塊(5)的接地端GND與ARM Cortex核微處理器的核心控制模塊(I)的接地端GND連接。
8.根據(jù)權(quán)利要求1所述一種模塊式多數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于:所述的Profibus模塊(6)的結(jié)構(gòu)為: Profibus 模塊(6)的 Profibus 控制器的 Profibus 數(shù)據(jù)端 DB [0:7]、地址端 AB [8:15]分別與ARM Cortex核微處理器的核心控制模塊(I)的Profibus接口的Profibus數(shù)據(jù)端/地址端PIE [0:7]、地址端PIE [8:15]連接，Profibus接口的數(shù)據(jù)端/地址端PIE [0:7]、地址端PIE [8:15]分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的Profibus數(shù)據(jù)端/地址端PIE[0:7]、地址端PIE[8:15]連接；Profibus模塊(6)的Profibus控制器的Profibus讀控制端RD3、Profibus寫(xiě)控制端WR3、Profibus地址鎖存控制端ALE3、Profibus中斷輸出端XINT、Prof ibus復(fù)位端PF_RESET分別與ARM Cortex核微處理器的核心控制模塊(I)的Profibus接口的Profibus控制信號(hào)I/O端口 TO15、PD14、PD13、PE4、PA0 連接，Prof ibus 接口的 Profibus 控制信號(hào) I/O 端口 PD15、PD14、PD13、PE4、PAO分別與ARM Cortex核微處理器的核心控制模塊(I)的ARM Cortex核微處理器的Profibus 控制信號(hào) I/O 端口 PD15、PD14、PD13、PE4、PA0 連接；Profibus 模塊(6)的電壓輸入端VCC_3.3與ARM Cortex核微處理器的核心控制模塊(I)的電壓輸出端VCC_3.3連接；Profibus模塊(6)的接地端GND與ARM Cortex核微處理器的核心控制模塊(I)的接地端GND連接。`
【文檔編號(hào)】G06F13/40GK203455839SQ201320426124
【公開(kāi)日】2014年2月26日 申請(qǐng)日期:2013年7月18日 優(yōu)先權(quán)日:2013年7月18日
【發(fā)明者】陳偉, 邢梅香 申請(qǐng)人:洛陽(yáng)理工學(xué)院