一種多通道數(shù)據(jù)控制系統(tǒng)結構的制作方法
【專利摘要】本實用新型公開了一種多通道數(shù)據(jù)控制系統(tǒng)結構，包括數(shù)據(jù)信號輸入端、DSP數(shù)字信號處理器、PXI控制器、供電電源、PXI總線、數(shù)據(jù)存儲模塊、數(shù)據(jù)信號輸出端，所述的DSP數(shù)字信號處理器設置在數(shù)據(jù)信號輸入端和數(shù)據(jù)信號輸出端之間，所述的PXI控制器設置在DSP數(shù)字信號處理器和數(shù)據(jù)信號輸出端之間，所述的數(shù)據(jù)存儲模塊與DSP數(shù)字信號處理器相連接，所述的數(shù)據(jù)信號輸入端、供電電源、PXI總線和PXI控制器依次連接；通過多通道數(shù)據(jù)實時傳輸與處理技術的創(chuàng)新：采用最先進的PXI總線技術實現(xiàn)數(shù)據(jù)的高速傳輸，運用最新的DSP芯片加FPGA組合構成信號采集與處理的基本模塊，完成多DSP并行處理功能，而且還能識別數(shù)據(jù)信號的安全性，可以將不安全的數(shù)據(jù)隔離，實現(xiàn)安全高速傳輸。
【專利說明】一種多通道數(shù)據(jù)控制系統(tǒng)結構
【技術領域】
[0001]本實用新型涉及一種多通道數(shù)據(jù)控制系統(tǒng)結構。
【背景技術】
[0002]目前，傳統(tǒng)的系統(tǒng)結構如485通訊方式、PCI采集板卡加計算機的方式(傳輸速度慢、采用分時處理方式進行數(shù)據(jù)交換)不能滿足現(xiàn)代社會高速、同步和高精度的要求，本項目系統(tǒng)研發(fā)目標是實現(xiàn)多通道高速、同步和高精度采集與分析功能，所以系統(tǒng)設計對多通道數(shù)據(jù)傳輸與交換速度有很高要求；本研究采用目前世界是最快的儀器總線技術PXI總線完成，PXI總線技術相比先前的GPIB (通用接口總結)總線和VXI總線速度更快、穩(wěn)定性更好，這里可簡單說說，像GPIB總線一般最多只能做到500k/s的速度，現(xiàn)在基本上已經(jīng)退出市場了 ；VXI總線技術相對成熟，傳輸速度最高能達到40M/s ^SPXI總線技術更快，傳輸速度最高能達到132M/S，另外PXI總線是以Compact PCI為基礎的，就是大家熟知PCI總線，所以它兼有PCI總線的良好的兼容性、可擴展性等優(yōu)點，成為目前儀器總線技術的發(fā)展方向。

【發(fā)明內(nèi)容】

[0003]本實用新型要解決的技術問題是提供一種傳輸速度快，安全性能高，穩(wěn)定性好的多通道數(shù)據(jù)控制系統(tǒng)結構。
[0004]為解決上述技術方案，本實用新型采用如下技術方案:
[0005]本實用新型的一種多通道數(shù)據(jù)控制系統(tǒng)結構，包括數(shù)據(jù)信號輸入端、DSP數(shù)字信號處理器、PXI控制器、供電電源、PXI總線、數(shù)據(jù)存儲模塊、數(shù)據(jù)信號輸出端，所述的DSP數(shù)字信號處理器設置在數(shù)據(jù)信號輸入端和數(shù)據(jù)信號輸出端之間，所述的PXI控制器設置在DSP數(shù)字信號處理器和數(shù)據(jù)信號輸出端之間，所述的數(shù)據(jù)存儲模塊與DSP數(shù)字信號處理器相連接，所述的數(shù)據(jù)信號輸入端、供電電源、PXI總線和PXI控制器依次連接。
[0006]作為優(yōu)選的技術方案，所述的DSP數(shù)字信號處理器內(nèi)設置有數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器和數(shù)據(jù)交換模塊，所述的數(shù)據(jù)信號輸入端、數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器、數(shù)據(jù)交換模塊、PXI控制器和數(shù)據(jù)信號輸出端依次串聯(lián)。
[0007]作為優(yōu)選的技術方案，所述的數(shù)據(jù)采集模塊與PXI控制器之間連接有數(shù)據(jù)檢測裝置，所述的數(shù)據(jù)檢測裝置包括數(shù)據(jù)檢測模塊、微處理器和報警裝置，所述的數(shù)據(jù)采集模塊、數(shù)據(jù)檢測模塊、微處理器、報警裝置和PXI控制器依次串聯(lián)。
[0008]作為優(yōu)選的技術方案，所述的數(shù)據(jù)存儲模塊包括本地安全存儲器和本地危險存儲器。
[0009]本實用新型多通道數(shù)據(jù)控制系統(tǒng)結構的有益效果是:通過多通道數(shù)據(jù)實時傳輸與處理技術的創(chuàng)新:采 用最先進的PXI總線技術實現(xiàn)數(shù)據(jù)的高速傳輸，運用最新的DSP芯片加FPGA組合構成信號采集與處理的基本模塊，完成多DSP并行處理功能，而且還能識別數(shù)據(jù)信號的安全性，可以將不安全的數(shù)據(jù)隔離，儲存于本地危險存儲器內(nèi)，而將安全的數(shù)據(jù)傳輸并且儲存于本地安全存儲器內(nèi)，實現(xiàn)數(shù)據(jù)安全、穩(wěn)定、高速傳輸。
【專利附圖】

【附圖說明】
[0010]為了易于說明，本實用新型由下述的具體實施例及附圖作以詳細描述。
[0011]圖1為本實用新型多通道數(shù)據(jù)控制系統(tǒng)結構的整體結構示意圖。
【具體實施方式】
[0012]下面結合附圖對本實用新型的優(yōu)選實施例進行詳細闡述，以使本實用新型的優(yōu)點和特征能更易于被本領域技術人員理解，從而對本實用新型的保護范圍做出更為清楚明確的界定。
[0013]請參閱圖1所示，本實用新型的一種多通道數(shù)據(jù)控制系統(tǒng)結構，包括數(shù)據(jù)信號輸入端、DSP數(shù)字信號處理器、PXI控制器、供電電源、PXI總線、數(shù)據(jù)存儲模塊、數(shù)據(jù)信號輸出端，所述的DSP數(shù)字信號處理器設置在數(shù)據(jù)信號輸入端和數(shù)據(jù)信號輸出端之間，所述的PXI控制器設置在DSP數(shù)字信號處理器和數(shù)據(jù)信號輸出端之間，所述的數(shù)據(jù)存儲模塊與DSP數(shù)字信號處理器相連接，所述的數(shù)據(jù)信號輸入端、供電電源、PXI總線和PXI控制器依次連接。
[0014]所述的DSP數(shù)字信號處理器內(nèi)設置有數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器和數(shù)據(jù)交換模塊，所述的數(shù)據(jù)信號輸入端、數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器、數(shù)據(jù)交換模塊、PXI控制器和數(shù)據(jù)信號輸出端依次串聯(lián)。
[0015]所述的數(shù)據(jù)采集模塊與PXI控制器之間連接有數(shù)據(jù)檢測裝置，所述的數(shù)據(jù)檢測裝置包括數(shù)據(jù)檢測模塊、微處理器和報警裝置，所述的數(shù)據(jù)采集模塊、數(shù)據(jù)檢測模塊、微處理器、報警裝置和PXI控制器依次串聯(lián)，所述的傳輸數(shù)據(jù)經(jīng)過數(shù)據(jù)檢測模塊判斷處理，再通過微處理器檢測分析，最后通過PXI控制器執(zhí)行操作，并且將安全數(shù)據(jù)傳輸出去。
[0016]所述的數(shù)據(jù)存儲模塊包括本地安全存儲器和本地危險存儲器，通過數(shù)據(jù)檢測裝置檢測傳輸?shù)臄?shù)據(jù)是否安全，如果傳輸?shù)臄?shù)據(jù)具有危險性，則由PXI控制器控制，將不安全的數(shù)據(jù)隔離，儲存于本地危險存儲器內(nèi)，而將安全的數(shù)據(jù)傳輸并且儲存于本地安全存儲器內(nèi)，報警裝置則起到了報警提示作用。
[0017]本實用新型多通道數(shù)據(jù)控制系統(tǒng)結構的有益效果是:通過多通道數(shù)據(jù)實時傳輸與處理技術的創(chuàng)新:采用最先進的PXI總線技術實現(xiàn)數(shù)據(jù)的高速傳輸，運用最新的DSP芯片加FPGA組合構成信號采集與處理的基本模塊，完成多DSP并行處理功能，而且還能識別數(shù)據(jù)信號的安全性，可以將不安全的數(shù)據(jù)隔離，儲存于本地危險存儲器內(nèi)，而將安全的數(shù)據(jù)傳輸并且儲存于本地安全存儲器內(nèi)，實現(xiàn)數(shù)據(jù)安全、穩(wěn)定、高速傳輸。
[0018]以上所述，僅為本實用新型的【具體實施方式】，但本實用新型的保護范圍并不局限于此，任何不經(jīng)過創(chuàng)造性勞動想到的變化或替換，都應涵蓋在本實用新型的保護范圍之內(nèi)。因此，本實用新型的保護范圍應該以權利要求書所限定的保護范圍為準。
【權利要求】
1.一種多通道數(shù)據(jù)控制系統(tǒng)結構，其特征在于:包括數(shù)據(jù)信號輸入端、DSP數(shù)字信號處理器、PXI控制器、供電電源、PXI總線、數(shù)據(jù)存儲模塊、數(shù)據(jù)信號輸出端，所述的DSP數(shù)字信號處理器設置在數(shù)據(jù)信號輸入端和數(shù)據(jù)信號輸出端之間，所述的PXI控制器設置在DSP數(shù)字信號處理器和數(shù)據(jù)信號輸出端之間，所述的數(shù)據(jù)存儲模塊與DSP數(shù)字信號處理器相連接，所述的數(shù)據(jù)信號輸入端、供電電源、PXI總線和PXI控制器依次連接。
2.根據(jù)權利要求1所述的多通道數(shù)據(jù)控制系統(tǒng)結構，其特征在于:所述的DSP數(shù)字信號處理器內(nèi)設置有數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器和數(shù)據(jù)交換模塊，所述的數(shù)據(jù)信號輸入端、數(shù)據(jù)采集模塊、DSP芯片、FPGA編碼器、數(shù)據(jù)交換模塊、PXI控制器和數(shù)據(jù)信號輸出端依次串聯(lián)。
3.根據(jù)權利要求1或2所述的多通道數(shù)據(jù)控制系統(tǒng)結構，其特征在于:所述的數(shù)據(jù)采集模塊與PXi控制器之間連接有數(shù)據(jù)檢測裝置，所述的數(shù)據(jù)檢測裝置包括數(shù)據(jù)檢測模塊、微處理器和報警裝置，所述的數(shù)據(jù)采集模塊、數(shù)據(jù)檢測模塊、微處理器、報警裝置和PXI控制器依次串聯(lián)。
4.根據(jù)權利要求1所述的多通道數(shù)據(jù)控制系統(tǒng)結構，其特征在于:所述的數(shù)據(jù)存儲模塊包括本地安全存儲器和本地危險存儲器。
【文檔編號】G06F17/40GK203502963SQ201320646653
【公開日】2014年3月26日 申請日期:2013年10月21日 優(yōu)先權日:2013年10月21日
【發(fā)明者】俞冬麗, 胡新華, 鄭漢卿 申請人:金華職業(yè)技術學院