一種用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型將現(xiàn)有計(jì)算機(jī)搭配一種平行硬件搜索系統(tǒng)，用以建構(gòu)大眾負(fù)擔(dān)得起的人工智能計(jì)算機(jī)。這樣的計(jì)算機(jī)可被視為一種圖靈機(jī)，使用執(zhí)行人工智能的邏輯推理方式來取代傳統(tǒng)計(jì)算機(jī)依序處理程序指令的方式。本實(shí)用新型提供的平行硬件搜索系統(tǒng)采用平行化及硬件化的虛擬B樹搜索、階層分頁與哈希等技術(shù)來處理大量數(shù)據(jù)。此系統(tǒng)已被成功地建立在一張PCIE適配卡上，主要包含：一顆Xilinx的Kintex7FPGA芯片及兩個(gè)DDR3內(nèi)存模塊。FPGA芯片中包含：32個(gè)32位處理器單元、一個(gè)PCIE控制器、一個(gè)搜索/刪除/插入控制器、兩個(gè)DRAM控制器。
【專利說明】一種用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種平行硬件搜索系統(tǒng)，特別涉及一種用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)。

【背景技術(shù)】
[0002]在喬姆斯基階層(Chomsky hierarchy)的定義中，目前使用于計(jì)算器的語言文法被定義為無關(guān)上下文(context-free),而圖靈機(jī)(Turing Machine)則被定義為最高階的文法。不同于現(xiàn)今計(jì)算器依序處理程序指令的方式，PROLOG語言每一步驟都需要搜索和處理horn clause (rule或fact),以用于執(zhí)行人工智能的邏輯推理，因此，搜索成為這種語言最大的瓶頸。
[0003]20世紀(jì)80年代，日本政府提出第五代計(jì)算機(jī)研究計(jì)劃，PROLOG被用作這個(gè)計(jì)劃的主要語言。在2011年，IBM的超級(jí)計(jì)算器“WATSON”已經(jīng)被證明比人類更聰明。云端計(jì)算技術(shù)被用來解決PROLOG的搜索問題。WATSON在網(wǎng)絡(luò)上包含了將近3000臺(tái)服務(wù)器，蘋果計(jì)算機(jī)公司的Siri則將此技術(shù)進(jìn)一步應(yīng)用于日常生活，唯有跨國大企業(yè)才有能力擁有如此龐大又昂貴的計(jì)算器系統(tǒng)。機(jī)器人技術(shù)近年來有很好的進(jìn)展。然而，設(shè)計(jì)一個(gè)大眾負(fù)擔(dān)得起的人工智能計(jì)算機(jī)系統(tǒng)，以促進(jìn)機(jī)器人產(chǎn)業(yè)仍然是一個(gè)具有挑戰(zhàn)性的任務(wù)。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型提供了一種用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)，用于解決PROLOG的搜索問題。
[0005]本實(shí)用新型提供的用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)，包括:
[0006]若干個(gè)處理器單元(PU)，每一個(gè)處理器單元一次可以處理多個(gè)數(shù)據(jù)位，假設(shè)處理器單元的個(gè)數(shù)為m,連接m個(gè)BRAM單元及一跨處理器單元邏輯電路(Inter ProcessingUnit Logic)，處理器單元用于處理與其有連接關(guān)系的BRAM單元的數(shù)據(jù)，跨處理器單元邏輯電路用于實(shí)現(xiàn)處理器單元之間的邏輯連接功能，其中，當(dāng)m = 32時(shí)，32個(gè)處理器單元中的其中一個(gè)處理器單元必須進(jìn)入休息狀態(tài)，本實(shí)用新型中的每一頁的最大記錄數(shù)為961 (=31*31)，因此，搜索一頁不會(huì)超過兩個(gè)比較數(shù)，每筆記錄包含一個(gè)搜索值的區(qū)段和對(duì)象指針(object pointer)區(qū)段,搜索值的大小可以達(dá)到一百多bytes ;
[0007]—個(gè)PCIE接口控制器，用以連接用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)及一外部計(jì)算機(jī)，并接收外部計(jì)算機(jī)發(fā)出的指令；
[0008]一個(gè)搜索/刪除/插入控制器，用以連接處理器單元及BRAM單元，接收外部計(jì)算機(jī)的指令進(jìn)行搜索/刪除/插入運(yùn)算；其中，m個(gè)BRAM單元連接外部的若干個(gè)DRAM控制器，并接收來自若干個(gè)DRAM控制器的數(shù)據(jù)。
[0009]另外，當(dāng)上述結(jié)構(gòu)的用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)與外部計(jì)算機(jī)和外部的DRAM單元連接時(shí)，每一頁的數(shù)據(jù)通過DRAM控制器被存儲(chǔ)在外部的DRAM單元中，頁的記錄可以存儲(chǔ)在外部的DRAM單元中，也可以從DRAM單元中取出頁中的記錄并分發(fā)到32個(gè)BRAM單元以進(jìn)行搜尋、刪除、插入運(yùn)算，且增加DRAM單元數(shù)可加快頁的傳輸時(shí)間。
[0010]其中，通過PCIE接口控制器，外部計(jì)算機(jī)可從硬盤將一頁數(shù)據(jù)傳送到BRAM單元，也可收集或修改在BRAM單元的該頁數(shù)據(jù)，外部計(jì)算機(jī)可以經(jīng)由PCIE接口控制器下指令給搜索/刪除/插入控制器及DRAM控制單元，依指令執(zhí)行5種不同的運(yùn)算:搜索、刪除、插入、傳輸數(shù)據(jù)，從BRAM到DRAM、或由DRAM到BRAM。
[0011]于本實(shí)用新型中，假設(shè)某頁有N筆記錄，處理刪除時(shí)，先用搜索找到刪除記錄的位置LOCAT1N = N，然后記錄從1+1到N左移一次。如果一筆新記錄要插入此位置，需要確定此記錄有不同的搜索值，然后所有記錄從N到I右移一次。最后計(jì)算機(jī)將這個(gè)記錄送到位置I，這兩種運(yùn)算可以使用32個(gè)處理器單元來平行處理。于本實(shí)用新型中，每一筆在該頁的記錄需具有不同于其他記錄的搜索值。在某些情況下，多個(gè)對(duì)象可能有相同的檢索值，這時(shí)，本實(shí)用新型中的對(duì)象指針指向的對(duì)象為一個(gè)包含幾個(gè)指針的數(shù)組，然后，這些對(duì)象可以通過數(shù)組——被取出來。
[0012]進(jìn)一步的，本實(shí)用新型提供的用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)用于建構(gòu)人工智能計(jì)算機(jī)。
[0013]進(jìn)一步的，本實(shí)用新型提供的用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)通過一界面與一計(jì)算機(jī)連接，用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)運(yùn)作時(shí)，使計(jì)算機(jī)語言文法從無關(guān)上下文(Context Free)層次提升至圖靈機(jī)(Turing Machine)層次。
[0014]本實(shí)用新型解決了 PROLOG語言長期存在的搜索問題。由于PROLOG語言具備了圖靈機(jī)完整的特性，因此插入本實(shí)用新型的平行硬件搜索系統(tǒng)適配卡的計(jì)算機(jī)具備人工智能功能，可被視為一種圖靈機(jī)。數(shù)學(xué)上可證明，對(duì)任何處理器單元總數(shù)量，本實(shí)用新型的方法全部可以真正地平行處理。

【專利附圖】

【附圖說明】
[0015]為了詳細(xì)地了解本實(shí)用新型上述的參考特性，可參考實(shí)施例來獲得，其某些實(shí)施例繪示在附加圖中。然而，需要注意的是，附加圖僅繪示本實(shí)用新型典型的實(shí)施例，且因此其并不會(huì)限制其范圍，本實(shí)用新型可容許其他等效的實(shí)施例。
[0016]圖1為本實(shí)用新型一實(shí)施例中使用階層分頁結(jié)構(gòu)來處理大量數(shù)據(jù)的示意圖；
[0017]圖2為本實(shí)用新型一實(shí)施例中包含平行硬件搜索系統(tǒng)的計(jì)算機(jī)架構(gòu)的示意圖；
[0018]圖3為本實(shí)用新型一實(shí)施例中平行硬件搜索系統(tǒng)分配961筆記錄給32個(gè)處理器單元的示意圖；
[0019]圖4為用數(shù)學(xué)公式在圖4的數(shù)據(jù)進(jìn)行搜索時(shí)所推演出的虛擬B樹的示意圖；
[0020]圖5為本實(shí)用新型一實(shí)施例中平行硬件搜索系統(tǒng)使用32個(gè)處理器單元進(jìn)行搜索的時(shí)序不意圖。
[0021]附圖標(biāo)記說明:02_平行硬件搜索系統(tǒng)；021_處理器單元(PU) ;022_跨處理器單元邏輯電路；023-DRAM 單元；024-BRAM 單元((FPGA 中的 DUAL PORT RAM)單元)；025_PCIE控制單元；026-個(gè)人計(jì)算機(jī)(PC) ；027-搜索/刪除/插入控制器；028-DRAM控制單元。

【具體實(shí)施方式】
[0022]于一實(shí)施例中，本實(shí)用新型的搜索系統(tǒng)使用階層分頁結(jié)構(gòu)以有效地實(shí)現(xiàn)大容量數(shù)據(jù)的搜索。本實(shí)用新型中，可完全使用純硬件來實(shí)現(xiàn)搜索操作，四種數(shù)學(xué)公式被用來仿真虛擬的B-樹結(jié)構(gòu)，而每一個(gè)公式都可在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行完成。
[0023]本實(shí)用新型的搜索硬件模塊，成功地建立在Xilinx的Kintex7芯片中，硬件模塊包含32個(gè)處理器單元(PU)、一個(gè)PCIE控制器、一個(gè)搜索/刪除/插入控制器、兩個(gè)DRAM控制器，而每一個(gè)處理器單元一次可以處理32個(gè)數(shù)據(jù)位，這種架構(gòu)可有效的解決PROLOG的搜索問題，因此，目前計(jì)算器的主要語言文法可從無關(guān)上下文的層次提升到圖靈機(jī)的層次。
[0024]首先參考圖1，圖1為本實(shí)用新型的實(shí)施例中使用階層分頁結(jié)構(gòu)來處理大量數(shù)據(jù)的示意圖。由圖1可知，處理器單元總數(shù)為m = 32，且一個(gè)處理器單元必須進(jìn)入休息狀態(tài)，本實(shí)用新型的方法中的每一頁的最大記錄數(shù)為961 ( = 31*31)。因此，搜索一頁不會(huì)超過兩個(gè)比較數(shù)。每筆記錄包含一個(gè)搜索值的區(qū)段和對(duì)象指針(object pointer)區(qū)段。搜索值的大小可以達(dá)到一百多bytes。
[0025]圖2為本實(shí)用新型的實(shí)施例中包含平行硬件搜索系統(tǒng)的計(jì)算機(jī)架構(gòu)示意圖。此實(shí)施例中包含平行硬件搜索系統(tǒng)02，其中，各個(gè)處理器單元021通過跨處理器單元邏輯電路022相互連接溝通，每一頁的數(shù)據(jù)通過本實(shí)用新型平行硬件搜索系統(tǒng)02的DRAM控制單元028被儲(chǔ)存在圖2中的DRAM單元023。在圖2中，BRAM為FPGA芯片中提供的DUAL PORT
RAM內(nèi)存可存取32個(gè)數(shù)據(jù)位，于各個(gè)BRAM單元024 (BraMpBraM2......BRAM32)中，頁的記錄可以被儲(chǔ)存在DRAM，或從DRAM取出頁中的記錄，然后分發(fā)到32個(gè)BRAM單元024以進(jìn)行搜尋、刪除、插入運(yùn)算，而且增加DRAM單元數(shù)可加快頁的傳輸時(shí)間。
[0026]通過PCIE (可用USB或SATA)控制單元025，個(gè)人計(jì)算機(jī)(PC) 026可從硬盤將一頁數(shù)據(jù)傳送到BRAM單元024，也可收集或修改在BRAM單位的該頁數(shù)據(jù)。個(gè)人計(jì)算機(jī)026可以經(jīng)由PCIE控制單元025下指令給搜索/刪除/插入控制器027及DRAM控制單元028，依指令執(zhí)行5種不同的運(yùn)算:搜索、刪除、插入、傳輸數(shù)據(jù)，從BRAM到DRAM、或由DRAM到BRAM。
[0027]圖3為本實(shí)用新型的一實(shí)施例中平行硬件搜索系統(tǒng)依排序大小的順序分配961筆記錄給32個(gè)處理器單元的示意圖。記錄的位置(locat1n)被用來代表每一筆記錄,這個(gè)位置是根據(jù)記錄的搜索值在頁中排序后產(chǎn)生的名次。在每列中的記錄被儲(chǔ)存在與每一個(gè)處理器單元有連接關(guān)系的BRAM單元。圖4為用四個(gè)無符號(hào)數(shù)的公式在圖3的數(shù)據(jù)結(jié)構(gòu)進(jìn)行搜索時(shí)所推演出來的虛擬B樹的示意圖。如果處理器單元數(shù)為2k，其中k是整數(shù)，因此除法可以使用左移位來實(shí)現(xiàn)，每一個(gè)公式可以因此在一個(gè)時(shí)鐘周期之內(nèi)處理完成。
[0028]處理器單元的指針用Pindex來表示,32個(gè)處理器單元的Pindex值為從I到32,并且Puci被視為ro32。于本實(shí)用新型中，用已知位置即可算出負(fù)責(zé)此筆記錄的處理器單元的Pindex值，其公式為:Pindex = mod (LOCAT1N, m)。最初的搜索范圍是從位置I到位置961,因此下界中的位置被定義為LowerBound = I,并且上界的位置被定義為UpperBound =961，DLB被定義為LowerBound-1且處理此筆記錄的處理器單元將進(jìn)入休息狀態(tài)，休息狀態(tài)的處理器單元其指數(shù)被定義為RPindex = mod(DLB, m)。在樹結(jié)構(gòu)的每一個(gè)層(LEVEL)中，搜索范圍被劃分成m-Ι個(gè)數(shù)據(jù)區(qū)塊(Block)，數(shù)據(jù)區(qū)塊的大小定義為BlockSize =BlockSize=(m-1)leveh，其中 LEVEL 為樹結(jié)構(gòu)的層別。當(dāng) LEVEL = 2 時(shí)，BlockSize 為 31。當(dāng) LEVEL=I時(shí)，BlockSize為I。所有BlockSize的值已被預(yù)先儲(chǔ)存在系統(tǒng)中。
[0029]如圖4所示，搜索開始時(shí)最上層為LEVEL = 2，所以BlockSize為31，而DLB的初始值被指定為0，由此可知PU32進(jìn)入休息狀態(tài)，PU31-PU1的PATH值分別為1-31，其LOCAT1N值分別為31，62，…，961。搜索值與標(biāo)準(zhǔn)值(criteria)相比后，跨處理器單元邏輯電路可得知標(biāo)準(zhǔn)值是介于I3U26的LOCAT1N = 186和PU25的LOCAT1N = 217之間，因此，下次循環(huán)的DLB值為較小的LOCAT1N值，所以DLB = 186且PU26將進(jìn)入休息狀態(tài)。接著，進(jìn)行搜索B樹的最底層(LEVEL = I)且BlockSize為I，搜索范圍縮減成原來范圍的1/31，即范圍為L0CAT10N187-217,PU26以外的31個(gè)處理器單元再搜索一次就可得知結(jié)果，并將其對(duì)象指針儲(chǔ)存于緩存器D04。
[0030]圖5為本實(shí)用新型一實(shí)施例中平行硬件搜索系統(tǒng)使用32個(gè)處理器單元進(jìn)行搜索頁中961筆記錄的時(shí)序示意圖。于本實(shí)施例中，處理器單元需要做兩次比較，而且記錄長度(Record Size)為四個(gè)32位，其中搜索值長度為三個(gè)32位，對(duì)象指針長度為一個(gè)32位。當(dāng)start = ’I’時(shí)搜索開始,并在start = ’O’時(shí)完成，共需要兩個(gè)循環(huán)。這個(gè)時(shí)序圖是用Xilinx的軟件ISEDesign Suite仿真硬件描述語言得到的結(jié)果,虛擬樹的第二層的搜索步驟詳細(xì)描述如下:
[0031]步驟一:在state = SO, LEVEL = 2, BlockSize = 31, DLB = 0,由 RPindex =mod (DLB, m)找到進(jìn)入休息狀態(tài)處理器單元的索引值RPindex = O ；
[0032]步驟二:在state = SI，每一個(gè)處理器單元代表的路徑的計(jì)算公式為:
[0033]PATH = RPindex - Pindex (如果 LEVEL 為奇數(shù));
[0034]PATH = Pindex - Ppindex (如果 LEVEL 為偶數(shù));
[0035]休息狀態(tài)處理器單元的路徑值=O。其余m-Ι個(gè)工作狀態(tài)處理器單元其代表路徑值分別為I至m-1;
[0036]步驟三:在state = S2，虛擬B樹中此層的搜索范圍被m_l個(gè)工作狀態(tài)處理器單元切割成m-Ι個(gè)數(shù)據(jù)區(qū)塊，每一個(gè)處理器單元計(jì)算其代表的區(qū)塊中的最大位置值，計(jì)算公式為:LOCAT1N = DLB+PATH*BlockSize ；
[0037]步驟四:在state = S3，將上步驟的位置值轉(zhuǎn)換成搜索值在內(nèi)存的物理地址(PAddress):PAddress = L0CAT10N*RecordSize/m ；
[0038]步驟五:在state = S4, PAddress的值送到BRAM地址緩存器；
[0039]步驟六:在state = S5，BRAM讀取數(shù)據(jù)需要一個(gè)時(shí)鐘延遲；
[0040]步驟七:在state = S6,每一處理器單元將3個(gè)32位搜索值與標(biāo)準(zhǔn)值(criteria)相比；
[0041]步驟八:在state = S7，如果有一個(gè)處理器單元發(fā)現(xiàn)其搜索值與標(biāo)準(zhǔn)值相同，其32位的對(duì)象指針，將被存放到緩存器D04且結(jié)束搜索運(yùn)算，否則，儲(chǔ)存O (null)表示未發(fā)現(xiàn)指標(biāo)；
[0042]步驟九:在state = S8,跨處理器單兀邏輯電路(Inter Processing Unit Logic)得知搜索值介于其中兩個(gè)工作處理器單元之間，且搜索值較小的處理器單元的位置設(shè)定為下循環(huán)的DLB值；
[0043]步驟十:在state = S9，DLB被廣播到所有的處理器單元，然后返回下個(gè)循環(huán)；
[0044]執(zhí)行下一層相似的十個(gè)步驟，搜索就可完成并將其對(duì)象指針:“63636969”儲(chǔ)存于緩存器D04。
[0045]于本實(shí)用新型中，假設(shè)某頁有N筆記錄，處理刪除時(shí)，先用搜索找到刪除記錄的位置LOCAT1N = N，然后記錄從1+1到N左移一次。如果一筆新記錄要插入此位置，需要確定此記錄有不同的搜索值，然后所有記錄從N到I右移一次。最后計(jì)算機(jī)將這個(gè)記錄送到位置I，這兩種運(yùn)算可以使用32個(gè)處理器單元來平行處理。于本實(shí)用新型中，每一筆在該頁的記錄需具有不同于其他記錄的搜索值。在某些情況下，多個(gè)對(duì)象可能有相同的檢索值，這時(shí)，本實(shí)用新型中的對(duì)象指針指向的對(duì)象為一個(gè)包含幾個(gè)指針的數(shù)組，然后，這些對(duì)象可以通過數(shù)組——被取出來。
[0046]請(qǐng)參考圖1，于圖1的數(shù)據(jù)中，使用本實(shí)用新型的方法搜索0.8875X 109( = 316)筆記錄需要6個(gè)比較數(shù)。目前的計(jì)算器使用二進(jìn)制搜索法(binary search),6個(gè)比較數(shù)只能搜索63( = 26-1)筆記錄。本實(shí)用新型的方法結(jié)合哈希技術(shù)，此哈希共有314個(gè)桶(buckets),在最好的情況下，需I個(gè)比較數(shù)來搜索0.8875 X 19筆記錄。在最壞的情況下需要6個(gè)比較數(shù)。平均比較數(shù)是2。本實(shí)用新型的方法用純硬件搜索，因此處理每一個(gè)比較都比現(xiàn)在的計(jì)算器更快且更可靠。
[0047]在圖3中處理器單元數(shù)目為32，此頁的窗體被用來建構(gòu)圖4中具有兩層的虛擬B-樹第一層的節(jié)點(diǎn)。很明顯地可看出，每一個(gè)處理器單元處理的記錄都存在于它自己的BRAM單元。第一層的31個(gè)節(jié)點(diǎn)的邊緣記錄則被用來建構(gòu)第二層的節(jié)點(diǎn)。很明顯所有B-樹結(jié)構(gòu)的節(jié)點(diǎn)中，每一個(gè)處理器單元都處理它自己的BRAM單元的記錄。如果處理器單元總數(shù)是任何值，近似圖3中的窗體可建構(gòu)形成近似圖4的虛擬B-樹結(jié)構(gòu)且具有多層，在第一層的節(jié)點(diǎn)，此層中的每一個(gè)處理器單元處理的記錄皆存在于其自己的BRAM單元。假設(shè)在第i層每一個(gè)處理器單元處理的記錄在其自己的BRAM單元是正確的，可以很容易地證明，在第i+Ι層中，每一個(gè)處理器單元處理的記錄皆在其自己的BRAM單元之中，因?yàn)樗械牡趇+Ι層節(jié)點(diǎn)，全部由第i層節(jié)點(diǎn)的邊緣記錄形成，因此，在數(shù)學(xué)上可證明，對(duì)任何處理器單元總數(shù)量，本實(shí)用新型的方法全部可以真正地進(jìn)行平行處理。
[0048]本實(shí)用新型解決了 PROLOG語言長期存在的搜索問題。由于PROLOG語言具備了圖靈機(jī)完整的特性，因此插入本實(shí)用新型的平行硬件搜索系統(tǒng)適配卡的計(jì)算機(jī)具備人工智能功能，可被視為一種圖靈機(jī)。
[0049]雖然前文系針對(duì)本實(shí)用新型的實(shí)施例，但在不偏離本實(shí)用新型的基本范圍下可設(shè)計(jì)出其它及另外的實(shí)施例，本實(shí)用新型的范圍由權(quán)利要求限定的范圍所界定。
【權(quán)利要求】
1.一種用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)，其特征在于，包括: 若干個(gè)處理器單元，假設(shè)處理器單元的個(gè)數(shù)為m，連接m個(gè)BRAM單元及一跨處理器單元邏輯電路，處理器單元用于處理與其有連接關(guān)系的BRAM單元的數(shù)據(jù)，跨處理器單元邏輯電路用于實(shí)現(xiàn)處理器單元之間的邏輯連接功能； 一個(gè)PCIE接口控制器，用以連接所述用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)及一外部計(jì)算機(jī)，并接收所述外部計(jì)算機(jī)發(fā)出的指令； 一個(gè)搜索/刪除/插入控制器，用以連接所述處理器單元及所述BRAM單元，接收所述外部計(jì)算機(jī)的指令進(jìn)行搜索/刪除/插入運(yùn)算；其中，所述m個(gè)BRAM單元連接外部的若干個(gè)DRAM控制器，并接收來自所述若干個(gè)DRAM控制器的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)，其特征在于，所述用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)用于建構(gòu)人工智能計(jì)算機(jī)。
3.根據(jù)權(quán)利要求1所述的用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)，其特征在于，所述用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)通過一界面與一計(jì)算機(jī)連接，用以建構(gòu)人工智能計(jì)算機(jī)的平行硬件搜索系統(tǒng)運(yùn)作時(shí)，使計(jì)算機(jī)語言文法從無關(guān)上下文層次提升至圖靈機(jī)層次。
【文檔編號(hào)】G06F17/30GK203941525SQ201320658123
【公開日】2014年11月12日 申請(qǐng)日期:2013年10月23日 優(yōu)先權(quán)日:2013年10月4日
【發(fā)明者】許文龍 申請(qǐng)人:高霆科技股份有限公司