一種數(shù)據(jù)傳輸設(shè)備的存儲(chǔ)陣列板卡的制作方法
【專利摘要】本實(shí)用新型公開了一種數(shù)據(jù)傳輸設(shè)備的存儲(chǔ)陣列板卡，包括FPGA、本地存儲(chǔ)器、時(shí)間電路、12個(gè)LVDS接收線對(duì)與12個(gè)LVDS發(fā)送線對(duì)，所述LVDS接收線對(duì)的輸出端與所述FPGA的輸入端連接，所述本地存儲(chǔ)器的數(shù)據(jù)端口與所述FPGA的數(shù)據(jù)端口連接，所述時(shí)間電路的觸發(fā)輸出端與所述FPGA的觸發(fā)輸入端連接，所述FPGA的輸出端與所述LVDS發(fā)送線對(duì)的輸入端連接。本實(shí)用新型實(shí)現(xiàn)12通道高速LVDS數(shù)據(jù)傳輸，能夠方便快捷地?cái)U(kuò)展服務(wù)器硬盤的存儲(chǔ)空間，能滿足用戶大存儲(chǔ)使用的需求，且能根據(jù)不同的存儲(chǔ)需求有效進(jìn)行成本控制。
【專利說(shuō)明】一種數(shù)據(jù)傳輸設(shè)備的存儲(chǔ)陣列板卡
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種數(shù)據(jù)傳輸設(shè)備，尤其涉及一種數(shù)據(jù)傳輸設(shè)備的存儲(chǔ)陣列板卡。
【背景技術(shù)】
[0002]隨著計(jì)算機(jī)技術(shù)突飛猛進(jìn)的發(fā)展，人們對(duì)其依賴越來(lái)越強(qiáng)，對(duì)計(jì)算機(jī)的存儲(chǔ)空間和運(yùn)行速度等要求也越來(lái)越高，而通常服務(wù)器所配置的硬盤存儲(chǔ)空間，常常達(dá)不到大容量存儲(chǔ)的需求，但若設(shè)置多個(gè)存儲(chǔ)硬盤，在存儲(chǔ)要求時(shí)又會(huì)造成設(shè)備浪費(fèi)。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的就在于為了解決上述問(wèn)題而提供一種結(jié)構(gòu)簡(jiǎn)單，存儲(chǔ)效果好的數(shù)據(jù)傳輸設(shè)備的存儲(chǔ)陣列板卡。
[0004]本實(shí)用新型通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)上述目的:
[0005]本實(shí)用新型包括FPGA、本地存儲(chǔ)器、時(shí)間電路、12個(gè)LVDS接收線對(duì)與12個(gè)LVDS發(fā)送線對(duì)，所述LVDS接收線對(duì)的輸出端與所述FPGA的輸入端連接，所述本地存儲(chǔ)器的數(shù)據(jù)端口與所述FPGA的數(shù)據(jù)端口連接，所述時(shí)間電路的觸發(fā)輸出端與所述FPGA的觸發(fā)輸入端連接，所述FPGA的輸出端與所述LVDS發(fā)送線對(duì)的輸入端連接。
[0006]進(jìn)一步地，所述本地存儲(chǔ)器為多個(gè)FLASH芯片，多個(gè)所述FLASH芯片按照陣列排序相互連接。
[0007]具體地，所述時(shí)間電路為16MHz。
[0008]本實(shí)用新型的有益效果在于:
[0009]本實(shí)用新型實(shí)現(xiàn)12通道高速LVDS數(shù)據(jù)傳輸，能夠方便快捷地?cái)U(kuò)展服務(wù)器硬盤的存儲(chǔ)空間，能滿足用戶大存儲(chǔ)使用的需求，且能根據(jù)不同的存儲(chǔ)需求有效進(jìn)行成本控制。
【專利附圖】

【附圖說(shuō)明】
[0010]圖1是本實(shí)用新型的結(jié)構(gòu)示意圖；
【具體實(shí)施方式】
[0011]下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明:
[0012]如圖1所示，本實(shí)用新型包括FPGA、本地存儲(chǔ)器、時(shí)間電路、12個(gè)LVDS接收線對(duì)與12個(gè)LVDS發(fā)送線對(duì)，所述LVDS接收線對(duì)的輸出端與所述FPGA的輸入端連接，所述本地存儲(chǔ)器的數(shù)據(jù)端口與所述FPGA的數(shù)據(jù)端口連接，所述時(shí)間電路的觸發(fā)輸出端與所述FPGA的觸發(fā)輸入端連接，所述FPGA的輸出端與所述LVDS發(fā)送線對(duì)的輸入端連接。
[0013]所述本地存儲(chǔ)器為多個(gè)FLASH芯片，多個(gè)所述FLASH芯片按照陣列排序相互連接，所述時(shí)間電路為16MHz。
[0014]存儲(chǔ)陣列板卡采用TMS320DM642+FPGA+外圍的設(shè)計(jì)方式，F(xiàn)PGA選擇SRAM型可在線重新配置的型號(hào)，上層軟件可以對(duì)板卡FPGA程序進(jìn)行重新配置，從而可以適應(yīng)不同型號(hào)、不同平臺(tái)的星載計(jì)算機(jī)的不同的總線協(xié)議以及IO定義，方便測(cè)試。
[0015]存儲(chǔ)陣列板卡實(shí)現(xiàn)12通道高速LVDS數(shù)據(jù)傳輸，大容量的數(shù)據(jù)存儲(chǔ)和回放功能。使用NB4N527S將輸入的LVDS信號(hào)轉(zhuǎn)換為板內(nèi)LVDS信號(hào)直接差分輸入到FPGAIO端口。
[0016]存儲(chǔ)陣列板卡的FLASH芯片采用美光FLASH芯片。FLASH設(shè)計(jì)為4個(gè)4*4的FLASH陣列，總共64片128GbitFLASH芯片(MT29F128G08CJ)，每個(gè)FLASH芯片含2個(gè)片選，每個(gè)片選中含2個(gè)DIE，實(shí)際上是生產(chǎn)廠家將4個(gè)32GbitFLASH芯片集成在一個(gè)封裝里，因此，32個(gè)FLASH芯片可以組成4通道*32bit*8級(jí)流水的存儲(chǔ)陣列。MT29F128G08CJ每頁(yè)的典型編程時(shí)間為900uS，按照16MHz時(shí)間，每級(jí)流水寫入一頁(yè)4K*32bit，約用時(shí)256us，8級(jí)流水執(zhí)行時(shí)間2ms，可以確保每級(jí)流水編程執(zhí)行完成。按照16M寫時(shí)間，則每個(gè)通道的帶寬約500Mbps ο
[0017]以上僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種數(shù)據(jù)傳輸設(shè)備的存儲(chǔ)陣列板卡，其特征在于:包括FPGA、本地存儲(chǔ)器、時(shí)間電路、12個(gè)LVDS接收線對(duì)與12個(gè)LVDS發(fā)送線對(duì)，所述LVDS接收線對(duì)的輸出端與所述FPGA的輸入端連接，所述本地存儲(chǔ)器的數(shù)據(jù)端口與所述FPGA的數(shù)據(jù)端口連接，所述時(shí)間電路的觸發(fā)輸出端與所述FPGA的觸發(fā)輸入端連接，所述FPGA的輸出端與所述LVDS發(fā)送線對(duì)的輸入端連接。
2.根據(jù)權(quán)利要求1所述的一種數(shù)據(jù)傳輸設(shè)備的存儲(chǔ)陣列板卡，其特征在于:所述本地存儲(chǔ)器為多個(gè)FLASH芯片，多個(gè)所述FLASH芯片按照陣列排序相互連接。
3.根據(jù)權(quán)利要求1所述的一種數(shù)據(jù)傳輸設(shè)備的存儲(chǔ)陣列板卡，其特征在于:所述時(shí)間電路為16MHz。
【文檔編號(hào)】G06F3/06GK203561979SQ201320740599
【公開日】2014年4月23日 申請(qǐng)日期:2013年11月20日 優(yōu)先權(quán)日:2013年11月20日
【發(fā)明者】葉明 , 何建樑, 曾軍華 申請(qǐng)人:成都旋極歷通信息技術(shù)有限公司