一種雙冗余時鐘的切換電路的制作方法
【專利摘要】本實用新型涉及一種雙冗余時鐘的切換電路，包括：時鐘電路A，時鐘電路B，計時電路A，計時電路B，邏輯運算電路，時鐘信號clkA與邏輯判斷電路共同控制切換開關(guān)S0的開合；時鐘信號clkB與邏輯判斷電路共同控制切換開關(guān)S1的開合；邏輯判斷電路，時鐘電路A和時鐘電路B相同，時鐘信號clkA和時鐘信號clkB相同。解決了現(xiàn)有的應(yīng)用時鐘電路的電路存在一旦時鐘電路發(fā)生故障，就導(dǎo)致整個電路無法正常工作的技術(shù)問題，本實用新型通過使用雙冗余時鐘和對應(yīng)的切換單元達(dá)到提高可靠性的目的，時鐘的切換可自動進(jìn)行，適合對時鐘可靠性要求較高的方案。
【專利說明】—種雙冗余時鐘的切換電路
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于微電子電路設(shè)計領(lǐng)域，尤其涉及一種雙冗余時鐘的切換電路。
【背景技術(shù)】
[0002]時鐘電路被廣泛應(yīng)用于各種電路中，但應(yīng)用中的電路往往只有一個時鐘電路，對于部分可靠性要求較高的電路，若該時鐘電路上電后發(fā)生故障，則使用時鐘電路的方案無法正常進(jìn)行，使整個電路遭受重大損失。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有的應(yīng)用時鐘電路的電路存在一旦時鐘電路發(fā)生故障，就導(dǎo)致整個電路無法正常工作的技術(shù)問題，本實用新型提供一種雙冗余時鐘的切換電路，通過使用雙冗余時鐘和對應(yīng)的切換單元達(dá)到提高可靠性的目的，時鐘的切換可自動進(jìn)行，適合對時鐘可靠性要求較高的方案。
[0004]本實用新型的技術(shù)解決方案是:
[0005]一種雙冗余時鐘的切換電路，其特殊之處在于，包括:
[0006]時鐘電路A，用于產(chǎn)生時鐘信號clkA ;
[0007]時鐘電路B，用于產(chǎn)生時鐘信號clkB ;
[0008]計時電路A，用于對時鐘信號clkA進(jìn)行運算產(chǎn)生信號clkA_error，并進(jìn)行寄存；
[0009]計時電路B，用于對時鐘信號clkB進(jìn)行運算產(chǎn)生信號clkB_eir0r，并進(jìn)行寄存；
[0010]邏輯運算電路，用于根據(jù)信號clkA_error和信號clkB_error分別判斷時鐘信號clkA或時鐘信號clkB是否有誤；
[0011]時鐘信號clkA與邏輯判斷電路共同控制切換開關(guān)SO的開合；
[0012]時鐘信號ClkB與邏輯判斷電路共同控制切換開關(guān)SI的開合；
[0013]邏輯判斷電路，用于根據(jù)邏輯運算電路的判斷結(jié)果輸出時鐘信號；
[0014]所述時鐘電路A和時鐘電路B相同，所述時鐘信號clkA和時鐘信號clkB相同。
[0015]上述時鐘電路A包括η個串聯(lián)的觸發(fā)器、與門電路A以及鎖存電路Α，每個觸發(fā)器A的輸出端均與與門電路A連接，所述與門電路A的輸出端與鎖存電路A連接；
[0016]所述時鐘電路B包括多個串聯(lián)的觸發(fā)器B、與門電路B以及鎖存電路B，每個觸發(fā)器B的輸出端均與與門電路B連接，所述與門電路B的輸出端與鎖存電路B連接；
[0017]所述鎖存電路A和鎖存電路B的輸出端均與邏輯運算電路連接。
[0018]切換開關(guān)SO為mos開關(guān),切換開關(guān)SI為mos開關(guān)。
[0019]本實用新型的優(yōu)點是:
[0020]1、本實用新型提供的雙冗余時鐘的切換電路及方法，該電路使用了雙冗余時鐘源，保證了時鐘的產(chǎn)生。即提供了備用時鐘源，實現(xiàn)冗余功能；切換電路完成邏輯功能，實現(xiàn)時鐘電路切換功能。
[0021]2、本實用新型通過雙冗余時鐘電路的切換達(dá)到提高電路可靠性的目的，通過切換 電路選擇正常工作的時鐘，盡量減小電路對時鐘的依賴，提高芯片產(chǎn)量。
【專利附圖】

【附圖說明】
[0022]圖1是本實用新型雙冗余時鐘的切換電路的示意圖；
[0023]圖中DFFO?DFFn為觸發(fā)器，SO-Sl為mos開關(guān)，latched A-鎖存電路A，latchedB-鎖存電路B，&A-與門電路A，&B-與門電路B。
【具體實施方式】
[0024]下面結(jié)合附圖和具體實施例，對本實用新型的技術(shù)方案進(jìn)行清楚、完整地表述。
[0025]如圖1，本實施例的雙冗余時鐘的切換電路，包括時鐘電路A和時鐘電路B，計時電路A和計時電路B均包含η個觸發(fā)器DFF電路、與門電路、鎖存電路，邏輯運算電路，邏輯判斷電路和兩個mos開關(guān)。
[0026]該電路的工作過程為:上電后，復(fù)位信號撤銷，時鐘電路A和B工作，分別產(chǎn)生clkA和clkB。時鐘電路A和B相同，clkA與clkB的頻率、相位和幅度相同。
[0027]時鐘clkA與clkB分別進(jìn)入計時電路,計時電路由η組觸發(fā)器組成，clkA進(jìn)入觸發(fā)器DFFO后，輸出clkA_0為clkA的二分頻信號，clkA_0進(jìn)入觸發(fā)器DFFl后，輸出clkA_l為clkA_0的二分頻信號，則clkA_n為clkA的第n+1次二分頻信號，將所有觸發(fā)器的輸出進(jìn)行與運算，并將與運算結(jié)果鎖存，分別產(chǎn)生clkA_err0r和clkB_err0r信號，用于判斷時鐘clkA和clkB是否有誤。
[0028]為詳細(xì)表明時鐘切換的結(jié)果，邏輯運算電路首先判斷clkA_error和clkB_error哪個表示出錯，若均無出錯則將SO開關(guān)閉合；若clkA出錯則將SI開關(guān)閉合；若clkB出錯則將SO開關(guān)閉合；若都出錯則SO和SI均不閉合。邏輯判斷電路根據(jù)邏輯運算的結(jié)果將時鐘輸出，或表明時鐘A/B錯誤，或無時鐘。
[0029]本實用新型提供的雙冗余時鐘的切換電路，該電路使用了雙冗余時鐘源，保證了時鐘的產(chǎn)生。即提供了備用時鐘源，實現(xiàn)冗余功能；切換電路完成邏輯功能，實現(xiàn)時鐘電路切換功能。本實用新型通過雙冗余時鐘電路的切換達(dá)到提高電路可靠性的目的，通過切換電路選擇正常工作的時鐘，盡量減小電路對時鐘的依賴，提高芯片產(chǎn)量。
[0030]本實用新型提供的雙冗余時鐘的切換方法，通過雙冗余時鐘電路的切換達(dá)到提高電路可靠性的目的，通過切換電路選擇正常工作的時鐘，盡量減小電路對時鐘的依賴，提高芯片產(chǎn)量。
[0031]最后應(yīng)說明的是，以上實施例僅用以說明本實用新型的技術(shù)方案，而非對其限制；盡管參照前述實施例對本實用新型進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型各實施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種雙冗余時鐘的切換電路，其特征在于，包括: 時鐘電路A，用于產(chǎn)生時鐘信號ClkA ； 時鐘電路B，用于產(chǎn)生時鐘信號clkB ； 計時電路A，用于對時鐘信號clkA進(jìn)行運算產(chǎn)生信號clkA_eir0r，并進(jìn)行寄存； 計時電路B，用于對時鐘信號clkB進(jìn)行運算產(chǎn)生信號clkB_eir0r，并進(jìn)行寄存；邏輯運算電路，用于根據(jù)信號clkA_error和信號clkB_error分別判斷時鐘信號clkA或時鐘信號clkB是否有誤； 時鐘信號clkA與邏輯判斷電路共同控制切換開關(guān)SO的開合； 時鐘信號clkB與邏輯判斷電路共同控制切換開關(guān)SI的開合； 邏輯判斷電路，用于根據(jù)邏輯運算電路的判斷結(jié)果輸出時鐘信號； 所述時鐘電路A和時鐘電路B相同，所述時鐘信號clkA和時鐘信號clkB相同。
2.根據(jù)權(quán)利要求1所述的雙冗余時鐘的切換電路，其特征在于，所述時鐘電路A包括η個串聯(lián)的觸發(fā)器、與門電路A以及鎖存電路Α，每個觸發(fā)器A的輸出端均與與門電路A連接，所述與門電路A的輸出端與鎖存電路A連接； 所述時鐘電路B包括多個串聯(lián)的觸發(fā)器B、與門電路B以及鎖存電路B，每個觸發(fā)器B的輸出端均與與門電路B連接，所述與門電路B的輸出端與鎖存電路B連接； 所述鎖存電路A和鎖存電路B的輸出端均與邏輯運算電路連接。
3.根據(jù)權(quán)利要求1或2所述的雙冗余時鐘的切換電路，其特征在于:切換開關(guān)SOSmos開關(guān)，切換開關(guān)SI為mos開關(guān)。
【文檔編號】G06F11/16GK203588253SQ201320772971
【公開日】2014年5月7日 申請日期:2013年11月27日 優(yōu)先權(quán)日:2013年11月27日
【發(fā)明者】田澤, 邵剛, 韓煒, 李世杰, 蔡葉芳, 郎靜 申請人:中國航空工業(yè)集團(tuán)公司第六三一研究所