一種射頻讀寫器及射頻識別系統(tǒng)的制作方法
【專利摘要】本實用新型屬于射頻識別【技術(shù)領(lǐng)域】，提供了一種射頻讀寫器及射頻識別系統(tǒng)。其中的射頻讀寫器是通過音頻通信接口連接讀寫應(yīng)用終端，并將對射頻處理電路與讀寫應(yīng)用終端之間的交互信號進行處理的各功能單元集成到單一的讀卡器集成芯片中，由于音頻通信接口標準成熟統(tǒng)一，用其實現(xiàn)數(shù)據(jù)傳輸，可提高射頻讀寫器的適配性，提高通用性，有利于產(chǎn)品的推廣，同時，實現(xiàn)了單芯片集成，大大降低了射頻讀寫器的體積、重量、功耗和成本，提高了射頻讀寫器的便攜性。
【專利說明】—種射頻讀寫器及射頻識別系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于射頻識別【技術(shù)領(lǐng)域】，尤其涉及一種射頻讀寫器及射頻識別系統(tǒng)?！颈尘凹夹g(shù)】
[0002]射頻讀寫器是目前被廣泛應(yīng)用在金融卡移動支付、居民健康卡讀寫與識別、公共交通卡讀寫與識別、居民身份證讀寫與識別、產(chǎn)品管理、物流管理等領(lǐng)域的無線智能讀寫裝置，可實現(xiàn)對接觸式IC卡或非接觸式IC卡的智能讀取與識別。
[0003]如圖1所示，現(xiàn)有技術(shù)提供的射頻讀寫器包括:天線、射頻處理電路、現(xiàn)場可編程門陣列芯片、處理器電路、本地顯示電路、外設(shè)接口電路。在工作時，天線用于與IC卡中作為天線的線圈形成諧振回路，產(chǎn)生具有一定諧振頻率的載波，利用該載波實現(xiàn)數(shù)據(jù)的雙向通信；射頻處理電路用于處理前端的超高頻信號；現(xiàn)場可編程門陣列芯片用于實現(xiàn)射頻協(xié)議中規(guī)定的基帶數(shù)據(jù)編解碼；處理器電路用于實現(xiàn)指令的跳轉(zhuǎn)控制和返回數(shù)據(jù)的顯示等一些操作接口 ；外設(shè)接口電路用于連接電腦、手機、存儲卡等外設(shè)；本地顯示電路用于實現(xiàn)傳輸數(shù)據(jù)的本地顯示功能。如圖2所示，其中的射頻處理電路進一步包括流向相反的兩個信號通道，分別為:發(fā)送通道，發(fā)送通道首先由頻率穩(wěn)定的石英晶體振蕩器產(chǎn)生相應(yīng)工作頻率的載波信號，該載波信號將在調(diào)制電路中由已按曼徹斯特或變型密勒或NRZ規(guī)則編碼的擬發(fā)送信息序列進行幅移鍵控調(diào)制，最后經(jīng)驅(qū)動放大電路放大后，由天線發(fā)送；接收通道，接收通道首先由濾波電路濾除天線接收到的高頻信號中的干擾和噪聲，以提取出IC卡的微弱應(yīng)答信號，繼而由放大電路并由解調(diào)電路解調(diào)后送現(xiàn)場可編程門陣列芯片進一步處理。
[0004]現(xiàn)有技術(shù)提供的上述射頻讀寫器具有下述缺點:一、處理器電路是通過外設(shè)接口電路接收具有上層應(yīng)用軟件的讀寫應(yīng)用終端發(fā)出的操作命令，讀寫應(yīng)用終端通過專用數(shù)據(jù)接口連接外設(shè)接口電路，而不同廠家采用的專用數(shù)據(jù)接口標準不一，導致射頻讀寫器的適配性不高，通用性差，不利于產(chǎn)品的推廣；二、射頻處理電路、現(xiàn)場可編程門陣列芯片、處理器電路均為分立的獨立芯片，使得射頻讀寫器的體積大、重量大、功耗和成本高、不便于射頻讀寫器的攜帶。
實用新型內(nèi)容
[0005]本實用新型的目的在于提供一種射頻讀寫器，旨在解決現(xiàn)有的射頻讀寫器采用專用數(shù)據(jù)接口連接外設(shè)，導致射頻讀寫器適配性不高的問題，以及現(xiàn)有的射頻讀寫器集成度低，導致射頻讀寫器體積大、重量大、功耗和成本高、不便于射頻讀寫器的攜帶的問題。
[0006]本實用新型是這樣實現(xiàn)的，一種射頻讀寫器，所述射頻讀寫器包括:
[0007]天線；
[0008]連接所述天線，經(jīng)由所述天線發(fā)出對IC卡進行底層操作的命令序列并對所述IC卡經(jīng)所述天線傳入的載有響應(yīng)數(shù)據(jù)的高頻信號進行處理以得到響應(yīng)信號的射頻處理電路；
[0009]連接所述射頻處理電路、并通過音頻通信接口連接讀寫應(yīng)用終端，將所述讀寫應(yīng)用終端通過所述音頻通信接口發(fā)出的命令進行解碼以得到可識別數(shù)字信號后將所述數(shù)字信號解析為命令序列后發(fā)送給所述射頻處理電路、并將所述射頻處理電路得到的所述響應(yīng)信號進行處理以得到響應(yīng)數(shù)據(jù)后通過所述音頻通信接口回傳給所述讀寫應(yīng)用終端的讀卡器集成芯片。
[0010]其中，所述讀寫器集成芯片可包括:
[0011]系統(tǒng)總線；
[0012]掛載到所述系統(tǒng)總線上的控制寄存器；
[0013]掛載到所述系統(tǒng)總線上并連接所述射頻處理電路的通信接口單元；
[0014]連接所述讀寫應(yīng)用終端的音頻通信接口 ；
[0015]掛載到所述系統(tǒng)總線上，將所述射頻處理電路通過所述通信接口單元輸入的所述響應(yīng)信號進行處理以得到響應(yīng)數(shù)據(jù)并配置所述控制寄存器的值的處理器；
[0016]連接所述讀寫應(yīng)用終端，將所述讀寫應(yīng)用終端通過所述音頻通信接口發(fā)出的所述命令進行二值化處理并提取出二值化后的跳變沿的電壓比較器；
[0017]掛載到所述系統(tǒng)總線上并連接所述讀寫應(yīng)用終端和電壓比較器，計算所述電壓比較器提取出的相鄰跳變沿之間的時間間隔并分別將每一時間間隔與所述控制寄存器的值進行比較以得到多位有效數(shù)據(jù)、并對所述處理器得到的所述響應(yīng)數(shù)據(jù)進行相應(yīng)處理后通過所述音頻通信接口將相應(yīng)處理后的響應(yīng)數(shù)據(jù)回傳給所述讀寫應(yīng)用終端的音頻信號處理單
J Li ο
[0018]進一步地，所述射頻讀寫器還可包括充電電池，所述讀寫器集成芯片還可包括:
[0019]連接所述充電電池，對所述充電電池進行短路保護、過流保護、過充保護和/或過放保護的電池保護電路；
[0020]連接所述充電電池，實現(xiàn)對所述充電電池的充放電管理并將所述充電電池的當前充電狀態(tài)實時發(fā)送給所述處理器的電池管理單元。
[0021]更進一步地，所述讀寫器集成芯片還可包括:連接外部電源或所述充電電池，將外部電源或所述充電電池輸出的電壓轉(zhuǎn)換成所述讀寫器集成芯片中各用電部分工作所需的電壓后輸出給相應(yīng)用電部分的電壓轉(zhuǎn)換單兀；
[0022]連接在所述各用電部分的供電回路中，檢測相應(yīng)用電部分的供電電壓是否異常并將檢測結(jié)果發(fā)送給所述處理器的檢測單元。
[0023]進一步地，所述讀寫器集成芯片還可包括:掛載在所述系統(tǒng)總線上的外設(shè)接口單元；所述外設(shè)接口單元包括:UART接口、USB接口、IS0/IEC7816標準接口、SP1、并行接口、I2C總線接口、SWP/eSWP接口、NFC-WI接口和/或存儲控制器；
[0024]所述IS0/IEC7816標準接口外接E-SAM卡、P-SAM卡、接觸式存儲卡、密碼卡或智能芯片卡。。
[0025]進一步地，所述讀寫器集成芯片還可包括:
[0026]隨機數(shù)發(fā)生器；
[0027]連接所述處理器的加解密單元，所述加解密單元是3DES加解密模塊、AES加解密模塊、RSA加解密模塊、SMl加解密模塊、SM2加解密模塊、SM3加解密模塊、SM4加解密模塊。
[0028]進一步地，所述讀寫器集成芯片還可包括:掛載在所述系統(tǒng)總線上、并連接所述音頻信號處理單元或所述射頻處理電路的低功耗控制單元，所述低功耗控制單元可包括:[0029]作為所述音頻信號處理單元的觸發(fā)器或所述射頻處理電路的觸發(fā)器的工作寄存器；
[0030]掛載在所述系統(tǒng)總線上且工作在所述系統(tǒng)時鐘下，在所述處理器的配置下輸出時鐘使能信號的時鐘使能寄存器；
[0031]連接所述時鐘使能寄存器和所述工作寄存器、且工作在所述系統(tǒng)時鐘下，根據(jù)所述時鐘使能信號產(chǎn)生時鐘門控信號并將所述時鐘門控信號輸出給所述工作寄存器的時鐘門控單元；
[0032]掛載在所述系統(tǒng)總線上且工作在所述系統(tǒng)時鐘下，在所述處理器的配置下輸出工作使能信號的工作使能寄存器于；
[0033]連接所述工作寄存器，根據(jù)所述工作使能信號從所述工作模式選擇單元的輸入信號中選擇所述工作寄存器的數(shù)據(jù)輸入信號并將所述數(shù)據(jù)輸入信號輸出給所述工作寄存器的工作模式選擇單元。
[0034]進一步地，所述通信接口單元可以是UART接口、USB接口、SP1、并行接口、I2C總線接口。
[0035]進一步地，所述音頻通信接口可以包括三根信號線和一根地線，所述三根信號線包括實現(xiàn)充電或所述讀寫應(yīng)用終端向所述讀寫器集成芯片的信號傳輸?shù)淖舐暤佬盘柧€、實現(xiàn)充電或所述讀寫應(yīng)用終端向所述讀寫器集成芯片的信號傳輸?shù)挠衣暤佬盘柧€和實現(xiàn)所述讀寫器集成芯片向所述讀寫應(yīng)用終端的信號傳輸?shù)脑捦残盘柧€。
[0036]上述射頻讀寫器中，所述射頻處理電路可集成于所述讀寫器集成芯片上。
[0037]上述射頻讀寫器中，所述射頻讀寫器還可包括:
[0038]連接所述天線且符合IS0/IEC14443標準、TypeA/B標準、IS0/IEC15693標準或Sony Felica標準的非接觸式IC卡芯片。
[0039]本實用新型的另一目的在于提供一種射頻識別系統(tǒng)，包括讀寫應(yīng)用終端和射頻讀寫器，所述射頻讀寫器通過音頻通信接口連接所述讀寫應(yīng)用終端，所述射頻讀寫器是如上所述的射頻讀寫器。
[0040]本實用新型提出的射頻讀寫器是通過音頻通信接口連接讀寫應(yīng)用終端，并將對射頻處理電路與讀寫應(yīng)用終端之間的交互信號進行處理的各功能單元集成到單一的讀卡器集成芯片中，由于音頻通信接口標準成熟統(tǒng)一，用其實現(xiàn)數(shù)據(jù)傳輸，可提高射頻讀寫器的適配性，提高通用性，有利于產(chǎn)品的推廣，同時，實現(xiàn)了單芯片集成，大大降低了射頻讀寫器的體積、重量、功耗和成本，提高了射頻讀寫器的便攜性。
【專利附圖】

【附圖說明】
[0041]圖1是現(xiàn)有技術(shù)提供的射頻讀寫器的結(jié)構(gòu)圖；
[0042]圖2是圖1中射頻處理電路的結(jié)構(gòu)圖；
[0043]圖3是本實用新型實施例提供的射頻讀寫器的結(jié)構(gòu)圖；
[0044]圖4是圖3中讀寫器集成芯片的結(jié)構(gòu)圖；
[0045]圖5是本實用新型實施例中電壓比較器進行二值化處理后的信號波形圖實例；
[0046]圖6是圖4中低功耗控制單元的結(jié)構(gòu)圖?！揪唧w實施方式】
[0047]為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0048]針對現(xiàn)有射頻讀寫器存在的問題，本實用新型提出了一種射頻讀寫器，該射頻讀寫器是通過音頻通信接口連接讀寫應(yīng)用終端，并將對射頻處理電路與讀寫應(yīng)用終端之間的交互信號進行處理的各功能單元集成到單一的讀卡器集成芯片中。
[0049]圖3示出了本實用新型實施例提供的射頻讀寫器的結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分。
[0050]詳細而言，本實用新型實施例提供的射頻讀寫器包括:天線3 ;連接天線3的射頻處理電路1，用于經(jīng)由天線3發(fā)出對IC卡進行底層操作的命令序列，并對IC卡經(jīng)天線3傳入的載有響應(yīng)數(shù)據(jù)的高頻信號進行處理，得到響應(yīng)信號；連接射頻處理電路I的讀卡器集成芯片2，讀卡器集成芯片2還通過音頻通信接口連接讀寫應(yīng)用終端，讀卡器集成芯片2用于將讀寫應(yīng)用終端通過音頻通信接口發(fā)出的命令進行解碼，得到可識別數(shù)字信號，將該數(shù)字信號解析為命令序列后發(fā)送給射頻處理電路1，并對射頻處理電路I得到的響應(yīng)信號進行處理，得到響應(yīng)數(shù)據(jù)后，通過音頻通信接口回傳給讀寫應(yīng)用終端。
[0051]其中，讀寫應(yīng)用終端是指安裝有上層讀卡應(yīng)用軟件、并具有音頻通信接口的各類終端設(shè)備，例如可以是電腦、手機、PDA等。
[0052]其中，射頻處理電路I與讀卡器集成芯片2可采用標準小體積封裝形式，以進一步縮小射頻讀寫器的體積。該標準小體積封裝形式可以是TSSOP封裝、QFN封裝等。
[0053]其中，射頻處理電路I可集成或獨立于讀寫器集成芯片2，射頻處理電路I可完成對符合 IS0/IEC14443 標準、TypeA/B 標準、IS0/IEC15693 標準、IS0/IEC18092 標準、ISO/IEC21481標準、Sony Felica標準的IC卡的識別及讀寫。
[0054]進一步地，射頻讀寫器還可包括:連接天線3的非接觸式IC卡芯片(圖中未示出)，該非接觸式IC卡芯片可以是符合IS0/IEC14443標準、TypeA/B標準、IS0/IEC15693標準或Sony Felica標準的IC卡芯片。這樣，射頻讀寫器可直接對其內(nèi)置的該非接觸式IC卡芯片實現(xiàn)讀寫操作。
[0055]圖4示出了圖3中讀寫器集成芯片2的結(jié)構(gòu)。
[0056]詳細而言，讀寫器集成芯片2可包括:控制寄存器204 ;連接射頻處理電路I的通信接口單元201 ;連接讀寫應(yīng)用終端的音頻通信接口 202 ;處理器203，用于將射頻處理電路I通過通信接口單元201輸入的響應(yīng)信號進行處理，得到響應(yīng)數(shù)據(jù)，并配置控制寄存器204的值；電壓比較器206，用于將讀寫應(yīng)用終端通過音頻通信接口 202發(fā)出的命令進行二值化處理，并提取出二值化后的跳變沿；音頻信號處理單元205，用于計算電壓比較器206提取出的相鄰跳變沿之間的時間間隔，并分別將每一時間間隔與控制寄存器204的值進行比較，得到多位有效數(shù)據(jù)，并將多位有效數(shù)據(jù)進行相應(yīng)處理后發(fā)送給處理器203，由處理器203通過通信接口單元201發(fā)送給射頻處理電路I，還用于對處理器203得到的響應(yīng)數(shù)據(jù)進行相應(yīng)處理，并通過音頻通信接口 202將相應(yīng)處理后的響應(yīng)數(shù)據(jù)回傳給讀寫應(yīng)用終端；系統(tǒng)總線207，控制寄存器204、通信接口單元201、處理器203、控制寄存器204、音頻信號處理單元205均掛載到系統(tǒng)總線207上，并通過系統(tǒng)總線207實現(xiàn)交互。[0057]其中，音頻信號處理單元205的相應(yīng)處理是指:對于通過音頻通信接口 202接收的信號進行同步解擴、載波同步與解調(diào)、幀同步、譯碼校驗等處理；對于待發(fā)送給讀寫應(yīng)用終端的信號進行編碼、擴頻，并經(jīng)過濾波等處理。
[0058]其中，處理器203可以是中央處理器、或數(shù)字信號處理器、或中央處理器與數(shù)字信號處理器的組合。且中央處理器或數(shù)字信號處理器可以但不限于采用8位、16位或者32位的內(nèi)核。
[0059]其中，當射頻處理電路I獨立于讀寫器集成芯片2時，通信接口單元201可以但不限于是通用異步收發(fā)傳輸器(Universal Asynchronous Receiver/Transmitter, UART)接口、通用串行總線(Universal Serial Bus，USB)接口、串行外設(shè)接口(Serial PeripheralInterface, SPI)、并行接口、I2C 總線接口等。
[0060]其中，音頻通信接口 202包括三根信號線和一根地線。三根信號線分別為左聲道信號線，右聲道信號線和話筒信號線。左聲道信號線或右聲道信號線中的一個用以實現(xiàn)讀寫應(yīng)用終端向讀寫器集成芯片2的信號傳輸；左聲道信號線或右聲道信號線中的另一個用以充電或?qū)崿F(xiàn)讀寫應(yīng)用終端向讀寫器集成芯片2的信號傳輸；話筒信號線用以實現(xiàn)讀寫器集成芯片2向讀寫應(yīng)用終端的信號傳輸。
[0061]進一步地，控制寄存器204的值可包括載波頻率及調(diào)制方式的標識位、閾值配置值Lx、最小有效值Lmin和最大有效值Lmax,且Lmin〈Lx〈Lmax。電壓比較器206進行二值化處理后的信號波形圖例如圖5所示，假設(shè)第η (η為正整數(shù))個相鄰跳變沿之間的時間間隔為Ln,則音頻信號處理單元205可判斷當前傳輸信號內(nèi)容:若Ln〈Lmin或是Ln>Lmax,表示當前傳輸為干擾信號，丟棄處理；非數(shù)據(jù)傳輸狀態(tài)下Lmin〈Ln〈Lx表示當前傳輸?shù)氖禽d波信號，數(shù)據(jù)傳輸狀態(tài)下則表示當前傳輸?shù)臄?shù)據(jù)位與之前一位數(shù)據(jù)的值相同；非數(shù)據(jù)傳輸狀態(tài)下LX〈Ln〈LmaX表示當前為數(shù)據(jù)傳輸起始位，并切換為數(shù)據(jù)傳輸狀態(tài)，數(shù)據(jù)傳輸狀態(tài)下則表示當前傳輸?shù)臄?shù)據(jù)位與之前一位數(shù)據(jù)的值相異。按照此規(guī)則，當接收完一定位數(shù)的數(shù)據(jù)且隨后的校驗值正確，則將這些位數(shù)據(jù)組合為有效數(shù)據(jù)字，并切換為非數(shù)據(jù)傳輸狀態(tài)，同時產(chǎn)生中斷信號通知處理器203進行下一步的處理。
[0062]本實用新型實施例中，射頻讀寫器可用外部電源供電，或采用自帶的充電電池供電，或采用外部電源與充電電池的聯(lián)合供電。當射頻讀寫器包括充電電池時，讀寫器集成芯片2還可包括:電池保護電路208，用于對充電電池進行短路保護、過流保護、過充保護和/或過放保護；連接充電電池208的電池管理單元209，用于實現(xiàn)對充電電池208的充放電管理，并將充電電池208的當前充電狀態(tài)實時發(fā)送給處理器203，以使得處理器203可據(jù)此執(zhí)行后續(xù)動作，例如，若當前充電狀態(tài)已達到一定值，則可從外接電源供電切換到充電電池208供電。優(yōu)選地，充電電池208是鋰電池。
[0063]其中，短路保護是指針對充電電池的正/負電壓輸出引腳出現(xiàn)短路的狀況進行檢測，并當檢測到短路時執(zhí)行保護動作；過流保護是指當檢測到負載上有較大電流流過時，控制充電電池停止向負載放電，以保護充電電池；過充保護當檢測到充電電池的電壓上升至充電閾值時，控制停止向充電電池充電；過放保護是指當充電電池處于放電狀態(tài)下時，若檢測到充電電池的電壓降至放電閾值時，控制充電電池停止向負載供電。
[0064]本實用新型實施例中，讀寫器集成芯片2還可包括:連接外部電源或充電電池208的電壓轉(zhuǎn)換單元210，用于將外部電源或充電電池208輸出的電壓轉(zhuǎn)換成各用電部分工作所需的電壓后，輸出給相應(yīng)的用電部分；連接在各用電部分的供電回路中的檢測單元211，用于檢測相應(yīng)用電部分的供電電壓是否異常，并將檢測結(jié)果發(fā)送給處理器203，以使得處理器203及時作出響應(yīng)，以保護器件運行安全。
[0065]本實用新型實施例中，讀寫器集成芯片2還可包括:掛載在系統(tǒng)總線207上的外設(shè)接口單元212。外設(shè)接口單元212可以是連接液晶顯示器、觸摸屏或智能卡等外圍通信或控制設(shè)備的外圍接口單元，也可以是能產(chǎn)生外部存儲器(如:外部數(shù)據(jù)存儲器)接口時序的存儲控制器。進一步地，若外設(shè)接口單元212是外圍接口單元，則該外圍接口單元可以但不限于包括:UART接口、USB接口、IS0/IEC7816標準接口、SP1、并行接口、I2C總線接口、SWP/eSWP接口或NFC-WI接口等。其中，若外圍接口單元是IS0/IEC7816標準接口，則ISO/IEC7816標準接口上可連接各類接觸式芯片卡，例如=E-SAM卡、P-SAM卡、各類接觸式存儲卡、密碼卡或智能芯片卡等。其中，若外圍接口單元是并行接口，則并行接口可選擇是否對輸入干擾信號進行過濾。設(shè)置直通時該過濾功能不作用，否則濾除穩(wěn)定時長少于η個時鐘周期的干擾信號。
[0066]本實用新型實施例中，讀寫器集成芯片2還可包括:隨機數(shù)發(fā)生器215，用于產(chǎn)生單位或多位的隨機數(shù)；連接處理器203和隨機數(shù)發(fā)生器215的加解密單元213，用于根據(jù)隨機數(shù)發(fā)生器215產(chǎn)生的隨機數(shù)，對射頻處理電路I通過通信接口單元201輸入處理器203的響應(yīng)信號進行解密處理，還用于根據(jù)隨機數(shù)發(fā)生器215產(chǎn)生的隨機數(shù)，對處理器203接收到的有效數(shù)據(jù)進行加密處理。優(yōu)選地，加解密單元213是3DES加解密模塊、AES加解密模塊、RSA加解密模塊、SMl加解密模塊、SM2加解密模塊、SM3加解密模塊、SM4加解密模塊。
[0067]本實用新型實施例中，音頻信號處理單元205中還可集成數(shù)據(jù)糾錯與重發(fā)機制，具體為:音頻信號處理單元205收到被干擾數(shù)據(jù)時，將試圖恢復出正確數(shù)據(jù)，若干擾較嚴重限制了數(shù)據(jù)可靠還原，將不產(chǎn)生應(yīng)答信號，而信號源端未收到應(yīng)答信號時，將重發(fā)最后一次發(fā)送的數(shù)據(jù)。
[0068]本實用新型實施例中，讀寫器集成芯片2內(nèi)部還可固化監(jiān)控、調(diào)試軟件，可用于IC測試及輔助最終用戶軟件開發(fā)，此時，處理器203在上電并工作后，首先判斷某個引腳是否為指定電平值，以決定本次上電是否需要進入監(jiān)控、調(diào)試模式或正常應(yīng)用軟件模式。讀寫器集成芯片2還可通過其編程電壓腳所加電壓進行工作模式的控制，具體為:其編程電壓腳所加電壓為高電壓時，規(guī)定為OTP編程模式，其編程電壓腳所加電壓為高電平時為正常工作模式，其編程電壓腳所加電壓為低電平時為強制復位模式。
[0069]本實用新型實施例中，讀寫器集成芯片2還可包括:掛載在系統(tǒng)總線207上、并連接音頻信號處理單元205或射頻處理電路I的低功耗控制單元214，用于在處理器203和系統(tǒng)時鐘的控制下，控制音頻信號處理單元205的觸發(fā)器或射頻處理電路I的觸發(fā)器在非工作狀態(tài)下輸出不發(fā)生翻轉(zhuǎn)，從而降低系統(tǒng)的動態(tài)功耗。
[0070]圖6示出了圖4中低功耗控制單元214的結(jié)構(gòu)。
[0071]由于射頻讀寫器的動態(tài)功耗主要是因為電路節(jié)點電平的翻轉(zhuǎn)產(chǎn)生的，因此，通過減少電路節(jié)點翻轉(zhuǎn)，便可達到降低動態(tài)功耗的目的?；诖?，本實用新型實施例中，低功耗控制單元214可包括:作為音頻信號處理單元205的觸發(fā)器或射頻處理電路I的觸發(fā)器的工作寄存器2145 ;掛載在系統(tǒng)總線207上且工作在系統(tǒng)時鐘SCLK下的時鐘使能寄存器2141，用于在處理器203的配置下，輸出時鐘使能信號CLKEN ;連接時鐘使能寄存器2141和工作寄存器2145、且工作在系統(tǒng)時鐘SCLK下的時鐘門控單元2142，用于根據(jù)時鐘使能信號CLKEN產(chǎn)生時鐘門控信號CLKX并將時鐘門控信號CLKX輸出給工作寄存器2145，且當時鐘使能信號CLKEN無效時時鐘門控信號CLKX恒定為高電平或低電平，當時鐘使能信號CLKEN有效時時鐘門控信號CLKX的相位隨系統(tǒng)時鐘SCLK的改變而改變；掛載在系統(tǒng)總線207上且工作在系統(tǒng)時鐘SCLK下的工作使能寄存器2143，用于在處理器203的配置下，輸出工作使能信號ENABLEX ;連接工作寄存器2145的工作模式選擇單元2144，用于根據(jù)工作使能信號ENABLEX，從工作模式選擇單元2144的輸入信號中選擇工作寄存器2145的數(shù)據(jù)輸入信號DINX并將數(shù)據(jù)輸入信號DINX輸出給工作寄存器2145，且當工作使能信號ENABLEX有效時選擇工作模式選擇單元2144的正常輸入信號DY作為數(shù)據(jù)輸入信號DINX，正常輸入信號DY作為工作寄存器2145的復位初值輸入，當工作使能信號ENABLEX無效時選擇工作模式選擇單元2144恒定的初值輸入信號DX作為數(shù)據(jù)輸入信號DINX。
[0072]其中，工作寄存器2145是音頻信號處理單元205的觸發(fā)器或射頻處理電路I的觸發(fā)器。觸發(fā)器的特點是:只有在時鐘跳變沿處，采樣信號輸入，并將輸入信號保持到輸出上；工作寄存器2145的正常工作模式下，即數(shù)據(jù)輸入信號DINX為正常輸入信號DY時，音頻信號處理單元205或射頻處理電路I才能完成相應(yīng)的處理功能。這樣，若時鐘門控信號CLKX恒定為高電平或低電平，即不發(fā)生翻轉(zhuǎn)，則不存在時鐘邊沿，工作寄存器44也就不會發(fā)生改變，可達到降低電路動態(tài)功耗的目的；若工作使能信號ENABLEX無效時，工作模式選擇單元2144送給工作寄存器2145的數(shù)據(jù)輸入信號DINX是恒值DX，此時不管時鐘門控信號CLKX是否翻轉(zhuǎn)，工作寄存器2145的輸出都不會翻轉(zhuǎn)，可達到降低電路動態(tài)功耗的目的。
[0073]舉例來說，若時鐘使能信號CLKEN的有效值是“0”，無效值是“ 1”，即是說，時鐘使能信號CLKEN為“O”時將開啟音頻信號處理單元205的工作寄存器2145的時鐘，時鐘使能信號CLKEN為“I”時將關(guān)閉音頻信號處理單元205的工作寄存器2145的時鐘；工作使能信號ENABLEX的有效值是“1”，無效值是“0”，即是說，工作使能信號ENABLEX為“I”時將選擇音頻信號處理單元205為正常功能模式，工作使能信號ENABLEX為“O”時將選擇音頻信號處理單元205為復位模式，工作寄存器44將停止翻轉(zhuǎn)。則當處理器203設(shè)置工作使能信號ENABLEX為有效值“I”時，工作模式選擇單元2144選擇工作模式選擇單元2144的正常輸入信號DY作為數(shù)據(jù)輸入信號DINX，如果處理器203同時設(shè)置時鐘使能信號CLKEN為有效值“0”，從而使得時鐘門控信號CLKX使能，則工作寄存器2145可正常工作；當處理器203設(shè)置工作使能信號ENABLEX為無效值“O”時，工作模式選擇單元2144選擇工作模式選擇單元2144的恒定的初值輸入信號DX作為數(shù)據(jù)輸入信號DINX，此時，無論時鐘使能信號CLKEN是否有效，工作寄存器2145將保持輸出常值，以降低動態(tài)功耗；當處理器203設(shè)置時鐘使能信號CLKEN為無效值“I”時，時鐘門控信號CLKX為恒值“ 1”，不會發(fā)生翻轉(zhuǎn)，以降低動態(tài)功耗，由于時鐘的動態(tài)功耗是射頻讀寫器的主要動態(tài)功耗，因此降低時鐘動態(tài)功耗，將大大降低射頻讀寫器的整體動態(tài)功耗。
[0074]另外，本實用新型實施例還提供了一種射頻識別系統(tǒng)，包括讀寫應(yīng)用終端和如上所述的射頻讀寫器，在此不贅述。
[0075]綜上所述，首先，本實用新型提出的射頻讀寫器是通過音頻通信接口連接讀寫應(yīng)用終端，并將對射頻處理電路與讀寫應(yīng)用終端之間的交互信號進行處理的各功能單元集成到單一的讀卡器集成芯片中，由于音頻通信接口標準成熟統(tǒng)一，用其實現(xiàn)數(shù)據(jù)傳輸，可提高射頻讀寫器的適配性，提高通用性，有利于產(chǎn)品的推廣，同時，實現(xiàn)了單芯片集成，大大降低了射頻讀寫器的體積、重量、功耗和成本，提高了射頻讀寫器的便攜性。其次，該射頻讀寫器提供了豐富而靈活的接口單元，實現(xiàn)了模塊化，降低了開發(fā)更尖端的IC卡應(yīng)用系統(tǒng)的復雜度。最后，采用時鐘使能和工作使能兩種方式，極大地降低了射頻讀寫器的動態(tài)功耗，實現(xiàn)了延長待機時間的目的。
[0076]以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種射頻讀寫器，其特征在于，所述射頻讀寫器包括: 天線； 連接所述天線，經(jīng)由所述天線發(fā)出對IC卡進行底層操作的命令序列并對所述IC卡經(jīng)所述天線傳入的載有響應(yīng)數(shù)據(jù)的高頻信號進行處理以得到響應(yīng)信號的射頻處理電路； 連接所述射頻處理電路、并通過音頻通信接口連接讀寫應(yīng)用終端，將所述讀寫應(yīng)用終端通過所述音頻通信接口發(fā)出的命令進行解碼以得到可識別數(shù)字信號后將所述數(shù)字信號解析為命令序列后發(fā)送給所述射頻處理電路、并對所述射頻處理電路得到的所述響應(yīng)信號進行處理以得到響應(yīng)數(shù)據(jù)后通過所述音頻通信接口回傳給所述讀寫應(yīng)用終端的讀卡器集成芯片。
2.如權(quán)利要求1所述的射頻讀寫器，其特征在于，所述讀寫器集成芯片包括: 系統(tǒng)總線； 掛載到所述系統(tǒng)總線上的控制寄存器； 掛載到所述系統(tǒng)總線上并連接所述射頻處理電路的通信接口單元； 連接所述讀寫應(yīng)用終端的音頻通信接口 ； 掛載到所述系統(tǒng)總線上，將所述射頻處理電路通過所述通信接口單元輸入的所述響應(yīng)信號進行處理以得 到響應(yīng)數(shù)據(jù)并配置所述控制寄存器的值的處理器； 連接所述讀寫應(yīng)用終端，將所述讀寫應(yīng)用終端通過所述音頻通信接口發(fā)出的所述命令進行二值化處理并提取出二值化后的跳變沿的電壓比較器； 掛載到所述系統(tǒng)總線上并連接所述讀寫應(yīng)用終端和電壓比較器，計算所述電壓比較器提取出的相鄰跳變沿之間的時間間隔并分別將每一時間間隔與所述控制寄存器的值進行比較以得到多位有效數(shù)據(jù)、并對所述處理器得到的所述響應(yīng)數(shù)據(jù)進行相應(yīng)處理后通過所述音頻通信接口將相應(yīng)處理后的響應(yīng)數(shù)據(jù)回傳給所述讀寫應(yīng)用終端的音頻信號處理單元。
3.如權(quán)利要求2所述的射頻讀寫器，其特征在于，所述射頻讀寫器還包括充電電池，所述讀寫器集成芯片還包括: 連接所述充電電池，對所述充電電池進行短路保護、過流保護、過充保護和/或過放保護的電池保護電路； 連接所述充電電池，實現(xiàn)對所述充電電池的充放電管理并將所述充電電池的當前充電狀態(tài)實時發(fā)送給所述處理器的電池管理單元。
4.如權(quán)利要求3所述的射頻讀寫器，其特征在于，所述讀寫器集成芯片包括: 連接外部電源或所述充電電池，將外部電源或所述充電電池輸出的電壓轉(zhuǎn)換成所述讀寫器集成芯片中各用電部分工作所需的電壓后輸出給相應(yīng)用電部分的電壓轉(zhuǎn)換單元； 連接在所述各用電部分的供電回路中，檢測相應(yīng)用電部分的供電電壓是否異常并將檢測結(jié)果發(fā)送給所述處理器的檢測單元。
5.如權(quán)利要求2所述的射頻讀寫器，其特征在于，所述讀寫器集成芯片包括掛載在所述系統(tǒng)總線上的外設(shè)接口單元； 所述外設(shè)接口單元包括=UART接口、USB接口、IS0/IEC7816標準接口、SP1、并行接口、I2C總線接口、SWP/eSWP接口、NFC-WI接口和/或存儲控制器； 所述IS0/IEC7816標準接口外接E-SAM卡、P-SAM卡、接觸式存儲卡、密碼卡或智能芯片卡。
6.如權(quán)利要求2所述的射頻讀寫器，其特征在于，所述讀寫器集成芯片包括: 隨機數(shù)發(fā)生器； 連接所述處理器和所述隨機數(shù)發(fā)生器的加解密單元，所述加解密單元是3DES加解密模塊、AES加解密模塊、RSA加解密模塊、SMl加解密模塊、SM2加解密模塊、SM3加解密模塊、SM4加解密模塊。
7.如權(quán)利要求2所述的射頻讀寫器，其特征在于，所述讀寫器集成芯片包括:掛載在所述系統(tǒng)總線上、并連接所述音頻信號處理單元或所述射頻處理電路的低功耗控制單元，所述低功耗控制單元包括: 作為所述音頻信號處理單元的觸發(fā)器或所述射頻處理電路的觸發(fā)器的工作寄存器； 掛載在所述系統(tǒng)總線上且工作在所述系統(tǒng)時鐘下，在所述處理器的配置下輸出時鐘使能信號的時鐘使能寄存器； 連接所述時鐘使能寄存器和所述工作寄存器、且工作在所述系統(tǒng)時鐘下，根據(jù)所述時鐘使能信號產(chǎn)生時鐘門控信號并將所述時鐘門控信號輸出給所述工作寄存器的時鐘門控單元； 掛載在所述系統(tǒng)總線上且工作在所述系統(tǒng)時鐘下，在所述處理器的配置下輸出工作使能信號的工作使能寄存器于； 連接所述工作寄存器，根據(jù)所述工作使能信號從所述工作模式選擇單元的輸入信號中選擇所述工作寄存器的數(shù)據(jù)輸入信號并將所述數(shù)據(jù)輸入信號輸出給所述工作寄存器的工作模式選擇單元。
8.如權(quán)利要求2所述的射頻讀寫器，其特征在于，所述通信接口單元是UART接口、USB接口、SP1、并行接口、I2C總線接口。
9.如權(quán)利要求2所述的射頻讀寫器，其特征在于，所述音頻通信接口包括三根信號線和一根地線，所述三根信號線包括實現(xiàn)充電或所述讀寫應(yīng)用終端向所述讀寫器集成芯片的信號傳輸?shù)淖舐暤佬盘柧€、實現(xiàn)充電或所述讀寫應(yīng)用終端向所述讀寫器集成芯片的信號傳輸?shù)挠衣暤佬盘柧€和實現(xiàn)所述讀寫器集成芯片向所述讀寫應(yīng)用終端的信號傳輸?shù)脑捦残盘柧€。
10.如權(quán)利要求1所述的射頻讀寫器，其特征在于，所述射頻處理電路集成于所述讀寫器集成芯片上。
11.如權(quán)利要求1所述的射頻讀寫器，其特征在于，所述射頻讀寫器還包括: 連接所述天線且符合IS0/IEC14443標準、TypeA/B標準、ISO/IEC15693標準或SonyFelica標準的非接觸式IC卡芯片。
12.—種射頻識別系統(tǒng)，包括讀寫應(yīng)用終端和射頻讀寫器，其特征在于，所述射頻讀寫器通過音頻通信接口連接所述讀寫應(yīng)用終端，所述射頻讀寫器是如權(quán)利要求1至11任一項所述的射頻讀寫器。
【文檔編號】G06K17/00GK203759722SQ201320893421
【公開日】2014年8月6日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】李勇, 周小果 申請人:深圳市吉芯微半導體有限公司