適于考慮重新定時(shí)的可編程器件配置方法
【專利摘要】一種利用用戶邏輯設(shè)計(jì)配置集成電路器件的方法包括分析用戶邏輯設(shè)計(jì)以標(biāo)識(shí)用戶邏輯設(shè)計(jì)內(nèi)的關(guān)鍵循環(huán)邏輯路徑和次關(guān)鍵循環(huán)邏輯路徑；對(duì)關(guān)鍵循環(huán)邏輯路徑和次關(guān)鍵循環(huán)邏輯路徑應(yīng)用定時(shí)優(yōu)化；以及對(duì)除關(guān)鍵循環(huán)邏輯路徑和次關(guān)鍵循環(huán)邏輯路徑以外的邏輯路徑進(jìn)行重新定時(shí)。
【專利說(shuō)明】適于考慮重新定時(shí)的可編程器件配置方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于包括例如現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)或者其它類型的可編程邏輯器件(PLD)的集成電路器件的設(shè)計(jì)或配置方法，并且涉及考慮對(duì)該設(shè)計(jì)或配置進(jìn)行重新定時(shí)的能力的、用于設(shè)計(jì)或配置這樣的器件的設(shè)計(jì)或配置方法。
【背景技術(shù)】
[0002]早期的可編程器件是一次性可配置的。例如，配置可以通過(guò)“吹” 一即打開(kāi)一可熔鏈接而被實(shí)現(xiàn)?？商鎿Q地，配置可以已經(jīng)被存儲(chǔ)在可編程只讀存儲(chǔ)器中。那些器件通常為用戶提供將這些器件配置用于“乘積和”(或者“P-TERM”)邏輯操作的能力。后來(lái)，并入可擦除式可編程只讀存儲(chǔ)器(EPROM)以用于配置的這樣的可編程邏輯器件成為可用，允許器件被重新配置。
[0003]再后來(lái)，并入靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SRAM)元件以用于配置的可編程器件成為可用。這些也可以被重新配置的器件將它們的配置存儲(chǔ)在諸如EPROM之類的非易失性存儲(chǔ)器中，當(dāng)器件被上電時(shí)配置從所述非易失性存儲(chǔ)器中被載入到SRAM元件中。這些器件通常為用戶提供將器件配置用于查找表類型的邏輯操作的能力。
[0004]雖然已經(jīng)有可能簡(jiǎn)單地通過(guò)在頭腦中確定各個(gè)元件應(yīng)當(dāng)被布局在哪里來(lái)人工配置最早期的可編程邏輯器件，但是與即便是這些較早期的器件有關(guān)常見(jiàn)的是提供編程軟件，該編程軟件允許用戶按需要對(duì)邏輯進(jìn)行布圖然后將該邏輯轉(zhuǎn)換成針對(duì)可編程器件的配置。就當(dāng)前更大的器件而言，在沒(méi)有這樣的軟件的情況下嘗試對(duì)邏輯進(jìn)行布圖是不現(xiàn)實(shí)的。類似的軟件可以被用來(lái)設(shè)計(jì)諸如專用集成電路(ASIC)之類的固定邏輯器件。
[0005]一些用戶邏輯設(shè)計(jì)如果可以被優(yōu)化，則這些用戶邏輯設(shè)計(jì)將能夠工作在更高的時(shí)鐘速度下。然而，已知的配置方法不總是考慮到所有可能的優(yōu)化。

【發(fā)明內(nèi)容】

[0006]針對(duì)可編程集成電路器件的已知配置方法以及針對(duì)專用集成電路的設(shè)計(jì)方法通過(guò)檢測(cè)具有最久延遲的路徑并應(yīng)用優(yōu)化技術(shù)來(lái)減少或“壓碎(crush)”那些延遲來(lái)優(yōu)化電路設(shè)計(jì)。然而，這些技術(shù)可能并沒(méi)有適當(dāng)?shù)乜紤]到通過(guò)移動(dòng)設(shè)計(jì)內(nèi)的寄存器來(lái)對(duì)設(shè)計(jì)進(jìn)行“重新定時(shí)”的能力。
[0007]具體而言，單向或“前饋”邏輯路徑適合流水線。另一方面，循環(huán)邏輯路徑(即循環(huán))較不適合流水線。如果用戶邏輯設(shè)計(jì)既包括前饋邏輯路徑又包括循環(huán)邏輯路徑，則注重于優(yōu)化具有最久延遲的路徑的技術(shù)可能注重于能夠通過(guò)重新定時(shí)而被縮短的路徑，而忽略了其它看似更短的路徑，這些路徑在其它路徑的重新定時(shí)之后仍然是較長(zhǎng)的路徑。然而，如果設(shè)計(jì)方法可以考慮由于重新定時(shí)而變得可用的改進(jìn)，則對(duì)那些雖然看上去更短但是實(shí)際上一旦應(yīng)用重新定時(shí)就變得更長(zhǎng)的電路路徑應(yīng)用優(yōu)化。
[0008]本發(fā)明提供了用于標(biāo)識(shí)這樣的邏輯路徑的方法，這些邏輯路徑是關(guān)鍵的而又不能夠通過(guò)重新定時(shí)縮短，并且因而應(yīng)當(dāng)是優(yōu)化工作的重點(diǎn)，具有比那些能夠通過(guò)重新定時(shí)縮短的路徑更高的優(yōu)化優(yōu)先級(jí)。因?yàn)槟軌蛲ㄟ^(guò)重新定時(shí)縮短的路徑是那些單向路徑，所以本發(fā)明的實(shí)施例在具有對(duì)之后進(jìn)行重新定時(shí)可用的“感知”的情況下標(biāo)識(shí)出循環(huán)邏輯路徑并且尤其標(biāo)識(shí)出那些關(guān)鍵的和次關(guān)鍵的循環(huán)路徑，以使得那些路徑可以被優(yōu)化，而其它路徑仍然可通過(guò)重新定時(shí)來(lái)縮短。
[0009]因此，根據(jù)本發(fā)明，提供了一種利用用戶邏輯設(shè)計(jì)配置集成電路器件的方法。該方法包括分析用戶邏輯設(shè)計(jì)以標(biāo)識(shí)用戶邏輯設(shè)計(jì)內(nèi)的關(guān)鍵和次關(guān)鍵循環(huán)邏輯路徑，對(duì)關(guān)鍵和次關(guān)鍵循環(huán)邏輯路徑應(yīng)用定時(shí)優(yōu)化，并且對(duì)除關(guān)鍵和次關(guān)鍵循環(huán)邏輯路徑以外的邏輯路徑進(jìn)行重新定時(shí)。
[0010]還提供了被編碼有用于執(zhí)行這樣的方法的指令的機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)。
【專利附圖】

【附圖說(shuō)明】
[0011]在結(jié)合附圖考慮以下的詳細(xì)描述之后，本發(fā)明的更多特征、其本質(zhì)和各種優(yōu)點(diǎn)將變得明顯，在附圖中相似的標(biāo)號(hào)從始至終指代相似的部件，并且在附圖中:
[0012]圖1示出了可以利用本發(fā)明的實(shí)施例來(lái)優(yōu)化的電路的示例；
[0013]圖2示出了對(duì)圖1的電路應(yīng)用已知的優(yōu)化技術(shù)的示例；
[0014]圖3示出了可以利用本發(fā)明的實(shí)施例來(lái)優(yōu)化的電路的另一示例；
[0015]圖4示出了根據(jù)本發(fā)明的實(shí)施例的優(yōu)化圖3的電路的示例；
[0016]圖5示出了由圖4的優(yōu)化所得到的有效電路；
[0017]圖6示出了根據(jù)本發(fā)明的實(shí)施例的方法的示例；
[0018]圖7示出了已知的可編程器件配置設(shè)計(jì)流程；
[0019]圖8示出了根據(jù)本發(fā)明的實(shí)施例的可編程器件配置設(shè)計(jì)流程；
[0020]圖9是被編碼有用于執(zhí)行根據(jù)本發(fā)明的方法的機(jī)器可執(zhí)行指令的集合的磁數(shù)據(jù)存儲(chǔ)介質(zhì)的截面圖；
[0021]圖10是被編碼有用于執(zhí)行根據(jù)本發(fā)明的方法的機(jī)器可執(zhí)行指令的集合的光可讀數(shù)據(jù)存儲(chǔ)介質(zhì)的截面圖；
[0022]圖11是采用并入本發(fā)明的可編程邏輯器件的說(shuō)明性系統(tǒng)的簡(jiǎn)化框圖。
【具體實(shí)施方式】
[0023]在假設(shè)重新定時(shí)可用的情況下的定時(shí)分析是已知的。這樣的方法嘗試近似在電路中的每個(gè)點(diǎn)處的循環(huán)時(shí)間裕量，其中循環(huán)時(shí)間裕量(slack)是在其影響最優(yōu)循環(huán)之前可以被添加到電路連接的延遲的量。這類似于傳統(tǒng)定時(shí)分析中的時(shí)間裕量，但是假設(shè)寄存器可以被自由地移動(dòng)以減小時(shí)鐘周期。電路中的每處連接的循環(huán)時(shí)間裕量繼而可以被用于引導(dǎo)優(yōu)化工具以最小化對(duì)最終的重新定時(shí)有害的效果。
[0024]雖然循環(huán)時(shí)間裕量的確定是一種預(yù)測(cè)最終的重新定時(shí)的效果的準(zhǔn)確方式，但是循環(huán)時(shí)間裕量是難以計(jì)算的。準(zhǔn)確確定針對(duì)電路中的每處連接的循環(huán)時(shí)間裕量的計(jì)算工作量與電路中節(jié)點(diǎn)的數(shù)目的平方成比例。由于精確計(jì)算循環(huán)時(shí)間裕量的復(fù)雜度，因此已知的方法替代性地產(chǎn)生循環(huán)時(shí)間裕量的近似。
[0025]具體而言，循環(huán)時(shí)間裕量可以在寄存器可以被移動(dòng)的情況下利用時(shí)序定時(shí)分析被精確地或近似地計(jì)算，將每個(gè)寄存器認(rèn)為是能夠去掉相當(dāng)于目標(biāo)時(shí)鐘周期的延遲的。當(dāng)定時(shí)分析針對(duì)電路中的特定參考點(diǎn)而被執(zhí)行時(shí)，一些寄存器從路徑中去掉一些延遲，而其它電路元件對(duì)該路徑添加延遲。因此，寄存器的實(shí)際位置放置是無(wú)關(guān)緊要的，但是其對(duì)路徑的影響在長(zhǎng)度方面被考慮。然而，由單一時(shí)序定時(shí)分析確定的時(shí)間裕量只關(guān)于所使用的參考點(diǎn)而目是有效的。
[0026]結(jié)果，如果要使用電路中的每一個(gè)點(diǎn)作為參考并執(zhí)行多次時(shí)序定時(shí)分析，則真正的循環(huán)時(shí)間裕量可以通過(guò)多次時(shí)序定時(shí)分析來(lái)計(jì)算在每個(gè)節(jié)點(diǎn)處觀察到的最小時(shí)間裕量而被得到。然而，這對(duì)于實(shí)際使用而言太過(guò)復(fù)雜。因此，各種已知的方法被用來(lái)近似循環(huán)時(shí)間裕量，每種方法都引入不準(zhǔn)確度。
[0027]本發(fā)明的實(shí)施例中的方法經(jīng)由時(shí)間裕量和時(shí)間裕量比向器件配置軟件提供信息，允許軟件注重于對(duì)最終的重新定時(shí)做出限制的電路拓?fù)浣Y(jié)構(gòu)。
[0028]要被優(yōu)化的電路可以用與圖1中所示的圖類似的圖結(jié)構(gòu)來(lái)表示，圖1示出了大得多的電路的一個(gè)部分100。單向路徑101包括節(jié)點(diǎn)111、121、131、141、151、161、171和181，而循環(huán)路徑102包括節(jié)點(diǎn)141、151和191。單向路徑101包括六個(gè)寄存器一五個(gè)靠近節(jié)點(diǎn)111并且一個(gè)靠近節(jié)點(diǎn)181，而循環(huán)路徑102包括靠近節(jié)點(diǎn)191的一個(gè)寄存器。
[0029]如果單向路徑被認(rèn)為是循環(huán)的(輸入被連接到輸出)，則延遲與寄存器的比(DRR)-即，總延遲除以寄存器的數(shù)目一可以針對(duì)每個(gè)路徑而被計(jì)算。在圖1中示出了每個(gè)節(jié)點(diǎn)之間的延遲。單向路徑101具有總延遲14和DRR14/6 = 2.33，而循環(huán)路徑102具有總延遲8和DRR8/1=8。
[0030]重新定時(shí)不能夠?qū)崿F(xiàn)低于任意循環(huán)的最大DRR的時(shí)鐘周期。因此，根據(jù)本發(fā)明的實(shí)施例，為了注重于對(duì)最終的重新定時(shí)做出限制的電路拓?fù)浣Y(jié)構(gòu)，應(yīng)當(dāng)找到最關(guān)鍵的循環(huán)，即那些具有最大DRR的循環(huán)。
[0031]關(guān)鍵循環(huán)可以通過(guò)找到“負(fù)循環(huán)”的技術(shù)來(lái)檢測(cè)。根據(jù)這樣一種技術(shù)，圖1中所示的路徑101，102通過(guò)以下步驟被轉(zhuǎn)換成圖2的路徑201，202，所述步驟即將每個(gè)延遲乘以-1，并向具有寄存器的每個(gè)節(jié)點(diǎn)分配如下延遲，該延遲相當(dāng)于寄存器的數(shù)目乘以目標(biāo)時(shí)鐘周期。在圖2的不例中，目標(biāo)時(shí)鐘周期為7。在圖2中，路徑201具有總權(quán)重35+7-(2 X 7) =28并且因此是“正循環(huán)”，而路徑202具有總權(quán)重7-3_3_2=-1并且因此是“負(fù)循環(huán)”。電路的最大DRR以及關(guān)鍵循環(huán)可以通過(guò)以下步驟而被找到，所述步驟即從對(duì)目標(biāo)周期的估計(jì)開(kāi)始并且進(jìn)行二分搜索以找到創(chuàng)建負(fù)循環(huán)的最高目標(biāo)周期(有若干種用于找到負(fù)循環(huán)的已知技術(shù))。該負(fù)循環(huán)是關(guān)鍵循環(huán)，并且該目標(biāo)周期是最大DRR。
[0032]雖然之前描述了如何找到具有最大DRR的單個(gè)關(guān)鍵循環(huán)，但是現(xiàn)實(shí)中可能存在具有接近最大DRR的DRR、并且將導(dǎo)致針對(duì)重新定時(shí)步驟的問(wèn)題的若干個(gè)循環(huán)。那些“次關(guān)鍵”循環(huán)可以例如通過(guò)以下步驟來(lái)找到，所述步驟即迭代使用負(fù)循環(huán)尋找器并且每當(dāng)找到負(fù)循環(huán)時(shí)將該循環(huán)標(biāo)識(shí)為次關(guān)鍵循環(huán)并且向該循環(huán)的每個(gè)邊添加小的延遲。該循環(huán)將不再是負(fù)的，但是再次運(yùn)行負(fù)循環(huán)尋找器可以突出另一當(dāng)前為負(fù)的路徑。這個(gè)過(guò)程可以利用同一目標(biāo)周期而迭代地進(jìn)行，直到再也找不到負(fù)循環(huán)為止。所述迭代可以按更低的目標(biāo)周期繼續(xù)進(jìn)行，所述目標(biāo)周期可以繼續(xù)被減小以找到全部次關(guān)鍵循環(huán)，一直到達(dá)到某個(gè)預(yù)先設(shè)置的限值為止，與關(guān)鍵路徑的接近程度由該限值確定。
[0033]已知的是基于由被提供有電路延遲的估計(jì)的定時(shí)分析引擎計(jì)算出的時(shí)間裕量來(lái)驅(qū)動(dòng)電路優(yōu)化。與以上所定義的循環(huán)時(shí)間裕量類似，時(shí)間裕量被定義為在其超過(guò)針對(duì)使用節(jié)點(diǎn)或邊的路徑的定時(shí)要求之前可以被添加到該節(jié)點(diǎn)或邊的延遲的量。這與循環(huán)時(shí)間裕量的區(qū)別主要在于不假設(shè)寄存器可以移動(dòng)。
[0034]優(yōu)化被優(yōu)選地應(yīng)用于具有低時(shí)間裕量或者零時(shí)間裕量的節(jié)點(diǎn)或者邊。在一些情況下，時(shí)間裕量比代替時(shí)間裕量而被使用。時(shí)間裕量比是時(shí)間裕量與節(jié)點(diǎn)或邊處的要求的比。簡(jiǎn)單的定時(shí)驅(qū)動(dòng)成本函數(shù)可以表示如下:
【權(quán)利要求】
1.一種利用用戶邏輯設(shè)計(jì)配置集成電路器件的方法，所述方法包括: 分析所述用戶邏輯設(shè)計(jì)以標(biāo)識(shí)所述用戶邏輯設(shè)計(jì)內(nèi)的關(guān)鍵循環(huán)邏輯路徑和次關(guān)鍵循環(huán)邏輯路徑； 對(duì)所述關(guān)鍵循環(huán)邏輯路徑和所述次關(guān)鍵循環(huán)邏輯路徑應(yīng)用定時(shí)優(yōu)化；以及 對(duì)除所述關(guān)鍵循環(huán)邏輯路徑和所述次關(guān)鍵循環(huán)邏輯路徑以外的邏輯路徑進(jìn)行重新定時(shí)。
2.根據(jù)權(quán)利要求1所述方法，其中所述集成電路器件是可編程集成電路器件，所述方法還包括: 基于所述分析、所述應(yīng)用和所述重新定時(shí)來(lái)生成配置比特流；以及 將所述配置比特流存儲(chǔ)在所述可編程集成電路器件的存儲(chǔ)器中。
3.根據(jù)權(quán)利要求1所述的方法，其中所述分析被迭代地執(zhí)行。
4.根據(jù)權(quán)利要求3所述的方法，其中: 所述分析包括確定從包括時(shí)間裕量、循環(huán)時(shí)間裕量、時(shí)間裕量比和循環(huán)時(shí)間裕量比的組中選出的電路特征；并且 所述電路特征在迭代的所述分析期間被更新。
5.根據(jù)權(quán)利要求3所述的方法，其中所述分析包括時(shí)序定時(shí)分析。
6.根據(jù)權(quán)利要求5所述的方法，其中所述分析還包括標(biāo)識(shí)用于所述時(shí)序定時(shí)分析的參考點(diǎn)。
7.根據(jù)權(quán)利要求6所述的方法，其中所述標(biāo)識(shí)參考點(diǎn)包括: 從所述關(guān)鍵循環(huán)邏輯路徑和所述次關(guān)鍵循環(huán)邏輯路徑中的節(jié)點(diǎn)中選擇參考點(diǎn)；以及 當(dāng)在迭代期間標(biāo)識(shí)到所述關(guān)鍵循環(huán)邏輯路徑和所述次關(guān)鍵循環(huán)邏輯路徑中的新的循環(huán)邏輯路徑時(shí)更新所述參考點(diǎn)。
8.根據(jù)權(quán)利要求3所述的方法，其中所述分析包括在每次迭代期間基于前一迭代中的所述應(yīng)用的結(jié)果更新所述關(guān)鍵循環(huán)和所述次關(guān)鍵循環(huán)的長(zhǎng)度。
9.根據(jù)權(quán)利要求1所述的方法，其中所述分析包括將時(shí)間裕量信息與循環(huán)時(shí)間裕量信息混合。
10.根據(jù)權(quán)利要求9所述的方法，其中所述時(shí)間裕量信息和所述循環(huán)時(shí)間裕量信息包括時(shí)間裕量比和循環(huán)時(shí)間裕量比。
11.根據(jù)權(quán)利要求1所述的方法，其中所述重新定時(shí)通過(guò)調(diào)節(jié)寄存器延遲來(lái)執(zhí)行。
12.根據(jù)權(quán)利要求1所述的方法，其中所述重新定時(shí)通過(guò)調(diào)節(jié)寄存器時(shí)鐘歪斜來(lái)執(zhí)行。
13.一種非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，所述非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)被編碼有用于執(zhí)行利用用戶邏輯設(shè)計(jì)配置集成電路器件的方法的指令，所述指令包括: 用于分析所述用戶邏輯設(shè)計(jì)以標(biāo)識(shí)所述用戶邏輯設(shè)計(jì)內(nèi)的關(guān)鍵循環(huán)邏輯路徑和次關(guān)鍵循環(huán)邏輯路徑的指令； 用于對(duì)所述關(guān)鍵循環(huán)邏輯路徑和所述次關(guān)鍵循環(huán)邏輯路徑應(yīng)用定時(shí)優(yōu)化的指令；以及 用于對(duì)除所述關(guān)鍵循環(huán)邏輯路徑和所述次關(guān)鍵循環(huán)邏輯路徑以外的邏輯路徑進(jìn)行重新定時(shí)的指令。
14.根據(jù)權(quán)利要求13所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中所述集成電路器件是可編程集成電路器件，所述指令還包括:用于基于所述分析、所述應(yīng)用和所述重新定時(shí)來(lái)生成配置比特流的指令；以及 用于將所述配置比特流存儲(chǔ)在所述可編程集成電路器件的存儲(chǔ)器中的指令。
15.根據(jù)權(quán)利要求13所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中用于分析的指令包括用于迭代地分析的指令。
16.根據(jù)權(quán)利要求15所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中: 所述用于分析的指令包括用于確定從包括時(shí)間裕量、循環(huán)時(shí)間裕量、時(shí)間裕量比和循環(huán)時(shí)間裕量比的組中選出的電路特征的指令；所述指令還包括: 用于在所述迭代分析期間更新所述電路特征的指令。
17.根據(jù)權(quán)利要求15所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中所述用于分析的指令包括用于執(zhí)行時(shí)序定時(shí)分析的指令。
18.根據(jù)權(quán)利要求17所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中所述用于分析的指令還包括用于標(biāo)識(shí)用于所述時(shí)序定時(shí)分析的參考點(diǎn)的指令。
19.根據(jù)權(quán)利要求18所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中用于標(biāo)識(shí)參考點(diǎn)的所述指令包括: 用于從所述關(guān)鍵循環(huán)邏輯路徑和所述次關(guān)鍵循環(huán)邏輯路徑中的節(jié)點(diǎn)中選擇參考點(diǎn)的指令；以及 用于當(dāng)在迭代期間標(biāo)識(shí)到所述關(guān)鍵循環(huán)邏輯路徑和所述次關(guān)鍵循環(huán)邏輯路徑中的新的循環(huán)邏輯路徑時(shí)更新所述參考點(diǎn)的指令。
20.根據(jù)權(quán)利要求15所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中用于分析的所述指令包括用于在每次迭代期間基于前一迭代中的所述應(yīng)用的結(jié)果更新所述關(guān)鍵循環(huán)和所述次關(guān)鍵循環(huán)的長(zhǎng)度的指令。
21.根據(jù)權(quán)利要求13所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中用于分析的所述指令包括用于將時(shí)間裕量信息與循環(huán)時(shí)間裕量信息混合的指令。
22.根據(jù)權(quán)利要求21所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中所述時(shí)間裕量信息和所述循環(huán)時(shí)間裕量信息包括時(shí)間裕量比和循環(huán)時(shí)間裕量比。
23.根據(jù)權(quán)利要求13所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中用于重新定時(shí)的所述指令包括用于調(diào)節(jié)寄存器延遲的指令。
24.根據(jù)權(quán)利要求13所述的非瞬態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，其中用于重新定時(shí)的所述指令包括調(diào)節(jié)寄存器時(shí)鐘歪斜的指令。
【文檔編號(hào)】G06F9/44GK103914297SQ201410003425
【公開(kāi)日】2014年7月9日 申請(qǐng)日期:2014年1月3日 優(yōu)先權(quán)日:2013年1月4日
【發(fā)明者】V·瑪諾哈拉拉雅, D·劉易斯, D·加洛偉, R·芬格 申請(qǐng)人:阿爾特拉公司