一種基于fpga的高端多路服務(wù)器監(jiān)控信息采集裝置制造方法
【專利摘要】本發(fā)明提供一種基于FPGA的高端多路服務(wù)器監(jiān)控信息采集裝置，涉及計(jì)算機(jī)領(lǐng)域服務(wù)器監(jiān)控系統(tǒng)帶外的數(shù)據(jù)采集，該發(fā)明采用內(nèi)部嵌入軟核NIOS的FPGA作為控制芯片，通過I2C接口提供服務(wù)器帶外數(shù)據(jù)信息給基板管理控制器BMC；FPGA用作監(jiān)控管理的數(shù)據(jù)采集接口內(nèi)嵌多個I2C接口與帶外IC接口連接，同時用作與多個基板管理控制器通信的數(shù)據(jù)鏈路切換。本發(fā)明實(shí)現(xiàn)IC間鏈路通信的靈活性，提供了整個系統(tǒng)開發(fā)的靈活性和可靠性，提高了監(jiān)控信息采集的實(shí)時性和可靠性，同時提高了系統(tǒng)的集成度。
【專利說明】[0001] -種基于FPGA的高端多路服務(wù)器監(jiān)控信息采集裝置

【技術(shù)領(lǐng)域】
[0002] 本發(fā)明涉及涉及計(jì)算機(jī)領(lǐng)域服務(wù)器監(jiān)控系統(tǒng)帶外的數(shù)據(jù)采集，具體地說是一種 高端多路服務(wù)器監(jiān)控信息采集裝置。

【背景技術(shù)】
[0003] 近年來，各類服務(wù)器的性能逐步提高，用戶對服務(wù)器的要求也越來越高，一些高端 多路服務(wù)器逐漸占領(lǐng)市場領(lǐng)域。各個廠家為了提高服務(wù)器的可靠性，穩(wěn)定性對服務(wù)器的監(jiān) 控系統(tǒng)不斷的優(yōu)化。眾所周知，服務(wù)器監(jiān)控系統(tǒng)是服務(wù)器穩(wěn)定運(yùn)行不可缺少的部分，而服務(wù) 器監(jiān)控系統(tǒng)的任務(wù)就是能夠?qū)崟r的監(jiān)控各個子系統(tǒng)中的硬件信息，從而獲得各個子系統(tǒng)的 健康信息狀況。系統(tǒng)龐大的各個數(shù)據(jù)采集信息需要整合在一起，一般的控制芯片無法提供 多組I2C總線接口。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的是提供一種高端多路服務(wù)器監(jiān)控信息采集裝置。
[0005] FPGA作為一種可以實(shí)現(xiàn)硬件編程的芯片，利用邏輯資源可以植入精簡的CPU系 統(tǒng)，可以嵌入多組I2C總線接口，適合用于服務(wù)器數(shù)據(jù)采集。
[0006] 本發(fā)明的主要目的在于：提供一種基于FPGA的高端多路服務(wù)器的監(jiān)控信息進(jìn)行 采集裝置，采用內(nèi)部嵌入NI0S軟核的FPGA作為控制芯片，內(nèi)嵌多組I2C從設(shè)備采集帶外監(jiān) 控信息，內(nèi)嵌多組I2C主設(shè)備向BMC提供采集到的數(shù)據(jù)信息，提高了數(shù)據(jù)采集的實(shí)時性和可 靠性，提高了系統(tǒng)的集成度。
[0007] 為了解決上述問題，本發(fā)明采用的技術(shù)方案為： 一種基于FPGA的高端多路服務(wù)器的監(jiān)控信息采集裝置，裝置系統(tǒng)開發(fā)主要分為硬件 設(shè)計(jì)和軟件設(shè)計(jì)兩部分，硬件設(shè)計(jì)時，F(xiàn)PGA內(nèi)部嵌入NI0S軟核模塊作為CPU，嵌入數(shù)據(jù)存儲 模塊，嵌入主I2C通信模塊，嵌入從I2C通信模塊，嵌入片外程序存儲控制模塊等。嵌入的 各個功能模塊通過系統(tǒng)總線與NI0S軟核相連，相應(yīng)的硬件配置信息都保存在硬件描述文 件中。軟件設(shè)計(jì)時，軟件系統(tǒng)設(shè)計(jì)獨(dú)立于硬件來實(shí)現(xiàn)，通過開發(fā)工具提供的外設(shè)驅(qū)動以及生 成的庫函數(shù)來實(shí)現(xiàn)系統(tǒng)的功能。
[0008] 所述的基于FPGA的高端多路服務(wù)器的監(jiān)控信息采集裝置中，F(xiàn)PGA內(nèi)部嵌入的I2C 主通信模塊主要用來對監(jiān)控信息的數(shù)據(jù)采集傳輸，內(nèi)嵌的多個主I2C設(shè)備與服務(wù)器帶外的 1C芯片通信獲取監(jiān)控信息；內(nèi)嵌的從I2C設(shè)備用來實(shí)現(xiàn)把存儲的監(jiān)控信息傳送給基板管理 控制器進(jìn)行監(jiān)控管理；NI0S軟核主要用來實(shí)現(xiàn)采集數(shù)據(jù)的運(yùn)算和管理；數(shù)據(jù)存儲模塊用來 對采集的監(jiān)控信息進(jìn)行存儲；程序存儲控制模塊用來對系統(tǒng)的邏輯程序和運(yùn)行程序進(jìn)行存 儲。
[0009] 所述的內(nèi)嵌主I2C設(shè)備目的是對整個系統(tǒng)中的集成1C進(jìn)行監(jiān)控信息的獲取，因?yàn)?高端多路服務(wù)器的系統(tǒng)帶外數(shù)據(jù)采集點(diǎn)主要是1C，用戶根據(jù)邏輯資源可以設(shè)計(jì)多個從I2C 設(shè)備接口。
[0010] 所述的內(nèi)嵌從I2C設(shè)備需要設(shè)置數(shù)據(jù)存儲區(qū)，可以保證BMC能夠讀到該裝置所存 儲的監(jiān)控信息。同時為了滿足多個BMC對監(jiān)控信息的獲取，內(nèi)嵌的從I2C模塊也需要設(shè)計(jì)多 個，每個模塊有固定的地址可以保證BMC冗余結(jié)構(gòu)的設(shè)計(jì)，實(shí)現(xiàn)多鏈路的監(jiān)控信息的采集。 [0011] 本發(fā)明的有益效果是： 在高端多路服務(wù)器上實(shí)現(xiàn)監(jiān)控信息的集中采集監(jiān)控信息，實(shí)現(xiàn)1C間鏈路通信的靈活 性，提供了整個系統(tǒng)開發(fā)的靈活性和可靠性，提高了監(jiān)控信息采集的實(shí)時性和可靠性，同時 提1? 了系統(tǒng)的集成度。

【專利附圖】

【附圖說明】
[0012] 附圖1根據(jù)本發(fā)明一實(shí)施例的監(jiān)控信息采集裝置FPGA內(nèi)部模塊結(jié)構(gòu)示意圖； 附圖2根據(jù)本發(fā)明一實(shí)施例的監(jiān)控信息采集裝置結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0013] 下面參照附圖，對本發(fā)明的內(nèi)容以具體實(shí)例來描述其實(shí)現(xiàn)方式及工作過程。應(yīng)該 理解，一下列舉的實(shí)施例僅用于說明和解釋本發(fā)明，而不構(gòu)成本發(fā)明技術(shù)方案的限制。
[0014] 本實(shí)施例的核心部分是FPGA內(nèi)部模塊的設(shè)計(jì)，首先在高端多路服務(wù)器上集成該 監(jiān)控信息采集裝置，如圖2所示服務(wù)器的各個監(jiān)控信息點(diǎn)都是基于標(biāo)準(zhǔn)的I2C通信接口的， FPGA通過內(nèi)部嵌入標(biāo)準(zhǔn)的I2C主設(shè)備獲取服務(wù)器上的監(jiān)控信息，如圖1所示150模塊就是 此功能，此處僅列出一路示意。FPGA內(nèi)部的I2C從設(shè)備模塊是通過邏輯描述符語言編寫的 功能模塊，此模塊通過總線連接到110模塊，通過110模塊將采集到的監(jiān)控信息進(jìn)行處理打 包后存放在120模塊里面，120模塊里面需要開辟出專門的存儲單元保存數(shù)據(jù)。140模塊提 供的是FPGA的程序存儲區(qū)域，系統(tǒng)上電后就從單元模塊搬運(yùn)程序運(yùn)行。
[0015] 如圖2所示以兩個BMC為例，兩個BMC模塊作為主的I2C設(shè)備，通過標(biāo)準(zhǔn)的I2C總 線連接到FPGA內(nèi)部的從I2C設(shè)備上，如圖1所示160模塊，此模塊可以擴(kuò)展多個I2C從設(shè) 備，在圖中僅列出一路示意，BMC發(fā)送讀取信息命令后，通過I2C總線將存儲在120模塊里 的監(jiān)控信息數(shù)據(jù)傳送給BMC，每個I2C從設(shè)備都可以訪問共享的監(jiān)控信息存儲單元。此處要 注意的是各個I2C從設(shè)備都有一個自己固定的從設(shè)備地址，因此每個BMC對各自的I2C從 設(shè)備的訪問是互相不影響的，此系統(tǒng)的設(shè)計(jì)正是為冗余備份設(shè)置的。
[0016] 本發(fā)明的針對上述方法實(shí)施例，提高了系統(tǒng)的集成度，大大簡化了外部的硬件電 路設(shè)計(jì)，實(shí)現(xiàn)了 I2C鏈路的拓?fù)潇`活性，提高了系統(tǒng)的穩(wěn)定性和實(shí)時性，有利于降低產(chǎn)品本 身的硬件成本和開發(fā)成本。
【權(quán)利要求】
1. 一種基于FPGA的高端多路服務(wù)器監(jiān)控信息采集裝置，其特征在于：采用內(nèi)部嵌入軟 核NIOS的FPGA作為控制芯片，通過I2C接口提供服務(wù)器帶外數(shù)據(jù)信息給基板管理控制器 BMC ;FPGA用作監(jiān)控管理的數(shù)據(jù)采集接口內(nèi)嵌多個I2C接口與帶外1C接口連接，同時用作 與多個基板管理控制器通信的數(shù)據(jù)鏈路切換。
2. 根據(jù)權(quán)利要求1中所述的基于FPGA的高端多路服務(wù)器監(jiān)控信息采集裝置，其特征在 于所述的FPGA內(nèi)部嵌入：NIOS軟核模塊，片上數(shù)據(jù)存儲器，片外程序存儲控制模塊，串行接 口，標(biāo)準(zhǔn)I2C通信接口模塊。
3. 根據(jù)權(quán)利要求1中所述的基于FPGA的高端多路服務(wù)器監(jiān)控信息采集裝置，其特征在 于所述的FPGA內(nèi)部包括一組從I2C通信接口模塊，BMC通過此通信接口能夠獲取采集的帶 外數(shù)據(jù)信息。
4. 根據(jù)權(quán)利要求1中所述的基于FPGA的高端多路服務(wù)器監(jiān)控信息采集裝置，其特征 在于所述的FPGA內(nèi)部包括多組主I2C通信接口模塊，帶外數(shù)據(jù)的信息都是通過這多組I2C 通信接口采集的。
5. 根據(jù)權(quán)利要求1中所述的基于FPGA的高端多路服務(wù)器監(jiān)控信息采集裝置，其特征在 于至少一個BMC能通過I2C數(shù)據(jù)鏈路進(jìn)行信息獲得。
【文檔編號】G06F11/30GK104063300SQ201410021883
【公開日】2014年9月24日 申請日期:2014年1月18日 優(yōu)先權(quán)日:2014年1月18日
【發(fā)明者】王勇 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司