基于fpga的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)方法
【專利摘要】一種基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)方法，分為離線仿真環(huán)境和在線仿真環(huán)境，離線仿真環(huán)境負(fù)責(zé)計(jì)算每時(shí)步計(jì)算的總時(shí)鐘周期數(shù)ntotal以及仿真用時(shí)ttotal，根據(jù)實(shí)時(shí)仿真用時(shí)ttotal設(shè)置仿真步長(zhǎng)Δt，并將根據(jù)仿真步長(zhǎng)Δt計(jì)算出的相關(guān)參數(shù)以及讀取到的基本參數(shù)信息上傳至基于FPGA的在線仿真環(huán)境；在線仿真環(huán)境完成仿真的實(shí)時(shí)計(jì)算，通過有限狀態(tài)機(jī)控制仿真狀態(tài)，每一時(shí)步包括每個(gè)步長(zhǎng)中各類元件的歷史項(xiàng)電流源列向量計(jì)算、總歷史項(xiàng)電流源列向量形成、線性方程組求解及更新步驟，各類元件的歷史項(xiàng)電流源列向量計(jì)算以及更新步驟是完全獨(dú)立的，可并發(fā)處理。本發(fā)明保證了整個(gè)系統(tǒng)暫態(tài)仿真過程中的實(shí)時(shí)性，具有較好的可行性與適用性。
【專利說(shuō)明】基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電力系統(tǒng)仿真設(shè)計(jì)方法。特別是涉及一種基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)方法。
【背景技術(shù)】
[0002]有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真是一種與現(xiàn)實(shí)時(shí)鐘同步的數(shù)字仿真方式，通過將實(shí)時(shí)仿真器與實(shí)際物理設(shè)備相連可開展各種控制與保護(hù)裝置的開發(fā)與測(cè)試工作，并可模擬光照、風(fēng)速變化、電壓跌落、短路故障、甩負(fù)荷等多種運(yùn)行場(chǎng)景下的有源配電網(wǎng)復(fù)雜暫態(tài)過程，可有效降低研發(fā)及試驗(yàn)成本，避免待測(cè)設(shè)備對(duì)實(shí)際系統(tǒng)的影響。有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真主要用于分布式發(fā)電(儲(chǔ)能)單元控制器設(shè)計(jì)與試驗(yàn)、有源配電網(wǎng)能量管理系統(tǒng)測(cè)試、有源配電網(wǎng)保護(hù)裝置調(diào)試等。
[0003]在有源配電網(wǎng)中，為了精確刻畫包括電力電子開關(guān)動(dòng)作等在內(nèi)的一系列快動(dòng)態(tài)過程，暫態(tài)仿真的步長(zhǎng)變得越來(lái)越小。從仿真角度看，電力電子設(shè)備的存在會(huì)造成計(jì)算矩陣時(shí)變、步長(zhǎng)間開關(guān)動(dòng)作、數(shù)值震蕩等一系列問題，對(duì)于這些問題的精確求解需要耗費(fèi)較長(zhǎng)的計(jì)算時(shí)間與較多的計(jì)算資源。更重要的是，這些額外的計(jì)算時(shí)間的消耗往往是不可估計(jì)的。由于分布式電源種類多樣，其控制系統(tǒng)的數(shù)學(xué)模型十分復(fù)雜，且邏輯判斷多，具有強(qiáng)非線性特征，從而導(dǎo)致控制系統(tǒng)求解規(guī)模龐大?；诔Ｒ?guī)CPU處理器或DSP等串行硬件的傳統(tǒng)實(shí)時(shí)仿真器，在較小的仿真步長(zhǎng)下很難實(shí)現(xiàn)詳細(xì)建模的暫態(tài)實(shí)時(shí)仿真。相比之下，基于現(xiàn)場(chǎng)可編程邏輯門陣列(field-programmable gate array, FPGA)的全硬件計(jì)算為實(shí)時(shí)仿真提供了一種新思路。FPGA本質(zhì)上具有完全可配置的固有硬件并行結(jié)構(gòu)，其邏輯資源可配置為很多并行處理單元并實(shí)現(xiàn)多層級(jí)高度并行計(jì)算；同時(shí)，F(xiàn)PGA芯片上具有大量嵌入式塊RAM，可配置為大量分布式ROM或RAM，其數(shù)據(jù)和地址寬度、端口數(shù)量皆可配置，而傳統(tǒng)實(shí)時(shí)仿真器中內(nèi)存和總線大多是共享的，且端口有限，限制了數(shù)據(jù)的傳輸效率；FPGA允許使用流水線技術(shù)，加強(qiáng)了數(shù)據(jù)處理效率，并且，F(xiàn)PGA還擁有大量傳輸速度極快的內(nèi)部連線，不會(huì)引入過大的通訊延遲。
[0004]因此基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)允許更快的計(jì)算速度和更小的計(jì)算步長(zhǎng)，可以為有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真中對(duì)于步長(zhǎng)有要求嚴(yán)格的部分提供速度和精度支持，體積小巧，在開發(fā)周期與成本的經(jīng)濟(jì)性上也更具優(yōu)勢(shì)；而且考慮到傳統(tǒng)實(shí)時(shí)仿真器的模型與算法等內(nèi)容基本上不對(duì)用戶開放，進(jìn)一步研究開發(fā)準(zhǔn)確、高效的仿真算法不大可能。相比之下，基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真器具有可開發(fā)性、可拓展性，能夠?yàn)橛性磁潆娋W(wǎng)控制、保護(hù)策略的研究，新設(shè)備調(diào)試等提供測(cè)試平臺(tái)。
[0005]暫態(tài)實(shí)時(shí)仿真問題的基本求解方法可以分為節(jié)點(diǎn)分析法(nodal analysis)以及狀態(tài)變量分析法(state space analysis)兩類。相對(duì)于狀態(tài)變量分析，節(jié)點(diǎn)分析法在算法實(shí)現(xiàn)難度、仿真計(jì)算速度等方面具有較大優(yōu)勢(shì)，因此在EMTP、PSCAD / EMTDC等暫態(tài)離線仿真工具以及RTDS、HYPERSIM等暫態(tài)實(shí)時(shí)仿真工具中，都以節(jié)點(diǎn)分析法作為基本框架。
[0006]暫態(tài)仿真節(jié)點(diǎn)分析法包含2個(gè)基本步驟:[0007]I)采用某種數(shù)值積分方法(如梯形積分法)對(duì)系統(tǒng)中動(dòng)態(tài)元件的特性方程進(jìn)行差分化，得到等效計(jì)算電導(dǎo)與歷史項(xiàng)電流源并聯(lián)形式的諾頓等效電路。以附圖1所示的電感支路為例，其基本伏安關(guān)系方程如式(I)所示，應(yīng)用梯形積分法后可得到式(2)和(3)形式的差分方程。
[0008]
【權(quán)利要求】
1.一種基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)方法，其特征在于，有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)分為離線仿真環(huán)境和在線仿真環(huán)境，其中離線仿真環(huán)境負(fù)責(zé)實(shí)時(shí)仿真用時(shí)tt(rtal的計(jì)算，根據(jù)實(shí)時(shí)仿真用時(shí)ttotal設(shè)置仿真步長(zhǎng)At，并將根據(jù)仿真步長(zhǎng)At計(jì)算出的相關(guān)參數(shù)以及讀取到的基本參數(shù)信息上傳至基于FPGA的在線仿真環(huán)境；在線仿真環(huán)境完成仿真的實(shí)時(shí)計(jì)算，包括每個(gè)步長(zhǎng)中各類元件的歷史項(xiàng)電流源列向量計(jì)算、總歷史項(xiàng)電流源列向量形成、線性方程組求解以及更新步驟，具體包括如下步驟: 第一步:在離線環(huán)境下，采用基本元件對(duì)有源配電網(wǎng)進(jìn)行建模，讀取基本無(wú)源元件、線路元件、電源元件、斷路器元件、電力電子開關(guān)元件的基本參數(shù)信息，統(tǒng)計(jì)得到所述各類元件的數(shù)量； 第二步:在離線環(huán)境下，分別計(jì)算基本無(wú)源元件、線路元件、電源元件、斷路器元件、電力電子開關(guān)元件的歷史項(xiàng)電流源列向量求解的時(shí)鐘周期數(shù): nh, ELCj nh, LINEj nh, SOUECEj nh, BEEAKEEjnh, PE,以及更新步驟的時(shí)鐘周期數(shù):nu, KIX；, nUj LINE, nu,SOURCE，nu, BEEAKEEj nu, pe，其中，nh表示歷史項(xiàng)電流源列向量求解的時(shí)鐘周期數(shù)，取大于等于O的整數(shù)，nu表示更新步驟的時(shí)鐘周期數(shù)，取大于等于O的整數(shù)，RLC表示基本無(wú)源元件，LINE表示線路元件，SOURCE表示電源元件，BREAKER表示斷路器元件，PE表示電力電子開關(guān)元件； 第三步:在離線環(huán)境下，計(jì)算第一步所述的各類元件歷史項(xiàng)電流源列向量形成總歷史項(xiàng)電流源列向量所需的時(shí)鐘 周期數(shù)Hhist，計(jì)算采用并行的矩陣向量乘法實(shí)現(xiàn)線性方程組求解的時(shí)鐘周期數(shù)nMtaix ； 第四步:在離線環(huán)境下，計(jì)算每一步仿真所需的計(jì)算時(shí)鐘周期總數(shù)為nt(rtal=max (nh, KIX,Line ? SOURCE? BREAKER? nh, Pe) +nhist+nmatrix+maX (?, ELC? nu, Line? 11U, SOURCE? nu, BREAKER? nu, PE) +nother，其中第一步所述的各類元件的歷史項(xiàng)電流源列向量求解以及更新步驟的計(jì)算并發(fā)進(jìn)行，max函數(shù)表示取最大值，nother表示一些零散操作的總時(shí)鐘周期數(shù)； 第五步:在離線環(huán)境下，根據(jù)FPGA的驅(qū)動(dòng)時(shí)鐘頻率f以及時(shí)鐘周期總數(shù)nt(rtal，得到第四步中每一步仿真所需的實(shí)際時(shí)間tt()tal, tt(rtal=nt(rtal/f,設(shè)定仿真計(jì)算步長(zhǎng)At, At需滿足W<At以保證仿真實(shí)時(shí)性； 第六步:在離線環(huán)境下，根據(jù)仿真步長(zhǎng)△ t計(jì)算第一步所述的各類元件的等效電導(dǎo)，形成節(jié)點(diǎn)電導(dǎo)矩陣，計(jì)算所述的各類元件模型中歷史項(xiàng)電流源以及更新運(yùn)算所需的計(jì)算參數(shù)，計(jì)算節(jié)點(diǎn)電導(dǎo)矩陣的逆矩陣； 第七步:將第六步已得到的等效電導(dǎo)、各類元件模型中歷史項(xiàng)電流源以及更新運(yùn)算所需的計(jì)算參數(shù)、節(jié)點(diǎn)電導(dǎo)矩陣的逆矩陣、第一步所述的基本參數(shù)信息、第五步所述的仿真步長(zhǎng)Λ t上傳至基于FPGA的在線仿真環(huán)境； 第八步:在在線環(huán)境下，設(shè)置仿真時(shí)刻t=0，全局控制模塊中有限狀態(tài)機(jī)的仿真狀態(tài)為空閑狀態(tài)(IDLE)，啟動(dòng)仿真； 第九步:在在線環(huán)境下，仿真狀態(tài)進(jìn)入狀態(tài)一(STEP_I)，仿真計(jì)時(shí)器開始計(jì)時(shí)，計(jì)算第一步所述的各類元件的歷史項(xiàng)電流源，生成歷史項(xiàng)電流源列向量，其中所述的各類元件的計(jì)算是并行的，各類元件的計(jì)算任務(wù)完成后將各自的結(jié)束信號(hào)置高電平； 第十步:在在線環(huán)境下，對(duì)第九步所述的各類元件的結(jié)束信號(hào)進(jìn)行邏輯與操作，當(dāng)該信號(hào)為高電平，即所有元件完成歷史項(xiàng)電流源計(jì)算后，將所有元件生成的歷史項(xiàng)電流源列向量組合，得到總的歷史項(xiàng)電流源列向量Ih，并進(jìn)行存儲(chǔ)，生成狀態(tài)一結(jié)束信號(hào)(end_STEP_I); 第十一步:在在線環(huán)境下，仿真狀態(tài)進(jìn)入狀態(tài)二(STEP_II)，根據(jù)斷路器開關(guān)狀態(tài)讀取相應(yīng)的節(jié)點(diǎn)電導(dǎo)矩陣的逆矩陣G—1，采用并行的矩陣向量乘法由逆矩陣G—1及總的歷史項(xiàng)電流源列向量Ih計(jì)算節(jié)點(diǎn)電壓列向量V，生成狀態(tài)二結(jié)束信號(hào)(end_STEP_II)； 第十二步:在在線環(huán)境下，仿真狀態(tài)進(jìn)入狀態(tài)三(STEP_III)，對(duì)所述的各類元件分別進(jìn)行更新運(yùn)算，計(jì)算每個(gè)元件的端電壓以及支路電流，并進(jìn)行存儲(chǔ)，其中所述的各類元件的更新計(jì)算是并行的； 第十三步:在在線環(huán)境下，將用戶指定的仿真結(jié)果傳回離線環(huán)境，以便于用戶查看； 第十四步:在在線環(huán)境下，判斷仿真計(jì)時(shí)器是否計(jì)時(shí)至△ t時(shí)，如滿足條件，則生成步長(zhǎng)結(jié)束信號(hào)(end_ At)，否則仿真器等待直至計(jì)時(shí)至At ; 第十五步:判斷仿真時(shí)間是否達(dá)到仿真終了時(shí)刻，如達(dá)到仿真終了時(shí)刻，則仿真結(jié)束，否則返回第九步。
2.根據(jù)權(quán)利要求1所述的基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)方法，其特征在于，第一步所述的基本元件包括:基本無(wú)源元件、線路元件、電源元件、斷路器元件、電力電子開關(guān)元件。
3.根據(jù)權(quán)利要求1所述的基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)方法，其特征在于，第一步所述的基本參數(shù)信息包括:基本無(wú)源元件的電阻、電感和電容參數(shù)，線路元件的電阻和電感矩陣，電源元件的幅值、頻率和初始相位，斷路器元件的開路電阻、閉合電阻、斷路器動(dòng)作時(shí)間，電力 電子開關(guān)元件表示開路的電阻、電容以及表示閉合的電感，各類元件的節(jié)點(diǎn)編號(hào)，節(jié)點(diǎn)電導(dǎo)矩陣維數(shù)。
4.如權(quán)利要求1所述的一種基于FPGA的有源配電網(wǎng)暫態(tài)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)方法，其特征在于，實(shí)時(shí)仿真中的仿真狀態(tài)一(STEP_I)、仿真狀態(tài)二(STEP_II)和仿真狀態(tài)三(STEP_III)的控制調(diào)度，是由有限狀態(tài)機(jī)實(shí)現(xiàn)的。
【文檔編號(hào)】G06F17/50GK103793562SQ201410028769
【公開日】2014年5月14日 申請(qǐng)日期:2014年1月5日 優(yōu)先權(quán)日:2014年1月5日
【發(fā)明者】王成山, 丁承第, 李鵬, 于浩, 董旭柱, 于力, 黃紅遠(yuǎn), 黃小耘 申請(qǐng)人:天津大學(xué), 南方電網(wǎng)科學(xué)研究院有限責(zé)任公司, 廣東電網(wǎng)公司