三維集成電路中tsv的信號傳輸及功耗模型的建立方法
【專利摘要】本發(fā)明提供了一種三維集成電路中TSV的信號傳輸及功耗模型的建立方法，包括：根據(jù)工藝參數(shù)計(jì)算物理模型的等效RLGC電路模型各部分的阻抗；根據(jù)高頻信號傳輸條件下的平行雙線耦合模型和等效RLGC電路模型的各部分的阻抗生成等效RLGC電路模型；根據(jù)等效RLGC電路模型得到簡化得到單個TSV動態(tài)功耗電路模型，計(jì)算單個TSV動態(tài)功耗電路模型中的TSV動態(tài)功耗。本發(fā)明得到的等效RLGC電路模型和單個TSV動態(tài)功耗電路模型有著快速便捷、準(zhǔn)確性高的優(yōu)點(diǎn)，方便地了解TSV傳輸特性，及便捷地了解單個TSV動態(tài)功耗電路模型中的TSV動態(tài)功耗情況。
【專利說明】三維集成電路中TSV的信號傳輸及功耗模型的建立方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種三維集成電路中TSV的信號傳輸及功耗模型的建立方法。
【背景技術(shù)】
[0002]隨著三維(3D)集成電路技術(shù)的提出及發(fā)展，芯片規(guī)模進(jìn)一步增長，有著二維(2D)集成電路無法比擬的優(yōu)勢。TSV (“Through Silicon Via”,通過娃片通道)技術(shù)是在堆疊的芯片之間制造垂直通孔，從而實(shí)現(xiàn)堆疊芯片之間最短互連的技術(shù)，是3D集成電路中的核心技術(shù)。TSV技術(shù)可以完成高密度的三維芯片堆疊，同時能夠大大提升芯片性能和速度，便于實(shí)現(xiàn)低功耗的芯片設(shè)計(jì)。
[0003]在研究基于TSV的3D集成電路的電氣特性等問題時，比如TSV信號傳輸影響、TSV-TSV噪聲串?dāng)_等情形，需要掌握TSV的相關(guān)特性。常用的3D集成電路設(shè)計(jì)中研究TSV的相關(guān)特性，一般建立簡單的RLGC等效電路進(jìn)行快速分析，但是往往簡單等效電路模型精確度較低。在精確度要求比較高的情況下，建立有限元模型進(jìn)行分析，但是計(jì)算速度往往不高，尤其是在大規(guī)模的3D集成電路設(shè)計(jì)中，復(fù)雜的有限元模型耗時較高。
[0004]不同于2D集成電路設(shè)計(jì)，3D集成電路設(shè)計(jì)中由于芯片堆疊的影響，芯片整體的功耗成為影響芯片性能的主要因素。TSV作為3D集成電路中的信號傳輸通道，也會產(chǎn)生一定的功耗，建立TSV的功耗模型有助于分析整體的芯片設(shè)計(jì)。
[0005]因此，本次發(fā)明立足于建立TSV的信號傳輸及功耗模型，該模型可作為3D集成電路TSV信號傳輸特性分析以及功耗研究的主要參考依據(jù)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種三維集成電路中TSV的信號傳輸及功耗模型的建立方法，能夠。
[0007]為解決上述問題，本發(fā)明提供一種三維集成電路中TSV的信號傳輸及功耗模型的建立方法，包括:
[0008]獲取包含信號TSV、連接信號TSV兩端的bump單元、接地TSV和連接接地TSV兩端的bump單元的物理模型的工藝參數(shù)；
[0009]根據(jù)所述工藝參數(shù)計(jì)算物理模型的等效RLGC電路模型的各部分的阻抗；
[0010]根據(jù)高頻信號傳輸條件下的平行雙線耦合模型和所述等效RLGC電路模型的各部分的阻抗生成所述等效RLGC電路模型；
[0011]評估所述等效RLGC電路模型的準(zhǔn)確性，在不準(zhǔn)確的情況下對所述等效RLGC電路模型進(jìn)行修正，直至得到準(zhǔn)確的等效RLGC電路模型；
[0012]根據(jù)準(zhǔn)確的等效RLGC電路模型得到單個TSV等效電路模型，分析單個等效TSV電路模型中各參數(shù)對于TSV功耗的影響，簡化得到單個TSV動態(tài)功耗電路模型，計(jì)算所述單個TSV動態(tài)功耗電路模型中的TSV動態(tài)功耗。
[0013]進(jìn)一步的，在上述方法中，物理模型的工藝參數(shù)包括信號TSV和接地TSV的高度、直徑、間距、絕緣層厚度、兩端的bump單元尺寸參數(shù)。
[0014]進(jìn)一步的，在上述方法中，所述等效RLGC電路模型的各部分的阻抗包括信號TSV或接地TSV的自身阻抗值、信號TSV或接地TSV與硅襯底在絕緣層形成的阻抗、信號TSV和接地TSV在硅襯底間耦合形成的阻抗、信號TSV與連接信號TSV兩端的bump單元或接地TSV與連接接地TSV兩端的bump單元所形成的阻抗、娃襯底電容及電導(dǎo)。
[0015]進(jìn)一步的，在上述方法中，所述自身阻抗值包括TSV的電阻和電感，
[0016]TSV的電阻通過下式確定:
[001 7]
【權(quán)利要求】
1.一種三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，包括: 獲取包含信號TSV、連接信號TSV兩端的bump單元、接地TSV和連接接地TSV兩端的bump單元的物理模型的工藝參數(shù)； 根據(jù)所述工藝參數(shù)計(jì)算物理模型的等效RLGC電路模型的各部分的阻抗； 根據(jù)高頻信號傳輸條件下的平行雙線耦合模型和所述等效RLGC電路模型的各部分的阻抗生成所述等效RLGC電路模型； 評估所述等效RLGC電路模型的準(zhǔn)確性，在不準(zhǔn)確的情況下對所述等效RLGC電路模型進(jìn)行修正，直至得到準(zhǔn)確的等效RLGC電路模型； 根據(jù)準(zhǔn)確的等效RLGC電路模型得到單個TSV等效電路模型，分析單個等效TSV電路模型中各參數(shù)對于TSV功耗的影響，簡化得到單個TSV動態(tài)功耗電路模型，計(jì)算所述單個TSV動態(tài)功耗電路模型中的TSV動態(tài)功耗。
2.如權(quán)利要求1所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，物理模型的工藝參數(shù)包括信號TSV和接地TSV的高度、直徑、間距、絕緣層厚度、兩端的bump單元尺寸參數(shù)。
3.如權(quán)利要求2所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，所述等效RLGC電路模型的各部分的阻抗包括信號TSV或接地TSV的自身阻抗值、信號TSV或接地TSV與硅襯底在絕緣層形成的阻抗、信號TSV和接地TSV在硅襯底間耦合形成的阻抗、信號TSV與連接信號TSV兩端的bump單元或接地TSV與連接接地TSV兩端的bump單元所形成的阻抗、硅襯底電容及電導(dǎo)。
4.如權(quán)利要求3所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，所述自身阻抗值包括TSV的電阻和電感， TSV的電阻通過下式確定:
5.如權(quán)利要求4所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，信號TSV或接地TSV與硅襯底在絕緣層形成的阻抗包括TSV絕緣層電容，TSV絕緣層電容通過下式確定:
6.如權(quán)利要求5所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，信號TSV和接地TSV在硅襯底間耦合形成的阻抗包括Cnffi和Cb- Cnffi通過下式確定:

7.如權(quán)利要求6所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，信號TSV與連接信號TSV兩端的bump單元或接地TSV與連接接地TSV兩端的bump單元所形成的阻抗包括bump-Si襯底電容，bump-Si襯底電容通過下式確定:
8.如權(quán)利要求7所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，硅襯底電容通過下式確定:
9.如權(quán)利要求8所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，所述單個TSV動態(tài)功耗電路模型中的TSV動態(tài)功耗通過下式計(jì)算確定:
Pdynamic CVdd -^sw ^insulator^dd 2fsw,其中，PdyMi。為單個TSV動態(tài)功耗電路模型中的TSV動態(tài)功耗，C為電容，Vdd為電源電壓，
10.如權(quán)利要求1所述的三維集成電路中TSV的信號傳輸及功耗模型的建立方法，其特征在于，評估所述等效RLGC電路模型的準(zhǔn)確性的步驟中，采用二端口網(wǎng)絡(luò)的S21參數(shù)評估所述等效RLGC電路模型的準(zhǔn)確性。
【文檔編號】G06F17/50GK103745069SQ201410037785
【公開日】2014年4月23日 申請日期:2014年1月26日 優(yōu)先權(quán)日:2014年1月26日
【發(fā)明者】王琴, 胡中星, 謝憬, 毛志剛 申請人:上海交通大學(xué)