低功耗隨機(jī)數(shù)發(fā)生器的制造方法
【專利摘要】本發(fā)明公開了一種低功耗隨機(jī)數(shù)發(fā)生器，以數(shù)字標(biāo)準(zhǔn)單元為基礎(chǔ)、設(shè)計隨機(jī)數(shù)發(fā)生源的結(jié)構(gòu)，得到可經(jīng)采樣得到高熵值的隨機(jī)比特流。本發(fā)明通過電路結(jié)構(gòu)的設(shè)計調(diào)整達(dá)到功耗優(yōu)化的效果。本發(fā)明使用數(shù)字IC的設(shè)計方法實現(xiàn)，結(jié)構(gòu)緊湊，資源消耗少，易于移植，適合于集成在芯片中使用。
【專利說明】低功耗隨機(jī)數(shù)發(fā)生器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于密碼芯片中，可以經(jīng)過采樣構(gòu)成熵源，進(jìn)而產(chǎn)生高熵值隨機(jī)比特流的低功耗隨機(jī)數(shù)發(fā)生器。
【背景技術(shù)】
[0002]隨機(jī)數(shù)在密碼技術(shù)中有非常重要的作用，偽隨機(jī)數(shù)在安全強(qiáng)度較高的應(yīng)用中不能滿足要求，因此真隨機(jī)數(shù)發(fā)生器的研究受到重視，而隨機(jī)源(熵源)在隨機(jī)數(shù)發(fā)生器中對輸出序列的特性有決定性影響。目前，放大電阻熱噪聲法、混沌電路法、振蕩采樣法等。其中，振蕩采樣法原理簡單、實現(xiàn)方便，可用純數(shù)字邏輯實現(xiàn)，相較于模擬電路實現(xiàn)的方法能夠有效地節(jié)省面積。功耗已經(jīng)是集成電路設(shè)計中的一個主要參數(shù)，低功耗設(shè)計已經(jīng)成為與性能同等重要的設(shè)計目標(biāo)，也是高性能電子設(shè)備所必須遵循的一個規(guī)范，功耗降低意味著更低的成本、更高的穩(wěn)定性等，是核心要素之一，技術(shù)的發(fā)展勢必伴隨著對更低功耗更低電壓研究的需求。設(shè)計一種低功耗數(shù)字真隨機(jī)振蕩信號發(fā)生源是很有意義的。
[0003]現(xiàn)有的隨機(jī)振蕩電路多基于時鐘控制，這種方法的不足在于其真隨機(jī)性只來自低頻時鐘對高頻振蕩的采樣階段，真隨機(jī)性一定程度受到限制。因而不受時鐘控制的斐波那契振蕩和伽羅華振蕩受到了更多的研究和使用，其亞穩(wěn)態(tài)振蕩特性受電路噪聲等外部因素影響大，真隨機(jī)性更強(qiáng)，缺點在于為了達(dá)到?jīng)]有時鐘控制下的近似同步效果，其振蕩鏈中有大量反相器，從而增大了功耗。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是針對現(xiàn)有的真隨機(jī)數(shù)發(fā)生器的不足，提供一種低功耗的隨機(jī)數(shù)發(fā)生器。
[0005]本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的:
[0006]一種低功耗隨機(jī)數(shù)發(fā)生器，包括多組隨機(jī)振蕩電路，每組振蕩電路滿足時序和隨機(jī)性要求且互不相同。
[0007]所述的每組隨機(jī)振蕩電路包括斐波那契振蕩環(huán)、伽羅華振蕩環(huán)、異或門、采樣時鐘信號、寄存器、復(fù)位信號；所述的復(fù)位信號分別輸入到斐波那契振蕩環(huán)和伽羅華振蕩環(huán)，所述的斐波那契振蕩環(huán)和伽羅華振蕩環(huán)連接到異或門后與寄存器相連，采樣時鐘信號與寄存器相連。
[0008]所述的伽羅華振蕩環(huán)包括接入級模塊、多個中間級模塊，所述的復(fù)位信號與接入級模塊相連，接入級模塊與多個中間級模塊串聯(lián)后的輸出端與接入級模塊的輸入端相連，接入級模塊的輸出端以及中間級模塊的輸出端選擇性與接入級模塊的輸入端相連；所述的接入級模塊為與非門、延遲器、異或門的串聯(lián)；所述的中間級模塊為反相器、延遲器、異或門的串聯(lián)；所述的斐波那契振蕩環(huán)包括一個接入級小單元、多個中間級小單元、反饋邏輯電路，所述的復(fù)位信號與接入級小單元相連，接入級小單元與多個中間級小單元串聯(lián)，所述的接入級小單元和中間級小單元的輸出端選擇性通過反饋邏輯電路與接入級小單元的輸入端相連；所述的接入級小單元為與非門、延遲器的串聯(lián)；所述的中間級小單元為反相器、延遲器的串聯(lián)；所述的反饋邏輯電路為多個異或門的組合。
[0009]本發(fā)明與現(xiàn)有技術(shù)相比具有的有益效果:
[0010]1、低功耗:相比傳統(tǒng)的斐波那契振蕩結(jié)構(gòu)或伽羅華振蕩結(jié)構(gòu)，本發(fā)明的每級單元是反相器和延遲器的串聯(lián)，達(dá)到了各級延時接近從而近似同步的效果；但相比于多個反相器串聯(lián)消耗的動態(tài)功耗，本結(jié)構(gòu)的功耗明顯降低。此外，相比于時鐘控制的反饋振蕩結(jié)構(gòu)，本發(fā)明電路結(jié)構(gòu)在一定范圍內(nèi)不受時序的約束，工作電壓是可以調(diào)節(jié)的，能通過犧牲效率來降低功耗；
[0011]2、良好的隨機(jī)性和魯棒性:相較于傳統(tǒng)的奇數(shù)個反相器級聯(lián)的環(huán)形振蕩電路以及時鐘控制的移位反饋振蕩電路，因電路噪聲等因素引起的亞穩(wěn)態(tài)和混亂現(xiàn)象將更為顯著，此外，由于斐波那契振蕩和伽羅華振蕩的合理結(jié)合，系統(tǒng)復(fù)雜度得到增強(qiáng)；同樣的資源占用下，隨機(jī)數(shù)發(fā)生器的輸出具有更高的魯棒性和隨機(jī)性；
[0012]3、良好的實用性:本發(fā)明采用數(shù)字流程方法實現(xiàn)，結(jié)構(gòu)緊湊，可移植性強(qiáng)，適合于在數(shù)字集成電路中集成。
【專利附圖】

【附圖說明】
[0013]圖1是斐波那契振蕩一般形式原理圖；
[0014]圖2是伽羅華振蕩一般形式原理圖；
[0015]圖3是改進(jìn)的低功耗斐波那契振蕩環(huán)示意圖；
[0016]圖4是改進(jìn)的低功耗伽羅華振蕩環(huán)示`意圖；
[0017]圖5是單個振蕩環(huán)電路的結(jié)構(gòu)示意圖；
[0018]圖6是整個電路的結(jié)構(gòu)示意圖。
【具體實施方式】
[0019]下面結(jié)合附圖詳細(xì)說明本發(fā)明。
[0020]圖1給出了一個r級斐波那契振蕩的原理圖，其反饋為f(X) 二, fo=fr=l ；
fi為I代表第i級參與反饋。理論證明斐波那契振蕩環(huán)不會進(jìn)入穩(wěn)態(tài)的條件是:
[0021]f (x) = (l+x)h(x) and h (1)=1
[0022]其中f(x)是斐波那契振蕩環(huán)的反饋多項式，h(x)是一個本原多項式。即h(x)的周期達(dá)到m序列的周期長:2rf-l，此時f(x)的周期最大，為2〔2。為了達(dá)到最好的隨機(jī)性能，h(x)要求必須是本原多項式，從而在周期序列里用很短的時間完成兩個狀態(tài)之間的轉(zhuǎn)換。若所有的反相器輸出是準(zhǔn)同時達(dá)到的中間電平，轉(zhuǎn)換過程代表O到I或I到O的轉(zhuǎn)變，那么同個方向狀態(tài)變化的過渡是不可再持續(xù)的，從而無從預(yù)測，但這種結(jié)構(gòu)很顯然沒有時鐘的控制，反相器不會保持同時輸出相同電平，因而兩個狀態(tài)之間的過渡是亞穩(wěn)態(tài)的。圖2給出的是伽羅華振蕩的原理圖，同樣可以證明伽羅華振蕩不會進(jìn)入穩(wěn)態(tài)的條件是:f (x) = (l+x)h(x)，f(l)=0，且r是奇數(shù)級的。此時振蕩鏈能夠達(dá)到最大輸出周期:2〔2。
[0023]斐波那契振蕩和伽羅華振蕩有一定的局限性。以斐波那契振蕩為例，由于沒有時鐘的控制，要求振蕩鏈每級單元的延遲時間要約等于反饋電路的延時時間值，達(dá)到近似同步的效果。常見的斐波那契振蕩器是多級反相器的串聯(lián)，然后選取相等數(shù)量的反相器作為I級，根據(jù)反饋多項式在各個級抽頭。設(shè)計對這個結(jié)構(gòu)進(jìn)行了優(yōu)化，如圖3所示，采用了反相器和延遲器的串聯(lián)結(jié)構(gòu)，保證了反饋的正確性，同時明顯降低了消耗在大量反相器上的動態(tài)功耗。伽羅華振蕩環(huán)也做了類似優(yōu)化，如圖4所示。
[0024]為了增強(qiáng)隨機(jī)序列的魯棒性和隨機(jī)性，本發(fā)明把斐波那契振蕩結(jié)構(gòu)和伽羅華振蕩結(jié)構(gòu)結(jié)合了起來，結(jié)構(gòu)如圖5所示。設(shè)斐波那契振蕩鏈?zhǔn)莔級，伽羅華振蕩鏈?zhǔn)铅羌?，?m-Ι)和(η-1)是互素的，則兩者的相關(guān)性最低，異或運(yùn)算后輸出的隨機(jī)序列能夠達(dá)到最大周期，輸出序列的魯棒性和隨機(jī)性會顯著優(yōu)于原序列；相比于單獨的(m+n)級斐波那契振蕩環(huán)或伽羅華振蕩環(huán)，在同等資源占用下得到性能更好的隨機(jī)序列。
[0025]本發(fā)明中電路結(jié)構(gòu)可以有多組振蕩環(huán)電路，以8組為例，如圖6所示。設(shè)第I組斐波那契振蕩級數(shù)是Hi1，伽羅華振蕩級數(shù)是II1，第2路分別是m2和n2，依次類推；為了保證隨機(jī)序列性能最優(yōu)化，發(fā)明采取了以下兩點:(I) Onj-1)和(Iij-1)互素且η為奇數(shù)，其中j e {I, 2，3，4，5，6，7，8}。(2) 8組組合，16路反饋振蕩鏈的反饋多項式全部滿足最大周期要求，但全部采用不同的級數(shù)和本原多項式達(dá)到最佳相關(guān)性。
[0026]上述實施例用來解釋說明本發(fā)明，而不是對本發(fā)明進(jìn)行限制，在本發(fā)明的精神和權(quán)利要求的保護(hù)范圍內(nèi)，對本發(fā)明作出的任何修改和改變，都落入本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種低功耗隨機(jī)數(shù)發(fā)生器，其特征在于，包括多組隨機(jī)振蕩電路，每組振蕩電路滿足隨機(jī)性和時序要求且互不相同。
2.根據(jù)權(quán)利要求1所述的低功耗的數(shù)字真隨機(jī)信號發(fā)生源，其特征在于，所述的每組隨機(jī)振蕩電路包括斐波那契振蕩環(huán)、伽羅華振蕩環(huán)、異或門、采樣時鐘信號、寄存器、復(fù)位信號；所述的復(fù)位信號分別輸入到斐波那契振蕩環(huán)和伽羅華振蕩環(huán)，所述的斐波那契振蕩環(huán)和伽羅華振蕩環(huán)連接到異或門后與寄存器相連，采樣時鐘信號與寄存器相連。
3.根據(jù)權(quán)利要求2所述的低功耗的數(shù)字真隨機(jī)信號發(fā)生源，其特征在于，所述的伽羅華振蕩環(huán)包括接入級模塊、多個中間級模塊，所述的復(fù)位信號與接入級模塊相連，接入級模塊、多個中間級模塊串聯(lián)后的輸出端與接入級模塊的輸入端相連，與中間級模塊的輸入端選擇性相連；所述的接入級模塊為與非門、延遲器的串聯(lián)；所述的中間級模塊為異或門、反相器、延遲器的串聯(lián)；所述的斐波那契振蕩環(huán)包括一個接入級小單元、多個中間級小單元、反饋邏輯電路，所述的復(fù)位信號與接入級小單元相連，接入級小單元與多個中間級小單元串聯(lián)，所述的接入級小單元和中間級小單元的輸出端選擇性通過反饋邏輯電路與接入級小單元的輸入端相連；所述的接入級小單元為與非門、延遲器的串聯(lián)；所述的中間級小單元為反相器、延遲器的串聯(lián)；所述的反饋邏輯電路為多個異或門的組合。
【文檔編號】G06F7/58GK103885747SQ201410068042
【公開日】2014年6月25日 申請日期:2014年2月27日 優(yōu)先權(quán)日:2014年2月27日
【發(fā)明者】沈海斌, 解志超 申請人:浙江大學(xué)