微處理器及使用指令循環(huán)高速緩存的方法
【專利摘要】本發(fā)明提供一種微處理器及使用指令循環(huán)高速緩存的方法，其包括處理器核心以及指令循環(huán)高速緩存。處理器核心提供指令流的提取地址，提取地址包括標簽及索引。指令循環(huán)高速緩存自處理器核心接收提取地址。指令循環(huán)高速緩存包括高速緩存陣列以及標簽存儲器。高速緩存陣列存儲多個高速緩存條目。各高速緩存條目包括標簽識別碼。高速緩存陣列輸出提取地址中索引所對應的高速緩存條目的標簽識別碼。標簽存儲器存儲多個標簽值并輸出高速緩存陣列輸出的標簽識別碼所對應的標簽值。指令循環(huán)高速緩存基于提取地址的標簽與標簽存儲器輸出的標簽值之間的按比特比較，而決定高速緩存命中或高速緩存未中是否發(fā)生。
【專利說明】微處理器及使用指令循環(huán)高速緩存的方法

【技術(shù)領域】
[0001] 本發(fā)明是有關(guān)于一種指令高速緩存（instruction caching)，且特別是有關(guān)于微 處理器及使用指令循環(huán)高速緩存的方法。

【背景技術(shù)】
[0002] 指令高速緩存（instruction cache)是微處理器中不可或缺的元件。當微處理器 需要提取指令時，其處理器核心會傳送指令的提取地址（fetch address)至指令高速緩存。 提取地址對應于指令流（instruction stream),且指令流包括一或多個指令。當指令已存 在指令高速緩存內(nèi)時，指令高速緩存可直接對處理器核心提供指令。否則，指令高速緩存會 從指令所在的存儲器中提取指令、存儲指令以及將指令提供給處理器核心。由于從外部存 儲器提取指令比從指令高速緩存提取指令花費更多的時間并耗費更多功率，指令高速緩存 可減低功率消耗并促進微處理器的處理速度。


【發(fā)明內(nèi)容】

[0003] 嵌入式系統(tǒng)（embedded system)的應用程序通常在最深層循環(huán)（innermost loop) 花費很多執(zhí)行時間。因此，本發(fā)明提供一種微處理器及使用指令循環(huán)高速緩存的方法，藉以 降低功率損耗并改善指令提取的效率。
[0004] 依據(jù)本發(fā)明一實施例，本發(fā)明提供一種微處理器。微處理器包括處理器核心以及 指令循環(huán)高速緩存。處理器核心提供指令流的提取地址。指令流包括一或多個指令。提取 地址包括標簽（tag)以及索引（index)。指令循環(huán)高速緩存自處理器核心接收提取地址。 指令循環(huán)高速緩存包括高速緩存陣列以及標簽存儲器。高速緩存陣列耦接至處理器核心。 高速緩存陣列存儲第一預定數(shù)量個高速緩存條目。各高速緩存條目包括標簽識別碼（tag identification ;tag ID)。高速緩存陣列輸出提取地址中索引所對應的高速緩存條目的標 簽識別碼。標簽存儲器耦接至處理器核心以及高速緩存陣列。標簽存儲器經(jīng)配置用以存儲 第二預定數(shù)量個標簽值，并輸出高速緩存陣列輸出的標簽識別碼所對應的標簽值。指令循 環(huán)高速緩存基于提取地址的標簽與標簽存儲器輸出的標簽值之間的按比特比較，而決定高 速緩存命中（cache hit)或高速緩存未中（cache miss)是否發(fā)生。
[0005] 依據(jù)本發(fā)明另一實施例，本發(fā)明提供一種使用前述指令循環(huán)高速緩存的方法。此 方法包括下列步驟。初始時進入正常狀態(tài)，其中指令循環(huán)高速緩存與包括正常狀態(tài)及內(nèi)部 狀態(tài)的有限狀態(tài)機（finite state machine)相關(guān)。當目前狀態(tài)為正常狀態(tài)且處理器核心發(fā) 送至指令循環(huán)高速緩存的標簽值與之前存儲在指令循環(huán)高速緩存中的每一標簽值不同時， 以該標簽值更新指令循環(huán)高速緩存。當目前狀態(tài)為內(nèi)部狀態(tài)，且處理器核心發(fā)送至指令循 環(huán)高速緩存的標簽值與之前存儲在指令循環(huán)高速緩存中的每一標簽值不同時，進入正常狀 態(tài)。當目前狀態(tài)為正常狀態(tài)時，對應于接收內(nèi)部信號而進入內(nèi)部狀態(tài)?；谟商幚砥骱诵?發(fā)送至該指令循環(huán)高速緩存的提取地址的標簽以及存儲在指令循環(huán)高速緩存中的標簽值 其中之一之間的比較，判斷指令循環(huán)高速緩存內(nèi)是否發(fā)生高速緩存命中或高速緩存未中。
[0006] 依據(jù)本發(fā)明另一實施例，本發(fā)明提供一種使用前述指令循環(huán)高速緩存的方法。此 方法包括下列步驟。每當提示指令被提取并識別時，發(fā)送與提示指令相關(guān)的標簽值至指令 循環(huán)高速緩存。提示指令通過標簽值而與提示指令被執(zhí)行之后將被執(zhí)行的指令循環(huán)相關(guān)。 基于指令的提取地址的標簽與存儲在指令循環(huán)高速緩存中的標簽值其中之一之間的比較， 指令循環(huán)高速緩存判斷高速緩存命中或高速緩存未中是否發(fā)生。
[0007] 為讓本案的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細 說明如下。

【專利附圖】

【附圖說明】
[0008] 圖1是依照本發(fā)明一實施例所示出的一種微處理器的示意圖；
[0009] 圖2是依照本發(fā)明一實施例所示出的存儲器內(nèi)的一種高速緩存線（cache line) 的不意圖；
[0010] 圖3是依照本發(fā)明一實施例所示出的微處理器的一種指令循環(huán)高速緩存的示意 圖；
[0011] 圖4是依照本發(fā)明一實施例所示出的一種指令循環(huán)的示意圖；
[0012] 圖5是依照本發(fā)明一實施例所示出的一種使用指令循環(huán)高速緩存的方法的流程 圖；
[0013] 圖6是依照本發(fā)明一實施例所示出的一種指令循環(huán)的示意圖；
[0014] 圖7是依照本發(fā)明一實施例所示出的另一種指令循環(huán)的示意圖；
[0015] 圖8是依照本發(fā)明一實施例所示出的一種使用指令循環(huán)高速緩存的方法的流程 圖；
[0016] 圖9是依照本發(fā)明一實施例所示出的相關(guān)于指令循環(huán)高速緩存的一種有限狀態(tài) 機的不意圖；
[0017] 圖10是依照本發(fā)明一實施例所示出的一種指令循環(huán)的示意圖；
[0018] 圖11是依照本發(fā)明一實施例所示出的微處理器的一種指令循環(huán)高速緩存的示意 圖；
[0019] 圖12是依照本發(fā)明一實施例所示出的一種指令循環(huán)的示意圖。
[0020] 附圖標記說明：
[0021] 100 :微處理器；
[0022] 120 :處理器核心；
[0023] 125 :循環(huán)標簽信號；
[0024] 140 :指令循環(huán)高速緩存；
[0025] 160 :存儲器；
[0026] 320、1120 :高速緩存陣列；
[0027] 322、1122 :標簽識別碼（ID);
[0028] 324 :有效比特；
[0029] 326、1126 :指令/指令類別；
[0030] 340、1140 :標簽存儲器；
[0031] 360、1160 :比較器；
[0032] 365 :命中信號；
[0033] 380、1180 :控制器；
[0034] IO ?17、Hint A、Hint B、Call F、F、RET、A、B、JA、JB :指令；
[0035] 505 ?545、805、812 ?818、832 :方法步驟。

【具體實施方式】
[0036] 圖1是依照本發(fā)明一實施例所示出的一種微處理器的示意圖。微處理器100包 括處理器核心120以及指令循環(huán)高速緩存140。指令循環(huán)高速緩存140耦接在處理器核 心120以及外部存儲器160。處理器核心120可提供指令流中的一或多個提取地址至指令 循環(huán)高速緩存140。指令流可包括一或多個指令。各提取地址包括一個標簽以及索引。在 此，指令的提取地址是代表指令存儲在存儲器160中的地址。提取地址并非指令其運算元 (operand)中所包括的地址。
[0037] 指令循環(huán)高速緩存140接收處理器核心120所提供的提取地址，并對應于此提取 地址以確認高速緩存命中或高速緩存未中是否發(fā)生。當高速緩存命中發(fā)生時，指令循環(huán)高 速緩存140可對應于提取地址，而直接從指令循環(huán)高速緩存140本身提供指令至處理器核 心120。當高速緩存未中發(fā)生時，指令循環(huán)高速緩存140則對應于提取地址，而從存儲器160 中的提取并存儲指令，且將上述指令提供給處理器核心120。
[0038] 處理器核心120可通過循環(huán)標簽（loop-tag)信號125而提供一或多個標簽值（tag value)至指令循環(huán)高速緩存140,藉以對應反向分支（backward branch)指令或提示指令 (hint instruction)。循環(huán)標簽信號125中所傳送的標簽值可以和處理器核心120傳送至 指令循環(huán)高速緩存140的提取地址的標簽相異。循環(huán)標簽信號125中所傳送的標簽值也可 以和處理器核心120傳送至指令循環(huán)高速緩存140的提取地址相關(guān)。在此情況下，循環(huán)標 簽信號可以用控制信號來實現(xiàn)，藉以表示提取地址與標簽值有關(guān)。以下將詳細說明。
[0039] 圖2是依照本發(fā)明一實施例所示出的存儲器內(nèi)的一種高速緩存線（cache line) 的示意圖。存儲器160的地址可分為標簽以及索引。在本實施例中，一個地址有32比特， 而標簽有30比特且索引有2比特。在另一實施例中，地址、標簽以及索引可以是不同的比 特數(shù)。在相同高速緩存線中的地址具有相同的標簽。舉例而言，指令IO至13位于地址0 至3,且屬于相同的高速緩存線并具有相同標簽0。指令14至17位于地址4至7,且屬于相 同的高速緩存線并具有相同標簽1。
[0040] 圖3是依照本發(fā)明一實施例所示出的微處理器的一種指令循環(huán)高速緩存的示 意圖。指令循環(huán)高速緩存140包括高速緩存陣列（cache array) 320、標簽存儲器（tag st〇rage)340、比較器360以及控制器380。高速緩存陣列320耦接至處理器核心120與存 儲器160。標簽存儲器340耦接至處理器核心120與高速緩存陣列320。比較器360耦接 至高速緩存陣列320與標簽存儲器340?？刂破?80耦接至處理器核心120、存儲器160、 高速緩存陣列320、標簽存儲器340以及比較器360。為求簡化，標簽存儲器340與控制器 380的耦接關(guān)系未示出在圖3中。
[0041] 高速緩存陣列320可以存儲2N個高速緩存條目（cache entry)，其中N為處理器 核心120所提供的提取地址其索引的比特數(shù)。因此，在本實施例中，高速緩存陣列320的大 小即是一個高速緩存線。當高速緩存線為小時，指令循環(huán)高速緩存140也將相對為小。
[0042] 圖3以列（row)的形式描繪出高速緩存陣列320中的每一個高速緩存條目。各個 高速緩存條目包括3個類別，也即，標簽識別碼（tag identification ;tag ID，以下簡稱為 標簽ID)322、有效比特（valid bit)324以及指令326。標簽識別碼322用以從存儲在標簽 存儲器340的標簽值中選擇其中之一。有效比特324表示包括有效比特324的高速緩存條 目為有效或無效。當高速緩存條目的有效比特324被設定時，此高速緩存條目為有效。指 令326為之前從存儲器160中提取，并在此時被存儲在高速緩存條目中的指令。高速緩存 陣列320輸出高速緩存條目的標簽ID322,且此高速緩存條目的為處理器核心120所提供的 提取地址的索引所對應。換言之，高速緩存條目可以由0編號至2N-1，且高速緩存陣列320 可輸出編號與提取地址的索引相符的高速緩存條目的標簽ID322。
[0043] 標簽存儲器340存儲2M個標簽值，其中M為各高速緩存條目的標簽ID322的比特 數(shù)。標簽存儲器340中的標簽值由0編號至2M-1。在本實施例中，M為1。處理器核心120 通過循環(huán)標簽信號125而提供標簽值，而不是通過前述的提取地址。標簽存儲器340輸出 高速緩存陣列320所輸出的標簽ID322對應的標簽值。換句話說，標簽存儲器340輸出標 簽值，且此標簽值其數(shù)值與高速緩存陣列320輸出的標簽ID相符。
[0044] 比較器360對處理器核心120提供的提取地址的標簽以及標簽存儲器340輸出的 標簽值進行按比特比較（bitwise comparison)。高速緩存陣列320將提取地址的索引所 對應的高速緩存條目的有效比特324輸出至比較器360。當提取地址的標簽與標簽存儲器 340所輸出的標簽值相同，且高速緩存陣列320輸出的有效比特324被設定時，比較器360 設立（assert)命中信號365以表示高速緩存命中。否則，比較器360重置（de-assert)命 中信號365,藉以表不高速緩存未中。
[0045] 控制器380依據(jù)命中信號365,而將對應于提取地址的指令提供至處理器核心 120。盡管在圖3中是以多路復用器來描述控制器380,但控制器380實際上并不僅限于多 路復用器。以下更詳加說明。
[0046] 圖4是依照本發(fā)明一實施例所示出的一種指令循環(huán)的示意圖。在存儲器160中有 5個指令10-14。指令10-13的地址具有相同的標簽A。指令14的地址的標簽為A+1。指 令14為反向分支指令，且其分支目標為指令12。因此，指令循環(huán)包括3個指令12-14。
[0047] 每當處理器核心120執(zhí)行反向分支指令而且此反向分支指令被取用（taken)時， 處理器核心120會將與反向分支指令相關(guān)的至少一個標簽值發(fā)送至指令循環(huán)高速緩存 140。上述與反向分支指令相關(guān)的至少一個標簽值可以是一或多個連續(xù)的標簽值，并是由反 向分支指令的目標地址的標簽開始。在本實施例中，處理器核心120發(fā)送2個連續(xù)的標簽 值，且指令14的目標地址為12的提取地址。因此，處理器核心120通過循環(huán)標簽信號125， 而將A和A+1的標簽值發(fā)送至指令循環(huán)高速緩存140。
[0048] 圖5是依照本發(fā)明一實施例所示出的一種使用指令循環(huán)高速緩存的方法的流程 圖。圖5的方法可由指令循環(huán)高速緩存140的控制器380來執(zhí)行。當微處理器100重置時， 在步驟505中，控制器380通過清除每一個高速緩存條目的有效比特324,而使所有的高速 緩存條目無效。在步驟510中，控制器380接收由處理器核心120所發(fā)送的一或多個標簽 值，并確認處理器核心120所發(fā)送的標簽值是否與存儲在標簽存儲器340中的標簽值不同。 當控制器380從處理器核心120所接收的任何一個標簽值與之前存儲在標簽存儲器340中 的標簽值不同時，此流程會進入步驟515。否則，此流程將進入步驟520。
[0049] 在步驟515中，控制器380以從處理器核心120接收到的至少一個標簽來更新標 簽存儲器340。當標簽存儲器340有空位可容納從處理器核心120接收到的至少一個標簽 值時，控制器380可簡單地通過將從處理器核心120接收到的至少一個標簽值加入至標簽 存儲器340以更新標簽存儲器340。否則，控制器380以從處理器核心120接收到的至少一 個標簽值來取代之前存儲在標簽存儲器340的標簽值，并通過清除每一個高速緩存條目的 有效比特324而使所有的高速緩存條目無效，藉以更新標簽存儲器340。之后，流程回到步 驟 510。
[0050] 在步驟520中，控制器380確認是否從處理器核心120接收到指令的提取地址。 當未收到提取地址時，流程回到步驟510。而當收到所述的提取地址時，流程進入步驟525。 在步驟525中，控制器380確認比較器360是否設立命中信號365。當命中信號365未設立 時，流程進入步驟535。當命中信號365被設立時，則在步驟530中，控制器380將提取地 址的索引所對應的高速緩存條目的指令326提供至處理器核心120。之后，流程回到步驟 510。
[0051] 在步驟535中，控制器380從存儲器160中提取位于提取地址的指令，并將指令提 供至處理器核心120。在步驟540中，控制器380確認提取地址的標簽是否與存儲在標簽存 儲器340中的任何一個標簽值相同，且提取地址的索引所對應的高速緩存條目為無效。當 步驟540中的確認結(jié)果為否時，流程回到步驟510。而當步驟540中的確認結(jié)果為是時，則 在步驟545中，控制器380將位于提取地址的存儲器160中的指令填入至提取地址的索引 所對應的高速緩存條目。此外，控制器380設定標簽ID322與所述高速緩存條目的有效比 特324。之后，流程回到步驟510。
[0052] 下表一示出微處理器100如何以圖4中的循環(huán)指令進行高速緩存。以下討論請參 照圖3、圖4以及圖5。
[0053] 表一
[0054]

【權(quán)利要求】
1. 一種微處理器，其特征在于，包括： 處理器核心，提供指令流的提取地址，其中該指令流包括一或多個指令，且其中該提取 地址包括標簽及索引；以及 指令循環(huán)高速緩存，自該處理器核心接收該提取地址，包括： 高速緩存陣列，耦接至該處理器核心，存儲第一預定數(shù)量個高速緩存條目，其中每一上 述高速緩存條目包括標簽識別碼，且其中該高速緩存陣列輸出該提取地址中該索引所對應 的該高速緩存條目的該標簽識別碼；以及 標簽存儲器，耦接至該處理器核心以及該高速緩存陣列，經(jīng)配置用以存儲第二預定數(shù) 量個標簽值并輸出該高速緩存陣列輸出的該標簽識別碼所對應的該標簽值，其中該指令循 環(huán)高速緩存基于該提取地址的該標簽與該標簽存儲器輸出的該標簽值之間的按比特比較， 而決定高速緩存命中或高速緩存未中是否發(fā)生。
2. 根據(jù)權(quán)利要求1所述的微處理器，其特征在于，每當反向分支指令被取用時，該處理 器核心發(fā)送與該反向分支指令相關(guān)的至少一標簽值至該指令循環(huán)高速緩存。
3. 根據(jù)權(quán)利要求1所述的微處理器，其特征在于，每當該處理器核心提取并識別提示 指令時，該處理器核心發(fā)送與該提示指令相關(guān)的標簽值至該指令循環(huán)高速緩存。
4. 根據(jù)權(quán)利要求1所述的微處理器，其特征在于，每一上述高速緩存條目還包括有效 比特，且該指令循環(huán)高速緩存還包括： 比較器，耦接至該處理器核心、該標簽存儲器以及該高速緩存陣列，當該提取地址的該 標簽與該標簽存儲器輸出的該標簽值相同，且該提取地址中該索引所對應的該高速緩存條 目的該有效比特被設定時，設立命中信號以表示該高速緩存命中，否則重置該命中信號以 表示該高速緩存未中。
5. 根據(jù)權(quán)利要求1所述的微處理器，其特征在于，當該高速緩存陣列輸出的該標簽識 別碼與預定值相同時，該標簽存儲器輸出無效標簽值，該無效標簽值為與任何提取地址的 該標簽皆不同的唯一值，且該指令循環(huán)高速緩存還包括： 比較器，耦接至該處理器核心以及該標簽存儲器，當該提取地址的該標簽與該標簽存 儲器輸出的該標簽值相同時，設立命中信號以表示該高速緩存命中，否則重置該命中信號 以表示該高速緩存未中。
6. 根據(jù)權(quán)利要求1所述的微處理器，其特征在于，每一上述高速緩存條目還包括指令， 且該指令循環(huán)高速緩存還包括： 控制器，耦接至該處理器核心、該高速緩存陣列、該標簽存儲器以及存儲器，當該高速 緩存命中發(fā)生時，提供該提取地址中該索引所對應的該高速緩存條目的該指令至該處理器 核心，當該高速緩存未中發(fā)生時，提供位于該提取地址的該存儲器中的指令至該處理器核 心，當該高速緩存未中發(fā)生、該提取地址的該標簽與存儲在該標簽存儲器的標簽值其中之 一相同、且該提取地址中該索引所對應的該高速緩存條目為無效時，將位于該提取地址的 該存儲器中的該指令填入至該提取地址中該索引所對應的該高速緩存條目。
7. 根據(jù)權(quán)利要求6所述的微處理器，其特征在于，當接收自該處理器核心的該標簽值 與之前存儲在該標簽存儲器中的每一標簽值不同時，該控制器以接收自該處理器核心的標 簽值更新該標簽存儲器。
8. 根據(jù)權(quán)利要求7所述的微處理器，其特征在于，該控制器與包括正常狀態(tài)及內(nèi)部狀 態(tài)的有限狀態(tài)機相關(guān)，該控制器在初始時進入該正常狀態(tài)，當該控制器為該正常狀態(tài)且接 收自該處理器核心的該標簽值與之前存儲在該標簽存儲器中的每一標簽值不同時，該控制 器以接收自該處理器核心的該標簽值來更新該標簽存儲器，當該控制器為該內(nèi)部狀態(tài)且接 收自該處理器核心的該標簽值與先前存儲在該標簽存儲器中的每一標簽值不同時，該控制 器進入該正常狀態(tài)，當該控制器為該正常狀態(tài)并接收內(nèi)部信號時，該控制器進入該內(nèi)部狀 態(tài)。
9. 一種使用指令循環(huán)高速緩存的方法，其特征在于，包括： 初始時進入正常狀態(tài)，其中該指令循環(huán)高速緩存與包括該正常狀態(tài)及內(nèi)部狀態(tài)的有限 狀態(tài)機相關(guān)； 當目前狀態(tài)為該正常狀態(tài)且處理器核心發(fā)送至該指令循環(huán)高速緩存的標簽值與之前 存儲在該指令循環(huán)高速緩存中的每一標簽值不同時，以該標簽值更新該指令循環(huán)高速緩 存； 當該目前狀態(tài)為該內(nèi)部狀態(tài)，且該處理器核心發(fā)送至該指令循環(huán)高速緩存的該標簽值 與之前存儲在該指令循環(huán)高速緩存中的每一標簽值不同時，進入該正常狀態(tài)； 當該目前狀態(tài)為該正常狀態(tài)時，對應于接收內(nèi)部信號而進入該內(nèi)部狀態(tài)；以及 基于由該處理器核心發(fā)送至該指令循環(huán)高速緩存的提取地址的標簽以及存儲在該指 令循環(huán)高速緩存中的標簽值其中之一之間的比較，判斷該指令循環(huán)高速緩存內(nèi)是否發(fā)生高 速緩存命中或高速緩存未中。
10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，所述更新該指令循環(huán)高速緩存的步驟包 括： 將發(fā)送自該處理器核心的該標簽值加入至該指令循環(huán)高速緩存，或以發(fā)送自該處理器 核心的該標簽值取代之前存儲在該指令循環(huán)高速緩存中的標簽值。
11. 一種使用指令循環(huán)高速緩存的方法，其特征在于，包括： 每當提示指令被提取并識別時，發(fā)送與該提示指令相關(guān)的標簽值至該指令循環(huán)高速緩 存，其中該提示指令通過該標簽值而與該提示指令被執(zhí)行之后將被執(zhí)行的指令循環(huán)相關(guān)， 且其中基于指令的提取地址的標簽與存儲在該指令循環(huán)高速緩存中的標簽值其中之一之 間的比較，該指令循環(huán)高速緩存判斷高速緩存命中或高速緩存未中是否發(fā)生。
12. 根據(jù)權(quán)利要求11所述的方法，其特征在于，該提示指令為條件式分支指令，該條件 式分支指令的分支條件總是不成立，且與該提示指令相關(guān)的該標簽值為該條件式分支指令 的目標地址的標簽。
13. 根據(jù)權(quán)利要求12所述的方法，其特征在于，該目標地址指向該指令循環(huán)或該指令 循環(huán)中將被呼叫的函數(shù)。
14. 根據(jù)權(quán)利要求11所述的方法，其特征在于，該提示指令為無操作指令，該提示指令 被緊接地設置在該指令循環(huán)之前，且與該提示指令相關(guān)的該標簽值為該指令循環(huán)的第一個 指令的提取地址的標簽。
【文檔編號】G06F9/30GK104516829SQ201410080470
【公開日】2015年4月15日 申請日期:2014年3月6日 優(yōu)先權(quán)日:2013年9月26日
【發(fā)明者】陳忠和, 喬偉豪 申請人:晶心科技股份有限公司