一種用于多模塊芯片的雙向io復(fù)用方法及電路的制作方法
【專利摘要】本發(fā)明涉及一種用于芯片中具有多個(gè)模塊的雙向IO復(fù)用方法及電路，屬于芯片設(shè)計(jì)領(lǐng)域，更具體的說，本發(fā)明涉及一種能夠減少芯片中IO的數(shù)量和節(jié)省芯片面積的雙向IO復(fù)用方法及電路。本方法的核心是在芯片中加入雙向IO復(fù)用電路，同時(shí)在芯片中加入多個(gè)控制位信號(hào)，每個(gè)控制位信號(hào)可以輸入1或0，通過所有控制位的不同輸入組合選擇IO復(fù)用電路需要服務(wù)的模塊。通過此IO復(fù)用的方法，芯片中各個(gè)具有不同數(shù)量管腳且不同時(shí)工作的模塊能夠重復(fù)使用同一組管腳，提高了芯片管腳的使用率，最終減少管腳的數(shù)量并節(jié)約版圖面積。
【專利說明】—種用于多模塊芯片的雙向IO復(fù)用方法及電路
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及芯片設(shè)計(jì)領(lǐng)域，更具體的說，本發(fā)明涉及一種能夠減少芯片中IO的數(shù)量和節(jié)省芯片面積的雙向IO復(fù)用方法及電路。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的不斷進(jìn)步，集成電路的復(fù)雜度不斷增加，功能不斷完善，單個(gè)芯片中所集成的元件數(shù)從最初的十幾個(gè)發(fā)展到目前的幾億個(gè)甚至幾十億個(gè)，造成芯片面積不斷增大，進(jìn)而影響了集成電路產(chǎn)業(yè)的進(jìn)一步發(fā)展。
[0003]目前集成電路設(shè)計(jì)面臨兩種面積瓶頸,一種是核心限制(corelimited),也就是除IO以外的芯片內(nèi)部電路面積過大；另一種是IO限制(pad limited),即外圍IO所占面積過大，從而限制了芯片的有效使用面積。IO限制主要是由于芯片功能的不斷增加，導(dǎo)致大規(guī)模數(shù)字集成電路的輸入和輸出管腳不斷增多，每個(gè)管芯少則需要幾十個(gè)10，多則需要幾百個(gè)
10。這些IO占用了大量的面積，有時(shí)甚至大于內(nèi)部核心電路所占面積，從而大大增加了芯片的成本，并降低了測(cè)試效率。同時(shí)，日益增加的IO數(shù)量以及版圖面積將導(dǎo)致互聯(lián)線變得更為復(fù)雜，進(jìn)而影響電路的性能。
[0004]伴隨著芯片功能的不斷完善，在目前大規(guī)模數(shù)字集成電路芯片中，尤其是在成批次流片前的測(cè)試芯片(Test Chip)中，通常使用單向IO復(fù)用電路來提高芯片中IO的利用率。但是此種方法只適用于芯片中各模塊擁有相同數(shù)量的輸入和輸出的情況，并且只能實(shí)現(xiàn)不同模塊間輸入與輸出的分別復(fù)用，因此具有較大的局限性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提出一種可以應(yīng)用于芯片中各模塊具有不同管腳數(shù)量的新型雙向IO復(fù)用電路，解決單向IO復(fù)用電路的局限性，提高IO的復(fù)用效率，從而達(dá)到減小IO所占面積和節(jié)約芯片制造成本的目的。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為一種用于芯片中具有多個(gè)模塊的雙向IO復(fù)用電路，該電路包括分配器和選擇器，其中端口分為三類即輸入端口、輸出端口、以及控制端口 ；輸出端口與部分模塊的輸入端連接，當(dāng)其中的一模塊工作時(shí)，通過控制分配器中的控制位將IO輸入的輸入信號(hào)傳至該模塊；輸入端口與其余模塊的輸出端連接，當(dāng)其中某一模塊工作時(shí)，通過控制選擇器中的控制位，將該模塊的輸出信號(hào)傳至IO輸出；另外，復(fù)用電路中增加了支路，以避免上一狀態(tài)選擇器對(duì)下一狀態(tài)分配器的影響。
[0007]—種用于芯片中具有多個(gè)模塊的雙向IO復(fù)用電路,對(duì)于擁有P (P≥1）
[0008])個(gè)模塊的芯片，利用芯片中各模塊不同時(shí)工作的特點(diǎn)，復(fù)用電路的結(jié)構(gòu)如圖1所示，其中I < c〈c+l ( n, l〈e〈e+l〈p。此復(fù)用電路包括分配器和選擇器，兩者分別負(fù)責(zé)將輸入信號(hào)分配至指定工作模塊以及選擇不同模塊的輸出信號(hào)；其中該電路的端口分為三類即輸入端口、輸出端口、以及控制端口 ；輸出端口與模塊N1至模塊凡的輸入端連接，當(dāng)模塊N1至模塊凡中的某一模塊工作時(shí)，通過控制分配器中的控制位M1至M。，將IO輸入的輸入信號(hào)傳至模塊N1至模塊凡中的某一指定工作模塊。輸入端口與模塊凡+1至模塊Np的輸出端連接，當(dāng)模塊凡+1至模塊Np中的某一模塊工作時(shí)，通過控制選擇器中的控制位札+1至Mn，將模塊Ne+1至模塊Np中的某一指定工作模塊的輸出信號(hào)傳至IO輸出。另外，為了防止由于上一狀態(tài)選擇器的輸出結(jié)果影響到下一狀態(tài)分配器的輸入數(shù)據(jù)，復(fù)用電路中增加了支路W，該支路的一端接芯片管腳，另一端接選擇器。當(dāng)模塊NI至模塊Ne中的一模塊工作時(shí)，通過控制位Me+Ι至Mn，使選擇器的輸出結(jié)果恰好為此時(shí)模塊NI至模塊Ne中工作模塊需要的輸入數(shù)據(jù)，從而避免上述影響。
[0009]本方法的核心是在芯片中加入雙向IO復(fù)用電路，同時(shí)在芯片中加入多個(gè)控制位信號(hào)，每個(gè)控制位信號(hào)可以輸入I或0，通過所有控制位的不同輸入組合選擇IO復(fù)用電路需要服務(wù)的模塊。通過此IO復(fù)用的方法，芯片中各個(gè)具有不同數(shù)量管腳且不同時(shí)工作的模塊能夠重復(fù)使用同一組管腳，提高了芯片管腳的使用率，最終減少管腳的數(shù)量并節(jié)約版圖面積。
【專利附圖】

【附圖說明】
[0010]圖1為IO復(fù)用電路結(jié)構(gòu)示意圖。
[0011]圖2為一輸入三輸出IO復(fù)用電路不意圖。
[0012]圖3為三輸入一輸出IO復(fù)用電路不意圖。
[0013]圖4為二輸入二輸出IO復(fù)用電路示意圖。
【具體實(shí)施方式】
[0014]以下將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明。
[0015]以芯片中擁有四個(gè)功能模塊為例。首先為模塊I的輸入與模塊2至模塊4的輸出進(jìn)行復(fù)用，復(fù)用電路類型為:一輸入三輸出IO復(fù)用電路。電路的具體結(jié)構(gòu)如圖2所示。該電路包括四個(gè)反相器INV1、INV2、INV3、INV4，四個(gè)三輸入與門AND1、AND2、AND3、AND4，一個(gè)四輸入或門0R。其中，INVl的輸入端接芯片管腳，INVl的輸出端接INV2的輸入端，INV2的輸出端接模塊I輸入，INVl和INV2用來增加選擇器輸出信號(hào)的驅(qū)動(dòng)能力。INV3的輸入端接控制位Ml，輸出端接ANDl的輸入端，INV4的輸入端接控制位M2，輸出端接ANDl和AND3的輸入端。ANDl的輸入端分別接模塊2輸出、INV3的輸出端、INV4的輸出端，AND2的輸入端分別接模塊3輸出、INV3的輸出端、控制位M2，AND3的輸入端分別接模塊4輸出、控制位Ml、INV4的輸出端，AND4的輸入端分別接芯片管腳、控制位Ml、控制位M2。AND1、AND2、AND3、AND4的輸出端均接OR的輸入端，OR的輸出端接芯片管腳。
[0016]在一輸入三輸出IO復(fù)用電路中，當(dāng)Ml=O和M2=0時(shí)，ANDl的輸出為模塊2輸出，AND2到AND4的輸出均為0，經(jīng)過OR門最終將模塊2的輸出傳輸?shù)叫酒苣_。同理，當(dāng)Ml=O和M2=l時(shí)，除AND2的輸出為模塊3輸出外，其他與門的輸出均為0，經(jīng)過OR門最終將模塊3的輸出傳輸?shù)叫酒苣_。當(dāng)Ml=I和M2=0時(shí)，除AND3的輸出為模塊4輸出外，其他與門的輸出均為0，經(jīng)過OR門最終將模塊4的輸出傳輸?shù)叫酒苣_。當(dāng)Ml=I和M2=l時(shí)，將芯片管腳信號(hào)輸入到模塊I，此時(shí)OR門的輸出與芯片管腳的輸入相同,避免了上一狀態(tài)的輸出結(jié)果對(duì)該次輸入數(shù)據(jù)的影響，最終實(shí)現(xiàn)模塊I輸入。
[0017]接下來為模塊I至模塊3的輸入與模塊4的輸出進(jìn)行復(fù)用，復(fù)用電路類型為:三輸入一輸出IO復(fù)用電路。電路的具體結(jié)構(gòu)如圖3所示。該電路包括五個(gè)反相器INV1、INV2、INV3、INV4、INV5，三個(gè)三輸入與門AND 1、AND2、AND3，兩個(gè)二輸入與門AND4、AND5，一個(gè)二輸入或門0R。其中，INVl的輸入端接芯片管腳，INVl的輸出端接INV2的輸入端，INV2的輸出端接AND1、AND2、AND3的輸入端，INVl和INV2用來增加選擇器輸出信號(hào)的驅(qū)動(dòng)能力。INV3的輸入端接控制位Ml，輸出端接ANDl和AND2的輸入端，INV4的輸入端接控制位M2，輸出端接ANDl和AND3的輸入端，INV5的輸入端接控制位M3，輸出端接AND4的輸入端。ANDl的輸入端分別接INV2的輸出端、INV3的輸出端、INV4的輸出端，ANDl的輸出端接模塊I輸入。AND2的輸入端分別接INV2的輸出端、INV3的輸出端、控制位M2，AND2的輸出端接模塊2輸入。AND3的輸入端分別接INV2的輸出端、控制位M1、INV4的輸出端，AND3的輸出端接模塊3輸入。AND4的輸入端分別接INV5的輸出端、模塊4輸出，AND5的輸入端分別接控制位M3、芯片管腳。AND4和AND5的輸出端均接OR的輸入端，OR的輸出端接芯片管腳。
[0018]在三輸入一輸出IO復(fù)用電路中，當(dāng)M1=0、M2=0、M3=1時(shí)，ANDl將芯片管腳信號(hào)輸入到模塊1，AND2到AND4的輸出均為0，此時(shí)AND5經(jīng)過OR門的輸出與芯片管腳的輸入相同，避免了上一狀態(tài)的輸出結(jié)果對(duì)該次輸入數(shù)據(jù)的影響，最終實(shí)現(xiàn)模塊I輸入。同理，當(dāng)M1=0、M2=1、M3=1時(shí)，AND2將芯片管腳信號(hào)輸入到模塊2，AND5的作用同上，其他與門的輸出均為0，最終實(shí)現(xiàn)模塊2輸入。當(dāng)M1=1、M2=0、M3=1時(shí)，AND3將芯片管腳信號(hào)輸入到模塊3，AND5的作用同上，其他與門的輸出均為0，最終實(shí)現(xiàn)模塊3輸入。當(dāng)Ml和M2為任意值X、M3=0時(shí)，AND4的輸出為模塊4輸出，AND5的輸出為0，最終經(jīng)過OR門將模塊4的輸出傳輸?shù)叫酒苣_。
[0019]最后為模塊I和模塊2的輸入與模塊3和模塊4的輸出進(jìn)行復(fù)用，復(fù)用電路類型為:二輸入二輸出IO復(fù)用電路。電路的具體結(jié)構(gòu)如圖4所示。該電路包括五個(gè)反相器INV1、INV2、INV3、INV4、INV5，兩個(gè)二輸入與門 AND1、AND2，三個(gè)三輸入與門 AND3、AND4、AND5，一個(gè)三輸入或門0R。其中，INVl的輸入端接芯片管腳，INVl的輸出端接INV2的輸入端，INV2的輸出端接AND1、AND2的輸入端，INVl和INV2用來增加選擇器輸出信號(hào)的驅(qū)動(dòng)能力。INV3的輸入端接控制位Ml，輸出端接ANDl的輸入端，INV4的輸入端接控制位M2，輸出端接AND3的輸入端，INV5的輸入端接控制位M3，輸出端接AND4的輸入端。ANDl的輸入端分別接INV2的輸出端、INV3的輸出端，ANDl的輸出端接模塊I輸入。AND2的輸入端分別接INV2的輸出端、控制位Ml，AND2的輸出端接模塊2輸入。AND3的輸入端分別接模塊3輸出、INV4的輸出端、控制位M3，AND4的輸入端分別接模塊4輸出、控制位M2、INV5的輸出端，AND5的輸入端分別接控制位M2、控制位M3、芯片管腳。AND3、AND4、AND5的輸出端均接OR的輸入端，OR的輸出端接芯片管腳。
[0020]在二輸入二輸出IO復(fù)用電路中，當(dāng)M1=0、M2=1、M3=1時(shí)，ANDl將芯片管腳信號(hào)輸入到模塊1，AND2到AND4的輸出均為0，此時(shí)AND5經(jīng)過OR門的輸出與芯片管腳的輸入相同，避免了上一狀態(tài)的輸出結(jié)果對(duì)該次輸入數(shù)據(jù)的影響，最終實(shí)現(xiàn)模塊I輸入。同理，當(dāng)Ml=l、M2=1、M3=1時(shí)，AND2將芯片管腳信號(hào)輸入到模塊2，AND5的作用同上，其他與門的輸出均為0，最終實(shí)現(xiàn)模塊2輸入。當(dāng)Ml為任意值X、M2=0、M3=1時(shí)，AND3的輸出為模塊3輸出，AND4和AND5輸出為0，最終經(jīng)過OR門將模塊3的輸出傳輸?shù)叫酒苣_。同理，當(dāng)Ml為任意值X、M2=1、M3=0時(shí)，AND4的輸出為模塊4輸出，AND3和AND5的輸出為0，最終經(jīng)過OR門將模塊4的輸出傳輸?shù)叫酒苣_。
【權(quán)利要求】
1.一種用于芯片中具有多個(gè)模塊的雙向IO復(fù)用電路，其特征在于:該電路包括分配器和選擇器，其中端口分為三類即輸入端口、輸出端口、以及控制端口 ；輸出端口與部分模塊的輸入端連接，當(dāng)其中的一模塊工作時(shí)，通過控制分配器中的控制位將IO輸入的輸入信號(hào)傳至該模塊；輸入端口與其余模塊的輸出端連接，當(dāng)其中某一模塊工作時(shí)，通過控制選擇器中的控制位，將該模塊的輸出信號(hào)傳至IO輸出；另外，復(fù)用電路中增加了支路，以避免上一狀態(tài)選擇器對(duì)下一狀態(tài)分配器的影響； 一種用于芯片中具有多個(gè)模塊的雙向10復(fù)用電路，對(duì)于擁有P個(gè)模塊的芯片，利用芯片中各模塊不同時(shí)工作的特點(diǎn)，復(fù)用電路的結(jié)構(gòu)中，其中1 ≤ C〈c+1 ≤ n, l〈e〈e+l〈p ;此復(fù)用電路包括分配器和選擇器，兩者分別負(fù)責(zé)將輸入信號(hào)分配至指定工作模塊以及選擇不同模塊的輸出信號(hào)；其中該電路的端口分為三類即輸入端口、輸出端口、以及控制端口 ；輸出端口與模塊N1至模塊凡的輸入端連接，當(dāng)模塊N1至模塊凡中的某一模塊工作時(shí)，通過控制分配器中的控制位M1至化，將IO輸入的輸入信號(hào)傳至模塊N1至模塊凡中的某一指定工作模塊；輸入端口與模塊凡+1至模塊Np的輸出端連接，當(dāng)模塊凡+1至模塊Np中的某一模塊工作時(shí)，通過控制選擇器中的控制位Mc+1至Mn，將模塊凡+1至模塊Np中的某一指定工作模塊的輸出信號(hào)傳至IO輸出；另外，為了防止由于上一狀態(tài)選擇器的輸出結(jié)果影響到下一狀態(tài)分配器的輸入數(shù)據(jù)，復(fù)用電路中增加了支路W，該支路的一端接芯片管腳，另一端接選擇器；當(dāng)模塊N1至模塊凡中的一模塊工作時(shí)，通過控制位Me+1至Mn，使選擇器的輸出結(jié)果恰好為此時(shí)模塊N1至模塊凡中工作模塊需要的輸入數(shù)據(jù)，從而避免上述影響。
2.根據(jù)權(quán)利要求1所述的一種用于芯片中具有多個(gè)模塊的雙向IO復(fù)用電路，其特征在于:以芯片中擁有四個(gè)功能模塊為例，首先為模塊I的輸入與模塊2至模塊4的輸出進(jìn)行復(fù)用，復(fù)用電路類型為:一輸入三輸出IO復(fù)用電路；該電路包括四個(gè)反相器INVl、INV2、INV3、INV4,四個(gè)三輸入與門AND1、AND2、AND3、AND4，一個(gè)四輸入或門OR ;其中，INVl的輸入端接芯片管腳，INVl的輸出端接INV2的輸入端，INV2的輸出端接模塊I輸入，INVl和INV2用來增加選擇器輸出信號(hào)的驅(qū)動(dòng)能力；INV3的輸入端接控制位Ml，輸出端接ANDl的輸入端，INV4的輸入端接控制位M2，輸出端接ANDl和AND3的輸入端；AND1的輸入端分別接模塊2輸出、INV3的輸出端、INV4的輸出端，AND2的輸入端分別接模塊3輸出、INV3的輸出端、控制位M2，AND3的輸入端分別接模塊4輸出、控制位Ml、INV4的輸出端，AND4的輸入端分別接芯片管腳、控制位Ml、控制位M2 ;AND1、AND2、AND3、AND4的輸出端均接OR的輸入端，OR的輸出端接芯片管腳； 在一輸入三輸出IO復(fù)用電路中，當(dāng)Ml=O和M2=0時(shí)，ANDl的輸出為模塊2輸出，AND2到AND4的輸出均為0，經(jīng)過OR門最終將模塊2的輸出傳輸?shù)叫酒苣_；同理，當(dāng)Ml=O和M2=l時(shí)，除AND2的輸出為模塊3輸出外，其他與門的輸出均為0，經(jīng)過OR門最終將模塊3的輸出傳輸?shù)叫酒苣_；當(dāng)組=1和M2=0時(shí)，除AND3的輸出為模塊4輸出外，其他與門的輸出均為0，經(jīng)過OR門最終將模塊4的輸出傳輸?shù)叫酒苣_；當(dāng)Ml=I和M2=l時(shí)，將芯片管腳信號(hào)輸入到模塊1，此時(shí)OR門的輸出與芯片管腳的輸入相同，避免了上一狀態(tài)的輸出結(jié)果對(duì)該次輸入數(shù)據(jù)的影響，最終實(shí)現(xiàn)模塊I輸入； 接下來為模塊I至模塊3的輸入與模塊4的輸出進(jìn)行復(fù)用，復(fù)用電路類型為:三輸入一輸出IO復(fù)用電路；該電路包括五個(gè)反相器INV1、INV2、INV3、INV4、INV5，三個(gè)三輸入與門AND1、AND2、AND3，兩個(gè)二輸入與門AND4、AND5，一個(gè)二輸入或門OR ;其中，INVl的輸入端接芯片管腳，INVl的輸出端接INV2的輸入端，INV2的輸出端接AND1、AND2、AND3的輸入端，INVl和INV2用來增加選擇器輸出信號(hào)的驅(qū)動(dòng)能力；INV3的輸入端接控制位M1，輸出端接ANDl和AND2的輸入端，INV4的輸入端接控制位M2，輸出端接ANDl和AND3的輸入端，INV5的輸入端接控制位M3，輸出端接AND4的輸入端；AND1的輸入端分別接INV2的輸出端、INV3的輸出端、INV4的輸出端，ANDl的輸出端接模塊I輸入；AND2的輸入端分別接INV2的輸出端、INV3的輸出端、控制位M2，AND2的輸出端接模塊2輸入；AND3的輸入端分別接INV2的輸出端、控制位Ml、INV4的輸出端，AND3的輸出端接模塊3輸入；AND4的輸入端分別接INV5的輸出端、模塊4輸出，AND5的輸入端分別接控制位M3、芯片管腳；AND4和AND5的輸出端均接OR的輸入端，OR的輸出端接芯片管腳； 在三輸入一輸出IO復(fù)用電路中，當(dāng)M1=0、M2=0、M3=1時(shí)，ANDl將芯片管腳信號(hào)輸入到模塊1，AND2到AND4的輸出均為0，此時(shí)AND5經(jīng)過OR門的輸出與芯片管腳的輸入相同，避免了上一狀態(tài)的輸出結(jié)果對(duì)該次輸入數(shù)據(jù)的影響，最終實(shí)現(xiàn)模塊I輸入；同理，當(dāng)M1=0、M2=1、M3=l時(shí)，AND2將芯片 管腳信號(hào)輸入到模塊2，AND5的作用同上，其他與門的輸出均為0，最終實(shí)現(xiàn)模塊2輸入；當(dāng)M1=1、M2=0、M3=1時(shí)，AND3將芯片管腳信號(hào)輸入到模塊3，AND5的作用同上，其他與門的輸出均為O，最終實(shí)現(xiàn)模塊3輸入；當(dāng)Ml和M2為任意值X、M3=0時(shí)，AND4的輸出為模塊4輸出，AND5的輸出為0，最終經(jīng)過OR門將模塊4的輸出傳輸?shù)叫酒苣_；最后為模塊I和模塊2的輸入與模塊3和模塊4的輸出進(jìn)行復(fù)用，復(fù)用電路類型為:二輸入二輸出IO復(fù)用電路；該電路包括五個(gè)反相器INVl、INV2、INV3、INV4、INV5，兩個(gè)二輸入與門AND1、AND2，三個(gè)三輸入與門AND3、AND4、AND5，一個(gè)三輸入或門OR ;其中，INVl的輸入端接芯片管腳，INVl的輸出端接INV2的輸入端，INV2的輸出端接AND1、AND2的輸入端，INVl和INV2用來增加選擇器輸出信號(hào)的驅(qū)動(dòng)能力；INV3的輸入端接控制位M1，輸出端接ANDl的輸入端，INV4的輸入端接控制位M2，輸出端接AND3的輸入端，INV5的輸入端接控制位M3，輸出端接AND4的輸入端；AND1的輸入端分別接INV2的輸出端、INV3的輸出端，ANDl的輸出端接模塊I輸入；AND2的輸入端分別接INV2的輸出端、控制位M1，AND2的輸出端接模塊2輸入；AND3的輸入端分別接模塊3輸出、INV4的輸出端、控制位M3，AND4的輸入端分別接模塊4輸出、控制位M2、INV5的輸出端，AND5的輸入端分別接控制位M2、控制位M3、芯片管腳；AND3、AND4、AND5的輸出端均接OR的輸入端，OR的輸出端接芯片管腳； 在二輸入二輸出IO復(fù)用電路中，當(dāng)M1=0、M2=1、M3=1時(shí)，ANDl將芯片管腳信號(hào)輸入到模塊1，AND2到AND4的輸出均為0，此時(shí)AND5經(jīng)過OR門的輸出與芯片管腳的輸入相同，避免了上一狀態(tài)的輸出結(jié)果對(duì)該次輸入數(shù)據(jù)的影響，最終實(shí)現(xiàn)模塊I輸入；同理，當(dāng)Ml=l、M2=1、M3=1時(shí)，AND2將芯片管腳信號(hào)輸入到模塊2，AND5的作用同上，其他與門的輸出均為.0，最終實(shí)現(xiàn)模塊2輸入；當(dāng)肌為任意值X、M2=0、M3=1時(shí)，AND3的輸出為模塊3輸出，AND4和AND5輸出為0，最終經(jīng)過OR門將模塊3的輸出傳輸?shù)叫酒苣_；同理，當(dāng)Ml為任意值X、M2=1、M3=0時(shí)，AND4的輸出為模塊4輸出，AND3和AND5的輸出為0，最終經(jīng)過OR門將模塊.4的輸出傳輸?shù)叫酒苣_。
3.根據(jù)權(quán)利要求1所述的一種用于芯片中具有多個(gè)模塊的雙向IO復(fù)用電路，其特征在于:所述P的取值范圍為P≥1。
【文檔編號(hào)】G06F13/38GK103955559SQ201410134049
【公開日】2014年7月30日 申請(qǐng)日期:2014年4月3日 優(yōu)先權(quán)日:2014年4月3日
【發(fā)明者】汪金輝, 梁倩, 侯立剛, 張俊騰, 宮娜 申請(qǐng)人:北京工業(yè)大學(xué)