用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口及其訪問方法
【專利摘要】本發(fā)明公開了一種用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口及其訪問方法，所述接口包括訪問請(qǐng)求輸入接口單元、第一級(jí)仲裁模塊、第二級(jí)仲裁模塊、控制允許信號(hào)輸出接口單元、訪問請(qǐng)求解析模塊以及訪問請(qǐng)求輸出接口單元；所述訪問方法通過第一級(jí)仲裁模塊的打包、優(yōu)先級(jí)設(shè)置及優(yōu)先級(jí)重置，以及第二級(jí)仲裁模塊的優(yōu)先級(jí)仲裁及處理，完成了外存訪問。所述外存訪問接口及訪問方法不僅提高粗粒度可重構(gòu)系統(tǒng)計(jì)算陣列訪問外部存儲(chǔ)器的效率，也避免了多個(gè)計(jì)算陣列同時(shí)對(duì)外部數(shù)據(jù)因訪問權(quán)嚴(yán)重不平衡而導(dǎo)致的系統(tǒng)阻塞。
【專利說明】用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口及其訪問方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口及其訪問方法。
【背景技術(shù)】
[0002]目前，可重構(gòu)技術(shù)的出現(xiàn)大大改變了傳統(tǒng)的嵌入式設(shè)計(jì)的方法，可重構(gòu)計(jì)算作為一種新型時(shí)空域的計(jì)算模式，在嵌入式和高性能的計(jì)算領(lǐng)域具有廣泛地應(yīng)用前景，已經(jīng)成為當(dāng)前嵌入式系統(tǒng)發(fā)展的趨勢(shì)。
[0003]近年來，可重構(gòu)計(jì)算已經(jīng)廣泛地應(yīng)用于各類工程應(yīng)用領(lǐng)域中，主要包括:視頻圖像處理、數(shù)字信號(hào)處理、無線通信、數(shù)據(jù)加密等。隨著各類軟件應(yīng)用的要求越來越高，相應(yīng)的，對(duì)可重構(gòu)系統(tǒng)的性能要求也越來越高。為了滿足越來越高的性能要求，可重構(gòu)系統(tǒng)的陣列規(guī)模也趨于擴(kuò)大。
[0004]在一般的嵌入式系統(tǒng)中，經(jīng)常采用基于SDRAM (同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)的外部存儲(chǔ)器。本質(zhì)上，SDRAM結(jié)構(gòu)的存儲(chǔ)芯片并不能稱為隨機(jī)訪問設(shè)備，因?yàn)樗娜S組織結(jié)構(gòu)(存儲(chǔ)塊、行、列)使得內(nèi)部不同存儲(chǔ)單元的訪問時(shí)間也不同。這主要是由預(yù)充電和激活延遲造成的。對(duì)數(shù)據(jù)讀取要在敏感放大器中進(jìn)行，將要讀取的數(shù)據(jù)所在的一個(gè)整行，存放在敏感放大器的過程稱為行激活。每個(gè)存儲(chǔ)塊只有一個(gè)敏感放大器，也就是只能有一行數(shù)據(jù)處于被激活狀態(tài)。對(duì)其他行數(shù)據(jù)讀取時(shí)，需要進(jìn)行行預(yù)充電，將敏感放大器的內(nèi)容寫回到存儲(chǔ)體中，再激活需要讀取的行數(shù)據(jù)。因此，SDRAM芯片進(jìn)行訪問時(shí)，外存訪問接口必須根據(jù)當(dāng)前操作地址對(duì)應(yīng)存儲(chǔ)塊的狀態(tài)來發(fā)出不同的命令:如果該存儲(chǔ)塊中沒有行處于激活狀態(tài)，則首先激活當(dāng)前操作地址對(duì)應(yīng)的行；然后對(duì)當(dāng)前操作地址對(duì)應(yīng)的列進(jìn)行讀寫操作；如果該存儲(chǔ)塊中有行處于激活狀態(tài)(每個(gè)存儲(chǔ)塊只可能有一個(gè)行激活)，則如果已經(jīng)激活的行就是當(dāng)前操作地址對(duì)應(yīng)的行，則對(duì)當(dāng)前操作地址對(duì)應(yīng)的列進(jìn)行操作；如果已經(jīng)激活的行不是當(dāng)前操作地址對(duì)應(yīng)的行，則對(duì)該存儲(chǔ)塊進(jìn)行預(yù)充電，將已經(jīng)激活的行關(guān)閉；接下來激活當(dāng)前操作地址對(duì)應(yīng)的行；最后對(duì)當(dāng)前操作地址對(duì)應(yīng)的列進(jìn)行操作。
[0005]由此可見，SDRAM的這種行列組織特性使得訪問不同行的存儲(chǔ)單元時(shí)，由于需要進(jìn)行預(yù)充電和激活的換行操作，造成了存儲(chǔ)單元訪問時(shí)間不同，換行過程帶來的延時(shí)可能是讀取時(shí)間的幾倍至幾十倍，其延時(shí)會(huì)導(dǎo)致性能的降低。因此，在可重構(gòu)系統(tǒng)中，對(duì)于SDRAM結(jié)構(gòu)的外存，一次新的讀取訪存操作總是存在一個(gè)最小的延遲X周期，X由可重構(gòu)系統(tǒng)的外部存儲(chǔ)器自身屬性以及系統(tǒng)訪存的時(shí)鐘頻率而定。
[0006]隨著可重構(gòu)系統(tǒng)規(guī)模的擴(kuò)大，在同一個(gè)可重構(gòu)系統(tǒng)中可能存在多個(gè)計(jì)算陣列，每個(gè)計(jì)算陣列都可能會(huì)對(duì)外部存儲(chǔ)器進(jìn)行訪問。當(dāng)有多個(gè)計(jì)算陣列同時(shí)對(duì)外部存儲(chǔ)器發(fā)出訪問請(qǐng)求時(shí)，就需要外存接口對(duì)這些訪問請(qǐng)求進(jìn)行仲裁決定訪問權(quán)。傳統(tǒng)設(shè)計(jì)中經(jīng)常采用固定優(yōu)先級(jí)的仲裁機(jī)制，但這種仲裁機(jī)制存在缺陷，比如當(dāng)系統(tǒng)執(zhí)行每種算法時(shí)，需要計(jì)算陣列I和計(jì)算陣列2對(duì)外部存儲(chǔ)器進(jìn)行大量訪問，假設(shè)計(jì)算陣列I的優(yōu)先級(jí)高于計(jì)算陣列2，那么計(jì)算陣列2的數(shù)據(jù)訪問會(huì)被計(jì)算陣列I的數(shù)據(jù)訪問阻止，造成兩個(gè)計(jì)算陣列對(duì)外部數(shù)據(jù)的訪問權(quán)嚴(yán)重不平衡，從而最終導(dǎo)致整個(gè)系統(tǒng)的計(jì)算過程被阻塞。
【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足而提供一種用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口及其訪問方法，不僅提高粗粒度可重構(gòu)系統(tǒng)計(jì)算陣列訪問外部存儲(chǔ)器的效率，同時(shí)避免多個(gè)計(jì)算陣列同時(shí)對(duì)外部存儲(chǔ)器訪問時(shí)因訪問權(quán)嚴(yán)重不平衡而導(dǎo)致的系統(tǒng)阻塞。
[0008]為了實(shí)現(xiàn)發(fā)明目的，本發(fā)明公開了一種用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口，所述接口包括訪問請(qǐng)求輸入接口單元、第一級(jí)仲裁模塊、第二級(jí)仲裁模塊、控制允許信號(hào)輸出接口單元、訪問請(qǐng)求解析模塊以及訪問請(qǐng)求輸出接口單元；所述訪問請(qǐng)求輸入接口單元用于接收粗粒度可重構(gòu)系統(tǒng)的外存訪問請(qǐng)求；所述第一級(jí)仲裁模塊用于將訪問請(qǐng)求輸入接口單元的外存訪問請(qǐng)求兩兩分包并為每個(gè)訪問請(qǐng)求包分配優(yōu)先級(jí)；所述第二級(jí)仲裁模塊用于仲裁訪問請(qǐng)求包內(nèi)的兩個(gè)輸入請(qǐng)求，并且控制輸入請(qǐng)求的預(yù)讀?。凰隹刂圃试S信號(hào)輸出接口單元用于輸出控制允許信號(hào)；所述訪問請(qǐng)求解析模塊用于解析訪問請(qǐng)求；所述訪問請(qǐng)求輸出接口單元用于輸出已經(jīng)解析的訪問請(qǐng)求。
[0009]作為優(yōu)選，為了對(duì)不同的外存訪問需求進(jìn)行合理的處理，盡可能提高所述外存訪問接口及其訪問方法的工作效率，需要通過檢測(cè)訪問請(qǐng)求個(gè)數(shù)、分包、對(duì)訪問請(qǐng)求包分配優(yōu)先級(jí)、對(duì)訪問請(qǐng)求包的優(yōu)先級(jí)進(jìn)行輪換重置處理等步驟對(duì)當(dāng)前的外存訪問需求進(jìn)行分類適配，以便于后期處理。所述第一級(jí)仲裁模塊包括訪問請(qǐng)求分包模塊，訪問請(qǐng)求包優(yōu)先級(jí)控制邏輯單元，輪換優(yōu)先級(jí)仲裁模塊；所述訪問請(qǐng)求分包模塊用于將當(dāng)前所有的訪問請(qǐng)求隨機(jī)兩兩分包，若剩余訪問請(qǐng)求個(gè)數(shù)不足則將剩余的一個(gè)單獨(dú)成包；所述訪問請(qǐng)求包優(yōu)先級(jí)控制邏輯單元用于隨機(jī)給訪問請(qǐng)求分包模塊構(gòu)造的訪問請(qǐng)求包分配優(yōu)先級(jí)，并響應(yīng)優(yōu)先級(jí)修改信號(hào)對(duì)訪問請(qǐng)求包的優(yōu)先級(jí)進(jìn)行修改；所述輪換優(yōu)先級(jí)仲裁模塊用于仲裁訪問請(qǐng)求包的優(yōu)先級(jí)，將當(dāng)前優(yōu)先級(jí)最高的訪問請(qǐng)求包送入第二級(jí)仲裁模塊，并向訪問請(qǐng)求包優(yōu)先級(jí)控制邏輯單元返回優(yōu)先級(jí)修改信號(hào)。
[0010]作為優(yōu)選，為了盡可能消除訪問基于SDRAM結(jié)構(gòu)外存時(shí)的最小延遲，并且防止由于不同計(jì)算陣列對(duì)外部存儲(chǔ)器的訪問權(quán)嚴(yán)重不平衡而導(dǎo)致整個(gè)系統(tǒng)的計(jì)算過程被阻塞，所述第二級(jí)仲裁模塊包括固定優(yōu)先級(jí)仲裁模塊，訪問請(qǐng)求優(yōu)先級(jí)查找表單元，預(yù)提交判斷模塊；所述固定優(yōu)先級(jí)仲裁模塊用于通過查詢?cè)L問請(qǐng)求優(yōu)先級(jí)查找表單元對(duì)當(dāng)前第一級(jí)仲裁模塊發(fā)送來的訪問請(qǐng)求包中的訪問請(qǐng)求進(jìn)行優(yōu)先級(jí)仲裁，將優(yōu)先級(jí)最高的訪問請(qǐng)求發(fā)送至訪問請(qǐng)求解析模塊；所述訪問請(qǐng)求優(yōu)先級(jí)查找表單元用于查詢?cè)L問請(qǐng)求固有優(yōu)先級(jí)；所述預(yù)提交判斷模塊用于控制訪問請(qǐng)求的預(yù)提交，如果訪問請(qǐng)求為寫，則直接選通，訪問請(qǐng)求進(jìn)入下一級(jí)；如果訪問請(qǐng)求為讀取，則對(duì)其進(jìn)行計(jì)數(shù)M-X，其中M為當(dāng)前正在進(jìn)行的數(shù)據(jù)讀寫訪問所需周期數(shù)，X為訪問基于SDRAM結(jié)構(gòu)外存的最小延遲。
[0011]為了進(jìn)一步實(shí)現(xiàn)發(fā)明目的，本發(fā)明還公開了一種訪問方法，包括以下步驟:(I)若訪問請(qǐng)求輸入接口單元檢測(cè)到有η個(gè)訪問請(qǐng)求，若η=1，則轉(zhuǎn)到步驟(4)，否則第一級(jí)仲裁模塊將訪問請(qǐng)求兩兩分包形成訪問請(qǐng)求包，并且給訪問請(qǐng)求包分配優(yōu)先級(jí)；(2)第一級(jí)仲裁模塊將最高優(yōu)先級(jí)的訪問請(qǐng)求包發(fā)送至第二級(jí)仲裁模塊，同時(shí)進(jìn)行優(yōu)先級(jí)修改；第二級(jí)仲裁模塊將優(yōu)先級(jí)較高的訪問請(qǐng)求提交至訪問請(qǐng)求解析模塊；(3)若訪問請(qǐng)求包中還有未處理的訪問請(qǐng)求則繼續(xù)分析該訪問請(qǐng)求；判斷訪問請(qǐng)求類型，若為讀取，則等待M-X個(gè)時(shí)鐘周期，其中M為當(dāng)前訪問剩余的周期數(shù)，X為訪問基于SDRAM結(jié)構(gòu)外存的最小延遲周期數(shù)，否貝IJ等待M個(gè)時(shí)鐘周期，其中M為當(dāng)前訪問剩余的周期數(shù)；(4)將當(dāng)前訪問請(qǐng)求提交至訪問請(qǐng)求解析模塊，并判斷訪問請(qǐng)求是否全部處理完畢，若處理完畢則結(jié)束，否則回到步驟(2)。
[0012]本發(fā)明與現(xiàn)有技術(shù)相比，不僅可以盡量消除對(duì)外部存儲(chǔ)器進(jìn)行訪問時(shí)存在的固有延時(shí)，提高粗粒度可重構(gòu)系統(tǒng)計(jì)算陣列訪問外部存儲(chǔ)器的效率，也避免了多個(gè)計(jì)算陣列同時(shí)對(duì)外部存儲(chǔ)器訪問時(shí)因訪問權(quán)嚴(yán)重不平衡而導(dǎo)致的系統(tǒng)阻塞，從而優(yōu)化了整個(gè)系統(tǒng)的流水線性能。
【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明的外存訪問接口結(jié)構(gòu)示意圖；
[0014]圖2為本發(fā)明外存訪問接口的訪問流程示意圖。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說明。
[0016]如圖1所示，可重構(gòu)計(jì)算單元通過本發(fā)明的外部訪問接口與SDRAM的片外存儲(chǔ)器連接；可重構(gòu)計(jì)算單元包括了若干個(gè)可重構(gòu)計(jì)算陣列。本發(fā)明的外存訪問接口包括訪問請(qǐng)求輸入接口、第一仲裁模塊、第二仲裁模塊、控制允許信息輸出接口、訪問請(qǐng)求解析模塊以及訪問請(qǐng)求輸出接口，可重構(gòu)計(jì)算單元通過訪問請(qǐng)求輸入接口與外部訪問接口連接，訪問請(qǐng)求輸入接口將可重構(gòu)計(jì)算單元的訪問請(qǐng)求發(fā)送至第一級(jí)仲裁模塊。第一級(jí)仲裁模塊包括訪問請(qǐng)求分包模塊、輪換優(yōu)先級(jí)仲裁模塊以及訪問請(qǐng)求包優(yōu)先級(jí)控制邏輯，訪問請(qǐng)求分包模塊將訪問請(qǐng)求輸入接口發(fā)送來的訪問請(qǐng)求進(jìn)行兩兩打包成訪問請(qǐng)求包,若為訪問請(qǐng)求的數(shù)目為奇數(shù)則剩余的一個(gè)訪問請(qǐng)求單獨(dú)成包，訪問請(qǐng)求包優(yōu)先級(jí)控制邏輯用于隨機(jī)給訪問請(qǐng)求分包模塊構(gòu)造的訪問請(qǐng)求包分配優(yōu)先級(jí)；輪換優(yōu)先級(jí)仲裁模塊將優(yōu)先級(jí)最高的訪問請(qǐng)求包發(fā)送給第二級(jí)仲裁模塊并且讓訪問請(qǐng)求包優(yōu)先級(jí)控制邏輯重新對(duì)訪問請(qǐng)求包分配優(yōu)先級(jí)。第二級(jí)仲裁模塊包括固定優(yōu)先級(jí)仲裁模塊，訪問請(qǐng)求優(yōu)先級(jí)查找表單元，預(yù)提交判斷模塊，固定優(yōu)先級(jí)仲裁模塊對(duì)第一級(jí)仲裁模塊發(fā)送來的訪問請(qǐng)求包中的訪問請(qǐng)求進(jìn)行優(yōu)先級(jí)仲裁并將優(yōu)先級(jí)最高的訪問請(qǐng)求發(fā)送至訪問請(qǐng)求解析模塊；預(yù)提交判斷模塊用于控制訪問請(qǐng)求的預(yù)提交，如果訪問請(qǐng)求為寫，則對(duì)其進(jìn)行計(jì)數(shù)M ;如果訪問請(qǐng)求為讀取，則對(duì)其進(jìn)行計(jì)數(shù)M-X，其中M為當(dāng)前正在進(jìn)行的數(shù)據(jù)讀寫訪問所需周期數(shù)，X為訪問基于SDRAM結(jié)構(gòu)外存的最小延遲。
[0017]如圖2所示為本發(fā)明外存訪問接口的工作流程圖，首先判斷是否有訪問請(qǐng)求，若有訪問請(qǐng)求，若訪問請(qǐng)求的數(shù)量只有I個(gè)，則將訪問請(qǐng)求提交至訪問請(qǐng)求解析模塊，否則將η個(gè)訪問請(qǐng)求發(fā)送至第一級(jí)仲裁模塊進(jìn)行兩兩打包成訪問請(qǐng)求包,若訪問請(qǐng)求包為偶數(shù)則隨機(jī)分成η/2個(gè)訪問請(qǐng)求包，否則隨機(jī)分成(η+1) /2個(gè)訪問請(qǐng)求包，其中I個(gè)訪問請(qǐng)求包只有一個(gè)訪問請(qǐng)求，接著對(duì)打包好的訪問請(qǐng)求包進(jìn)行隨機(jī)的優(yōu)先級(jí)分配，然后選取優(yōu)先級(jí)最高的訪問請(qǐng)求包發(fā)送至第二級(jí)仲裁模塊并且重置訪問請(qǐng)求包優(yōu)先級(jí)，第二級(jí)仲裁模塊對(duì)發(fā)送來的訪問請(qǐng)求包進(jìn)行數(shù)量檢測(cè),若為I個(gè)訪問請(qǐng)求則直接將其提交至訪問請(qǐng)求解析模塊，否則將優(yōu)先級(jí)高的訪問請(qǐng)求提交至訪問請(qǐng)求解析模塊并且分析剩余訪問請(qǐng)求的讀寫類型，若訪問請(qǐng)求類型為讀則等待M-X個(gè)時(shí)鐘周期，其中M為當(dāng)前訪問剩余的周期數(shù)，X為訪問基于SDRAM結(jié)構(gòu)外存的最小延遲周期數(shù)，否則等待M個(gè)時(shí)鐘周期，其中M為當(dāng)前訪問剩余的周期數(shù)。
[0018]下面結(jié)合實(shí)施例對(duì)本發(fā)明作更進(jìn)一步的說明。
[0019]本實(shí)施例為對(duì)H.264協(xié)議高清數(shù)字視頻的解碼，采用如下系統(tǒng):包含8個(gè)可重構(gòu)陣列的可重構(gòu)計(jì)算單元、基于SDRAM的片外存儲(chǔ)器以及本發(fā)明的外存訪問接口 ；其中，每個(gè)可重構(gòu)陣列均含有8X8個(gè)可重構(gòu)基本計(jì)算單元且每個(gè)可重構(gòu)基本計(jì)算單元可以支持單周期的16位算術(shù)操作和邏輯操作；基于SDRAM的片外存儲(chǔ)器選用了嵌入式外部存儲(chǔ)器DDRSDRAM,支持64bit的數(shù)據(jù)訪問位寬,一次新的讀取訪問所需的最小延遲為6個(gè)周期。在此系統(tǒng)基礎(chǔ)上，將本發(fā)明的外存訪問接口與傳統(tǒng)接口進(jìn)行實(shí)驗(yàn)后，實(shí)驗(yàn)結(jié)果表明，平均每解碼一個(gè)宏塊所耗周期數(shù)，采用傳統(tǒng)接口時(shí)為1533周期，采用本發(fā)明的外存訪問接口時(shí)為1147周期，對(duì)外存的訪問速度提升了 25.1%，可見外存訪問效率提高了 1.25倍以上。
[0020]以上詳細(xì)描述了本發(fā)明的優(yōu)選實(shí)施方式，但是，本發(fā)明并不限于上述實(shí)施方式中的具體細(xì)節(jié)，在本發(fā)明的技術(shù)構(gòu)思范圍內(nèi)，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行多種等同變換，這些等同變換均屬于本發(fā)明的保護(hù)范圍。
[0021]另外需要說明的是，在上述【具體實(shí)施方式】中所描述的各個(gè)具體技術(shù)特征，在不矛盾的情況下，可以通過任何合適的方式進(jìn)行組合。為了避免不必要的重復(fù)，本發(fā)明對(duì)各種可能的組合方式不再另行說明。
【權(quán)利要求】
1.一種用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口，其包括: 訪問請(qǐng)求輸入接口單元，用于接收所述粗粒度可重構(gòu)系統(tǒng)的外存訪問請(qǐng)求； 第一級(jí)仲裁模塊，用于將所述訪問請(qǐng)求輸入接口單元的所述外存訪問請(qǐng)求兩兩分包形成訪問請(qǐng)求包,并為所述每個(gè)訪問請(qǐng)求包分配優(yōu)先級(jí)； 第二級(jí)仲裁模塊，用于仲裁所述訪問請(qǐng)求包內(nèi)的兩個(gè)輸入請(qǐng)求，并且控制所述輸入請(qǐng)求的預(yù)讀?。? 控制允許信號(hào)輸出接口單元，用于輸出控制允許信號(hào)； 訪問請(qǐng)求解析模塊，用于解析訪問請(qǐng)求； 訪問請(qǐng)求輸出接口單元，用于輸出所述解析訪問請(qǐng)求。
2.如權(quán)利要求1所述的一種用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口，其中，所述第一級(jí)仲裁模塊包括: 訪問請(qǐng)求分包模塊，用于將當(dāng)前所有的訪問請(qǐng)求隨機(jī)兩兩分包，若剩余訪問請(qǐng)求個(gè)數(shù)不足，則將剩余的一個(gè)單獨(dú)成包； 訪問請(qǐng)求包優(yōu)先級(jí)控制邏輯單元，用于隨機(jī)給訪問請(qǐng)求分包模塊構(gòu)造的訪問請(qǐng)求包分配優(yōu)先級(jí)，并響應(yīng)優(yōu)先級(jí)修改信號(hào)對(duì)訪問請(qǐng)求包的優(yōu)先級(jí)進(jìn)行修改； 輪換優(yōu)先級(jí)仲裁模塊，用于仲裁訪問請(qǐng)求包的優(yōu)先級(jí)，將當(dāng)前優(yōu)先級(jí)最高的訪問請(qǐng)求包送入第二級(jí)仲裁模塊，并向訪問請(qǐng)求包優(yōu)先級(jí)控制邏輯單元返回優(yōu)先級(jí)修改信號(hào)。
3.如權(quán)利要求1所述的一種用于粗粒度可重構(gòu)系統(tǒng)的外存訪問接口，其中，所述第二級(jí)仲裁模塊包括: 固定優(yōu)先級(jí)仲裁模塊，用于通過查詢?cè)L問請(qǐng)求優(yōu)先級(jí)查找表單元對(duì)當(dāng)前第一級(jí)仲裁模塊發(fā)送來的訪問請(qǐng)求包中的訪問請(qǐng)求進(jìn)行優(yōu)先級(jí)仲裁，將優(yōu)先級(jí)最高的訪問請(qǐng)求發(fā)送至訪問請(qǐng)求解析模塊； 訪問請(qǐng)求優(yōu)先級(jí)查找表單元，用于查詢?cè)L問請(qǐng)求固有優(yōu)先級(jí)； 預(yù)提交判斷模塊，用于控制訪問請(qǐng)求的預(yù)提交，如果訪問請(qǐng)求為寫入，則直接選通，訪問請(qǐng)求進(jìn)入下一級(jí)；如果訪問請(qǐng)求為讀取，則對(duì)其進(jìn)行計(jì)數(shù)M-X，其中M為當(dāng)前正在進(jìn)行的數(shù)據(jù)讀寫訪問所需周期數(shù)，X為訪問基于SDRAM結(jié)構(gòu)外存的最小延遲。
4.一種基于權(quán)利要求1所述外存訪問接口的訪問方法，其特征在于，包括以下步驟: (1)若訪問請(qǐng)求輸入接口單元檢測(cè)到有η個(gè)訪問請(qǐng)求,若η=1,則轉(zhuǎn)到步驟(4),否則第一級(jí)仲裁模塊將訪問請(qǐng)求兩兩分包形成訪問請(qǐng)求包,并且給訪問請(qǐng)求包分配優(yōu)先級(jí)； (2)第一級(jí)仲裁模塊將最高優(yōu)先級(jí)的訪問請(qǐng)求包發(fā)送至第二級(jí)仲裁模塊，同時(shí)進(jìn)行優(yōu)先級(jí)修改；第二級(jí)仲裁模塊將優(yōu)先級(jí)較高的訪問請(qǐng)求提交至訪問請(qǐng)求解析模塊； (3)若訪問請(qǐng)求包中還有未處理的訪問請(qǐng)求則繼續(xù)分析該訪問請(qǐng)求；判斷訪問請(qǐng)求類型，若為讀取，則等待M-X個(gè)時(shí)鐘周期，其中M為當(dāng)前訪問剩余的周期數(shù)，X為訪問基于SDRAM結(jié)構(gòu)外存的最小延遲周期數(shù)，否則等待M個(gè)時(shí)鐘周期，其中M為當(dāng)前訪問剩余的周期數(shù)； (4)將當(dāng)前訪問請(qǐng)求提交至訪問請(qǐng)求解析模塊，并判斷訪問請(qǐng)求是否全部處理完畢，若處理完畢則結(jié)束，否則回到步驟(2)。
【文檔編號(hào)】G06F13/18GK103914413SQ201410157386
【公開日】2014年7月9日 申請(qǐng)日期:2014年4月18日 優(yōu)先權(quán)日:2014年4月18日
【發(fā)明者】劉波, 杜月, 曹鵬, 張亞, 劉炎, 朱婉瑜, 王超 申請(qǐng)人:東南大學(xué)