一種自供電微機保護裝置微處理器管理電路的制作方法
【專利摘要】一種自供電微機保護裝置微處理器管理電路，包括看門狗計時器和電源檢測復位電路，所述電源監(jiān)測復位電路和看門狗計時器的輸出端分別連接第一開關電路的兩個輸入端，所述第一開關電路的輸出端連接充放電延時電路，所述充放電延時電路的輸出連接比較器，所述比較器的輸出端通過第二開關電路與所述電源監(jiān)測復位電路的一個輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復位輸入端連接。該方案實現(xiàn)了微處理器對外部電源狀態(tài)的實施監(jiān)控和看門狗電路的同步，避免了微處理器無法預知看門狗狀態(tài)而造成的誤動作，并基于此同步信號，實現(xiàn)主動式的外圍電路管理，功耗降低功能。
【專利說明】—種自供電微機保護裝置微處理器管理電路
【技術領域】
[0001 ] 本發(fā)明涉及一種微處理器復位電路，具體地說是一種自供電微機保護裝置微處理器管理電路。
【背景技術】
[0002]電力系統(tǒng)微機保護裝置，采用嵌入式微處理器技術，對開關柜設備中線路電壓電流檢測和斷路器控制、故障判斷、實現(xiàn)故障動作和告警等功能，是電力系統(tǒng)輸配電安全可靠運行的重要設備；近幾年環(huán)網(wǎng)柜的大量使用，對微機保護裝置的需求不斷增加，推動了自供電微機保護裝置的發(fā)展。所謂自供電微機保護裝置無需外部專用電源，而通過其接入的電流互感器其中一組具有一定供電功率的繞組來實現(xiàn)取電，自供電微機保護裝置通過取電互感器，在一次系統(tǒng)有負載電流的情況下，感應出用于供電的電流，實現(xiàn)保護裝置的供電，維持微機保護裝置的運行實現(xiàn)電力一次系統(tǒng)的保護和控制。
[0003]由于線路一次側電流隨負載波動，其供電不穩(wěn)定，特別是線路檢修負載切除時，自供電微機保護裝置就無法獲取外部電源，而使微機保護裝置微處理器失電無法運行；為了使得微處理器快速響應外部故障實現(xiàn)實時監(jiān)測功能，必須使微處理器保持運行，不能因外部供電間斷而使得微處理器頻繁啟動。當一次線路突然來電，因微處理器重新啟動時間長，而無法及時監(jiān)測保護，錯過保護動作時機。
[0004]因此自供電微機保護裝置的微處理器必須采用電池備份供電運行方式，微處理器在完成一次啟動后，由電池備份運行。當外部電源有電時，保護裝置由外部電源供電，當外部電源失電后，外圍電路失去供電。微處理器通過電池供電，保持運行。當一次系統(tǒng)重新來電時，微處理器無需重新啟動而能快速投入監(jiān)測和保護狀態(tài)。
[0005]電力系統(tǒng)高可靠性要求使得微機保護裝置的微處理器需要采用外部的完全自主的看門狗電路實現(xiàn)微機保護裝置防死機的要求。如中國發(fā)明專利CN 101281414 B、名稱為《一種可控的看門狗復位系統(tǒng)》中公布了一種可控的看門狗復位系統(tǒng)，包括看門狗電路和微處理器，以及為看門狗電路和微處理器供電的系統(tǒng)電源，所述看門狗電路與微處理器之間連接一隔離電路，當系統(tǒng)電源正常供電時，隔離電路將看門狗電路復位腳的復位信號傳遞至微處理器復位端，并將微處理器I/O腳的喂狗信號傳遞至看門狗電路喂狗腳；當系統(tǒng)電源斷電時，所述隔離電路截止，切斷看門狗電路與微處理器之間的聯(lián)系。其效果為降低了系統(tǒng)功耗，提高了電池的使用壽命，同時杜絕了看門狗電路誤工作引發(fā)的系統(tǒng)復位問題，大大地提高了系統(tǒng)的可靠性。
[0006]但是該專利中使用NPN晶體管Q2實現(xiàn)的復位輸出，只實現(xiàn)了外部電源Vcc有電時復位投入，Vcc無電時復位隔離退出功能，但并未解決外部電源Vcc在上電過程和失電過程中復位誤動作的問題。并且其采用的ADM705在Vcc完成啟動后，仍輸出200mS復位延時而產(chǎn)生的復位誤動作問題。

【發(fā)明內(nèi)容】
[0007]為此，本發(fā)明解決現(xiàn)有技術中只實現(xiàn)了外部電源Vcc有電時復位投入，Vcc無電時復位隔離退出功能，但并未解決外部電源Vcc在上電過程和失電過程中復位誤動作的問題，從而提供一種在上電和失電過程中也不會出現(xiàn)誤動作，真正實現(xiàn)了看門狗復位的可靠應用的微處理器管理電路。
[0008]為解決上述技術問題，本發(fā)明采用以下技術方案:
一種自供電微機保護裝置的微處理器管理電路，包括
看門狗計時器，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號觸發(fā)看門狗計時器清零，當所述看門狗計時器超時，其輸出復位信號；
電源監(jiān)測復位電路，其外接外部電源，其輸出端分別與所述看門狗計時器和微處理器電源檢測輸入端連接，當外部電源達到閾值時，輸出電源有效信號，當外部電源低于閾值時，輸出電源無效信號；
所述電源監(jiān)測復位電路和看門狗計時器的輸出端分別連接第一開關電路的兩個輸入端，所述第一開關電路的輸出端連接充放電延時電路，所述充放電延時電路的輸出連接比較器，所述比較器的輸出端通過第二開關電路與所述電源監(jiān)測復位電路的一個輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復位輸入端連接。
[0009]優(yōu)選地，所述第一開關電路包括晶體管Ql和電阻R2，所述晶體管Ql的門極通過電阻R2與所述看門狗計時器的輸出端連接，所述晶體管Ql的源極與所述電源監(jiān)測復位電路的輸出端連接，所述晶體管Ql的漏極與所述充放電延時電路的輸入端連接。
[0010]優(yōu)選地，所述充放電延時電路包括并聯(lián)的電阻Rl和電容Cl，其一個并聯(lián)點接地，另一個并聯(lián)點連接在所述晶體管Ql的漏極和所述比較器的輸入端。
[0011]優(yōu)選地，所述第二開關電路包括電阻R6和晶體管Q3，所述比較器的輸出端通過電阻R6連接到晶體管Q3的門極，所述晶體管Q3的源極接地，其漏極與所述電源監(jiān)測復位電路的輸入端連接。
[0012]優(yōu)選地，所述輸出電路包括電阻R3、R4和晶體管Q2，電阻R3的一端與所述比較器的輸出端連接，所述電阻R3的另一端與晶體管Q2的門極連接，所述晶體管Q2的源極通過電阻R4與其門級連接，所述晶體管Q2的源極還接地，所述晶體管Q2的漏極與微處理器復位輸入端連接。
[0013]優(yōu)選地，所述電源監(jiān)測復位電路與所述微處理器電源檢測輸入端的連接端還通過電阻R5接地。
[0014]優(yōu)選地，所述看門狗計時器、所述電源監(jiān)測復位電路和所述比較器集成設置為集成電路。
[0015]優(yōu)選地，所述外部電源通過二極管與電源監(jiān)測復位電路的輸入端連接。
[0016]本發(fā)明的上述技術方案相比現(xiàn)有技術具有以下優(yōu)點:
(I)本發(fā)明所述的自供電微機保護裝置微處理器管理電路，包括看門狗計時器和電源檢測復位電路，所述電源監(jiān)測復位電路和看門狗計時器的輸出端分別連接第一開關電路的兩個輸入端，所述第一開關電路的輸出端連接充放電延時電路，所述充放電延時電路的輸出連接比較器，所述比較器的輸出端通過第二開關電路與所述電源監(jiān)測復位電路的一個輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復位輸入端連接。實現(xiàn)了外部電源高于閾值即有電時，看門狗計時器的復位信號從邏輯使能電路發(fā)送到微處理器，實現(xiàn)復位，當外部電源沒電時，即外部電源低于閾值，所述電源監(jiān)測復位電路輸出電源無效信號，不能滿足所述邏輯使能電路的邏輯輸出條件，因此所述看門狗電路的復位信號被屏蔽，避免外部電源上電和失電過程產(chǎn)生的復位誤動作，及使用通用看門狗電路在電源上電后由于一段延時復位造成的復位誤動作問題，同時，所述電源監(jiān)測復位電路與微處理器連接，提供了與看門狗電路同步的外部電源有效信號，實現(xiàn)了微處理器對外部電源狀態(tài)的實施監(jiān)控和看門狗電路的同步，避免了微處理器無法預知看門狗狀態(tài)而造成的誤動作，并基于此同步信號，實現(xiàn)主動式的外圍電路管理，功耗降低功能。
[0017](2)本發(fā)明所述的自供電微機保護裝置微處理器管理電路，所述看門狗計時器、所述電源監(jiān)測復位電路和所述比較器集成設置為集成電路，通過采用通用的集成電路，可以使本發(fā)明電路更微型化，節(jié)省空間，便于與其他電路集成設置。
【專利附圖】

【附圖說明】
[0018]為了使本發(fā)明的內(nèi)容更容易被清楚的理解，下面根據(jù)本發(fā)明的具體實施例并結合附圖，對本發(fā)明作進一步詳細的說明，其中
圖1是本發(fā)明一個實施例的一種結構框圖；
圖2是本發(fā)明一個實施例的一種電路結構框圖。
【具體實施方式】
[0019]下面提供本發(fā)明所述的自供電微機保護裝置微處理器管理電路的【具體實施方式】。
[0020]實施例1
本發(fā)明所述的自供電微機保護裝置微處理器管理電路，如圖1所示，包括看門狗計時器，所述看門狗計時器采用通用的看門狗計時器即可，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號的上升沿和下降沿觸發(fā)看門狗計時器清零，當所述看門狗計時器超時，其輸出復位信號，在本實施例中，所述復位信號為低電平信號，在看門狗計時器被清除后恢復高電平；電源監(jiān)測復位電路，其外接外部電源，其輸出端分別與所述看門狗計時器和微處理器的IO接口連接，當外部電源達到預先設定的閾值時，其輸出電源有效信號，在本實施例中，電源有效信號為高電平，當外部電源低于閾值時，輸出電源無效信號，所述電源無效信號為低電平。所述電源監(jiān)測復位電路和看門狗計時器的輸出端分別連接第一開關電路的兩個輸入端，所述第一開關電路的輸出端連接充放電延時電路，所述充放電延時電路的輸出連接比較器，所述比較器的輸出端通過第二開關電路與所述電源監(jiān)測復位電路的一個輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復位輸入端連接。
[0021]本發(fā)明實現(xiàn)了外部電源高于閾值即有電時，看門狗計時器的復位信號從邏輯使能電路發(fā)送到微處理器，實現(xiàn)復位，當外部電源沒電時，即外部電源低于閾值，所述電源監(jiān)測復位電路輸出電源無效信號，不能滿足所述邏輯使能電路的邏輯輸出條件，因此所述看門狗電路的復位信號被屏蔽，避免外部電源上電和失電過程產(chǎn)生的復位誤動作，及使用通用看門狗電路在電源上電后由于一段延時復位造成的復位誤動作問題，同時，所述電源監(jiān)測復位電路與微處理器連接，提供了與看門狗電路同步的外部電源有效信號，實現(xiàn)了微處理器對外部電源狀態(tài)的實施監(jiān)控和看門狗電路的同步，避免了微處理器無法預知看門狗狀態(tài)而造成的誤動作，并基于此同步信號，實現(xiàn)主動式的外圍電路管理，功耗降低功能。[0022]實施例2
在實施例1所述的自供電微機保護裝置微處理器管理電路的基礎上，如圖2所示，在實施例中，所述看門狗計時器、所述電源監(jiān)測復位電路和所述比較器集成設置為集成電路，典型的有MAX706(3.3V系統(tǒng)用)或MAX705 (5V系統(tǒng)用)，本實施例中采用MAX706芯片，包含在芯片中的電路的輸入輸出端采用MAX706芯片的引腳，所述MAX706芯片的WDI端為所述看門狗計時器的輸入端，其與微處理器的通用IO引腳連接，所述IO引腳輸出脈沖式的看門狗喂狗信號，利用該信號的上升沿和下降沿實現(xiàn)看門狗計時器的清零，所述MAX706芯片的WDO端為所述看門狗計時器的輸出端，所述看門狗計時器啟動后WDO端輸出高電平，并在計時過程中，保持高電平，當所述看門狗計時器超時，WDO端輸出低電平，并保持低電平，直到被清除，所述看門狗計時器被清除后，WDO端恢復保持高電平。外部電源EVcc通過二極管D3與所述MAX706芯片的電源輸入引腳Vcc連接，給芯片供電，另外部電源EVcc還給微處理器供電，使得MAX706芯片與微處理器具有相同電壓。
[0023]MAX706芯片的RESET端作為電源監(jiān)測復位電路輸出端，其電平狀態(tài)表明外部電源是否有效。RESET端輸出高電平表明外部電源達到閾值(如MAX706S為2.93V)且穩(wěn)定可靠(RESET端是經(jīng)過了 200ms的延時確認后才輸出高電平)，RESET端在電源低壓閾值后，立即輸出低電平。用MAX706的RESET端輸出作為外部電源狀態(tài)指示，實時可靠。接入微處理器便于程序及時響應。MAX706的RESET端還連接電阻R5的一端，所述電阻R5的另一端接地，所述RESET端通過電阻R5實現(xiàn)下拉，電阻R5取值IOk歐姆到IOOk歐姆之間，以保證電路在失電停止工作情況下，該引腳保持低電平，避免微處理器誤判，所述MAX706芯片的GND端接地。
[0024]本實施例中所述第一開關電路包括晶體管Ql和電阻R2，所述晶體管Ql的門極通過電阻R2與所述看門狗計時器的輸出端WDO連接，所述晶體管Ql的源極與所述電源監(jiān)測復位電路的輸出端RESET連接，所述晶體管Ql的漏極與所述充放電延時電路的輸入端連接。所述充放電延時電路包括并聯(lián)的電阻Rl和電容Cl，其一個并聯(lián)點接地，另一個并聯(lián)點連接在所述晶體管Ql的漏極和所述比較器的輸入端。上述電阻Rl和電容Cl構成的充放電延時電路，用于將產(chǎn)生到微處理器的復位信號保持一段時間(該時間長短有電阻R和電容C確定的，時間常數(shù)t=R*C)。
[0025]所述比較器的輸出端通過第二開關電路與電源監(jiān)測復位電路的輸入端連接，此處的第二開關電路包括電阻R6和晶體管Q3，所述比較器的輸出端通過電阻R6連接到晶體管Q3的門極，所述晶體管Q3的源極接地，其漏極與所述電源監(jiān)測復位電路的輸入端MR連接。所述比較器的輸出端還通過輸出電路接入微處理器的復位輸入端，所述輸出電路包括電阻R3、R4和晶體管Q2，電阻R3的一端與所述比較器的輸出端連接，所述電阻R3的另一端與晶體管Q2的門極連接，所述晶體管Q2的源極通過電阻R4與其門級連接，所述晶體管Q2的源極還接地，所述晶體管Q2的漏極與微處理器復位輸入端連接。所述電源監(jiān)測復位電路與所述微處理器電源檢測輸入端的連接端還通過電阻R5接地。
[0026]如圖2所示，其中晶體管Ql、Q2、Q3為金氧半場效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)。
[0027]本實施例中的自供電微機保護裝置微處理器管理電路工作流程如下所示:
(I)初始工作狀態(tài):在外部電源正常供電，即達到電源監(jiān)測的門限電壓(如MAX705是4.9V，MAX706是
3.0V)，該監(jiān)測復位電路輸出高電平，看門狗計時器從O開始工作，看門狗計時器在計時沒有超時時，其輸出WDO保持高電平，此時開關電路(優(yōu)選P溝道的MOSFET晶體管)關閉，開關的輸出端接電容Cl和電阻Rl并聯(lián)的充放電延時電路，由于開關電路關閉，電容Cl通過電阻Rl對地放電，并保持為0，因此比較器輸出為低電平。比較器的低電平輸出驅動N溝道的MOSFET晶體管Q3，使得晶體管關斷，漏極輸出接電源監(jiān)測復位電路的輸入引腳MR，由于漏極輸出關斷，因此MR引腳為高電平，不會對復位電路產(chǎn)生任何作用?？傊鲜龀跏紶顟B(tài)下，電源監(jiān)控電路在外部正常供電下輸出高電平，看門狗正常計時輸出高電平，由這二者控制的開關電路保持關斷、Rl和Cl的電阻電容充放電延時電路將開關輸出保持為O零點壓，使得比較器的輸出為低電平，通過Q3作用到MR，為高電平，不會對監(jiān)測復位電路產(chǎn)生影響。因此在初始狀態(tài)下，該電路保持穩(wěn)定，不產(chǎn)生任何復位信號。
[0028]因此上述電路保持穩(wěn)定，只要微處理器定時清除看門狗計時器，不使其超時，則不會激發(fā)任何復位信號，電路始終保持穩(wěn)定、。
[0029](2)看門狗超時:當微處理器出現(xiàn)異常，不能及時運行清除看門狗程序，致使看門狗計時器計時超時。此時，看門狗計時器的輸出端WDO輸出低電平，所述的采用MOSFET的開關電路的門極被拉低，開關被打開，使得電源監(jiān)控復位電路的輸出與電容Cl導通，直接對Cl進行快速充電。當Cl上的電壓超過電壓比較器的電壓閾值(典型為1.25V)時，t匕較器的輸出高電平，并驅動Q3，使得Q3的漏極與源極導通到地，因此與之連接的電源監(jiān)測復位電路的輸入MR引腳被拉低，復位電路被MR輸入觸發(fā),輸出復位低電平信號。在MR引腳被來低的同時，比較器的輸出PFO驅動MOSFET Q2，在Q2的漏極產(chǎn)生能致微處理器復位的低電平，使得微處理器被復位。由于MR被Q3拉到低電平觸發(fā)電源監(jiān)測復位電路輸出低電平，同時觸發(fā)看門狗計時器被清零，輸出WDO被置位為高電平，那么由電源監(jiān)測復位和看門狗輸出同時控制的開關電路被關閉。此時，電容Cl開始通過電阻Rl開始放電。電容Cl上的初始電壓是電源監(jiān)測復位輸出RESET的高電平電壓，(3.3V供電的高電平為3.3V，5V供電的高電平則為5V)。電容Cl隨著放電，由高電平電壓開始降低，其降低的速度由Rl和Cl構成的時間常數(shù)確定的，控制這個時間常數(shù)，可以調節(jié)放電時間。當Cl上的電壓降到比較器的閾值電壓(1.25V典型)時，比較器的輸出變?yōu)榈碗娖?，比較器的低電平輸出，將同時關閉Q2和Q3晶體管，使得電源監(jiān)測復位輸入MR恢復高電平，其復位電路輸出相應恢復高電平，同時Q2輸出到未處理復位的也恢復高電平，停止對微處理器復位。此時微處理器恢復工作，上述電路又恢復(I)中描述的初始工作狀態(tài)，此(2)中描述了一次完整的微處理器由于未及時清除看門狗發(fā)生超時造成的復位過程。
[0030]顯然，上述實施例僅僅是為清楚地說明所作的舉例，而并非對實施方式的限定。對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本發(fā)明創(chuàng)造的保護范圍之中。
【權利要求】
1.一種自供電微機保護裝置的微處理器管理電路，其特征在于，包括 看門狗計時器，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號觸發(fā)看門狗計時器清零，當所述看門狗計時器超時，其輸出復位信號； 電源監(jiān)測復位電路，其外接外部電源，其輸出端分別與所述看門狗計時器和微處理器電源檢測輸入端連接，當外部電源達到閾值時，輸出電源有效信號，當外部電源低于閾值時，輸出電源無效信號； 所述電源監(jiān)測復位電路和看門狗計時器的輸出端分別連接第一開關電路的兩個輸入端，所述第一開關電路的輸出端連接充放電延時電路，所述充放電延時電路的輸出連接比較器，所述比較器的輸出端通過第二開關電路與所述電源監(jiān)測復位電路的一個輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復位輸入端連接。
2.根據(jù)權利要求1所述的微處理器管理電路，其特征在于，所述第一開關電路包括晶體管Ql和電阻R2，所述晶體管Ql的門極通過電阻R2與所述看門狗計時器的輸出端連接，所述晶體管Ql的源極與所述電源監(jiān)測復位電路的輸出端連接，所述晶體管Ql的漏極與所述充放電延時電路的輸入端連接。
3.根據(jù)權利要求2所述的微處理器管理電路，其特征在于，所述充放電延時電路包括并聯(lián)的電阻Rl和電容Cl，其一個并聯(lián)點接地，另一個并聯(lián)點連接在所述晶體管Ql的漏極和所述比較器的輸入端。
4.根據(jù)權利要求3所述的微處理器管理電路，其特征在于，所述第二開關電路包括電阻R6和晶體管Q3，所述比較器的輸出端通過電阻R6連接到晶體管Q3的門極，所述晶體管Q3的源極接地，其漏極與所述電源監(jiān)測復位電路的輸入端連接。
5.根據(jù)權利要求4所述的微處理器管理電路，其特征在于，所述輸出電路包括電阻R3、R4和晶體管Q2，電阻R3的一端與所述比較器的輸出端連接，所述電阻R3的另一端與晶體管Q2的門極連接，所述晶體管Q2的源極通過電阻R4與其門級連接，所述晶體管Q2的源極還接地，所述晶體管Q2的漏極與微處理器復位輸入端連接。
6.根據(jù)權利要求5所述的微處理器管理電路，其特征在于，所述電源監(jiān)測復位電路與所述微處理器電源檢測輸入端的連接端還通過電阻R5接地。
7.根據(jù)權利要求1-6任一項所述的微處理器管理電路，其特征在于，所述看門狗計時器、所述電源監(jiān)測復位電路和所述比較器集成設置為集成電路。
8.根據(jù)權利要求1-6任一項所述的微處理器管理電路，其特征在于，所述外部電源通過二極管與電源監(jiān)測復位電路的輸入端連接。
【文檔編號】G06F1/24GK103941837SQ201410212803
【公開日】2014年7月23日 申請日期:2014年5月20日 優(yōu)先權日:2014年5月20日
【發(fā)明者】黃覺寒, 王永良, 楊挺 申請人:浙江知祺電力自動化有限公司