基于fpga的dsp中斷擴(kuò)展邏輯系統(tǒng)及中斷擴(kuò)展方法
【專(zhuān)利摘要】基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)及中斷擴(kuò)展方法，涉及嵌入式【技術(shù)領(lǐng)域】。它是為了解決采用FPGA擴(kuò)展DSP外設(shè)時(shí)不能掛接多個(gè)擴(kuò)展外設(shè)的問(wèn)題?；贔PGA實(shí)現(xiàn)的DSP中斷擴(kuò)展邏輯可以有效地解決通過(guò)FPGA擴(kuò)展DSP外設(shè)時(shí)多個(gè)擴(kuò)展外設(shè)共享1個(gè)DSP中斷源的問(wèn)題。根據(jù)擴(kuò)展外設(shè)的多少可以方便地修改中斷擴(kuò)展邏輯進(jìn)行匹配，各個(gè)擴(kuò)展外設(shè)的中斷優(yōu)先級(jí)判決規(guī)則也可方便地修改以適應(yīng)具體需求。本發(fā)明適用于嵌入式【技術(shù)領(lǐng)域】。
【專(zhuān)利說(shuō)明】基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)及中斷擴(kuò)展方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及嵌入式【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]目前很多的嵌入式系統(tǒng)均采用DSP+FPGA的架構(gòu)，盡管DSP處理器已經(jīng)可以在器件中提供了適當(dāng)?shù)耐庠O(shè)組合，但在設(shè)計(jì)中還是經(jīng)常需要實(shí)現(xiàn)定制外設(shè)，而與DSP處理器相配合的FPGA可以實(shí)現(xiàn)新外設(shè)的擴(kuò)展，提供外設(shè)升級(jí)所需要的靈活性。由于一般情況下DSP的外部中斷源比較有限，對(duì)于FPGA實(shí)現(xiàn)的擴(kuò)展外設(shè)，在作為從設(shè)備向DSP發(fā)起中斷的時(shí)候，若每個(gè)擴(kuò)展外設(shè)都占用一個(gè)單獨(dú)的DSP外部中斷源，則往往不能夠滿足實(shí)際需求。因此，需要一種更有效地利用DSP外部中斷源的方法，以盡可能地支持掛接更多擴(kuò)展外設(shè)，且最好這種方法簡(jiǎn)單易行，便于在FPGA中實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明是為了解決采用FPGA擴(kuò)展DSP外設(shè)時(shí)不能掛接多個(gè)擴(kuò)展外設(shè)的問(wèn)題，從而提供了一種基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)及中斷擴(kuò)展方法。
[0004]基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)，它包括DSPl和FPGA2，DSPl和FPGA2之間通過(guò)外部存儲(chǔ)器連接接口連接；
[0005]FPGA2包括DSP接口邏輯模塊2_1和η個(gè)擴(kuò)展外設(shè)2_2，η為正整數(shù)，每個(gè)擴(kuò)展外設(shè)2-2均通過(guò)一個(gè)存儲(chǔ)總線和一個(gè)中斷信號(hào)與DSP接口邏輯模塊2-1進(jìn)行數(shù)據(jù)交互；
[0006]DSP接口邏輯模塊2-1包括地址空間訪問(wèn)邏輯模塊2-11和中斷擴(kuò)展邏輯模塊2-12 ；
[0007]地址空間訪問(wèn)邏輯模塊2-11用于分配各個(gè)擴(kuò)展外設(shè)2-2的地址空間并管理DSPl對(duì)各個(gè)擴(kuò)展外設(shè)2-2地址空間的讀寫(xiě)訪問(wèn)操作，中斷擴(kuò)展邏輯模塊2-12用于管理η個(gè)擴(kuò)展外設(shè)2-2向DSPl發(fā)起中斷信號(hào)。
[0008]基于FPGA的DSP中斷擴(kuò)展方法，用于在輸入的中斷信號(hào)觸發(fā)時(shí)對(duì)中斷請(qǐng)求進(jìn)行寄存，將寄存的中斷請(qǐng)求狀態(tài)送往中斷優(yōu)先判決邏輯模塊2-122進(jìn)行處理，接收中斷清除寄存器邏輯模塊2-124的控制，對(duì)中斷請(qǐng)求狀態(tài)寄存值進(jìn)行清除的步驟；
[0009]用于實(shí)現(xiàn)多路中斷信號(hào)優(yōu)先級(jí)的判決，接收中斷信號(hào)懸掛邏輯模塊2-121寄存的中斷請(qǐng)求狀態(tài)，以及經(jīng)中斷屏蔽寄存器邏輯模塊2-123輸出的中斷屏蔽信號(hào)進(jìn)行屏蔽，以及進(jìn)行優(yōu)先級(jí)判決后，得到勝出中斷信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊2-125的步驟；
[0010]用于對(duì)各路輸入中斷進(jìn)行屏蔽的控制，以及將各路輸入中斷進(jìn)行屏蔽的控制信號(hào)，送往中斷優(yōu)先級(jí)判決邏輯模塊2-122的步驟；
[0011]用于各路輸入中斷進(jìn)行清除，將各路輸入中斷進(jìn)行清除的控制信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊2-125和中斷信號(hào)懸掛邏輯模塊2-121的步驟；
[0012]用于根據(jù)優(yōu)先級(jí)判優(yōu)勝出的中斷信號(hào)更新中斷狀態(tài)，接收中斷優(yōu)先級(jí)判決邏輯模塊2-122輸出的勝出中斷信號(hào)，并提供給中斷寄存器訪問(wèn)控制邏輯模塊2-128進(jìn)行讀??；以及產(chǎn)生控制信號(hào)，控制中斷信號(hào)產(chǎn)生邏輯模塊2-127產(chǎn)生中斷觸發(fā)信號(hào)；在中斷清除寄存器邏輯模塊2-124的中斷清除信號(hào)控制下，中斷狀態(tài)寄存器邏輯模塊2-125清除當(dāng)前的中斷狀態(tài)的步驟；
[0013]用于控制中斷產(chǎn)生與處理的過(guò)程，中斷狀態(tài)寄存器邏輯模塊2-125進(jìn)入有效的中斷狀態(tài)時(shí)，用于判斷DSPl能夠是否接收中斷信號(hào)，判斷結(jié)果為是，則中斷狀態(tài)寄存器邏輯模塊2-125控制中斷信號(hào)產(chǎn)生邏輯模塊2-127向DSPl產(chǎn)生中斷；判斷結(jié)果為否，則控制中斷狀態(tài)寄存器邏輯模塊2-125進(jìn)行等待，直至DSPl通過(guò)中斷寄存器訪問(wèn)控制邏輯模塊2-128告知前一次的中斷已經(jīng)處理完成的步驟；
[0014]用于產(chǎn)生有效的中斷信號(hào)觸發(fā)，將有效的中斷信號(hào)觸發(fā)DSPl進(jìn)入中斷處理過(guò)程的步驟；
[0015]用于為中斷擴(kuò)展邏輯模塊2-12提供一個(gè)可供DSPl訪問(wèn)的寄存器空間，使DSPl設(shè)置各路中斷的屏蔽狀態(tài)，在進(jìn)入中斷處理過(guò)程后獲取及清除中斷狀態(tài)，DSPl在完成中斷處理過(guò)程后對(duì)中斷寄存器訪問(wèn)控制邏輯模塊2-128的寫(xiě)操作還會(huì)產(chǎn)生信號(hào)，以及中斷處理狀態(tài)控制邏輯模塊2-126DSP1繼續(xù)接收中斷的步驟。
[0016]本發(fā)明的有益效果是:基于FPGA實(shí)現(xiàn)的DSP中斷擴(kuò)展邏輯可以有效地解決通過(guò)FPGA擴(kuò)展DSP外設(shè)時(shí)多個(gè)擴(kuò)展外設(shè)共享I個(gè)DSP中斷源的問(wèn)題。根據(jù)擴(kuò)展外設(shè)的多少可以方便地修改中斷擴(kuò)展邏輯進(jìn)行匹配，各個(gè)擴(kuò)展外設(shè)的中斷優(yōu)先級(jí)判決規(guī)則也可方便地修改以適應(yīng)具體需求。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0017]圖1為基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)的整體結(jié)構(gòu)圖；
[0018]圖2為DSP接口邏輯2-1的內(nèi)部結(jié)構(gòu)圖；
[0019]圖3為中斷擴(kuò)展邏輯2-12的內(nèi)部結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0020]【具體實(shí)施方式】一:下面結(jié)合圖1和圖2說(shuō)明本實(shí)施方式，本實(shí)施方式所述的基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)，它包括DSPl和FPGA2，DSP1和FPGA2之間通過(guò)外部存儲(chǔ)器連接接口連接；
[0021]FPGA2包括DSP接口邏輯模塊2_1和η個(gè)擴(kuò)展外設(shè)2_2，η為正整數(shù)，每個(gè)擴(kuò)展外設(shè)2-2均通過(guò)一個(gè)存儲(chǔ)總線和一個(gè)中斷信號(hào)與DSP接口邏輯模塊2-1進(jìn)行數(shù)據(jù)交互；
[0022]DSP接口邏輯模塊2-1包括地址空間訪問(wèn)邏輯模塊2-11和中斷擴(kuò)展邏輯模塊2-12 ；
[0023]地址空間訪問(wèn)邏輯模塊2-11用于分配各個(gè)擴(kuò)展外設(shè)2-2的地址空間并管理DSPl對(duì)各個(gè)擴(kuò)展外設(shè)2-2地址空間的讀寫(xiě)訪問(wèn)操作，中斷擴(kuò)展邏輯模塊2-12用于管理η個(gè)擴(kuò)展外設(shè)2-2向DSPl發(fā)起中斷信號(hào)。
[0024]【具體實(shí)施方式】二:下面結(jié)合圖3說(shuō)明本實(shí)施方式，本實(shí)施方式對(duì)具體實(shí)施一所述的基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)作進(jìn)一步限定，本實(shí)施方式中，中斷擴(kuò)展邏輯模塊2-12包括中斷信號(hào)懸掛邏輯模塊2-121、中斷優(yōu)先級(jí)判決邏輯模塊2-122、中斷屏蔽寄存器邏輯模塊2-123、中斷清除寄存器邏輯模塊2-124、中斷狀態(tài)寄存器邏輯模塊2-125、中斷處理狀態(tài)控制邏輯模塊2-126、中斷信號(hào)產(chǎn)生邏輯模塊2-127和中斷寄存器訪問(wèn)控制邏輯模塊 2-128 ；
[0025]中斷信號(hào)懸掛邏輯模塊2-121用于實(shí)現(xiàn)對(duì)各路輸入中斷信號(hào)的懸掛，用于在輸入的中斷信號(hào)觸發(fā)時(shí)對(duì)中斷請(qǐng)求進(jìn)行寄存，還用于將寄存的中斷請(qǐng)求狀態(tài)送往中斷優(yōu)先判決邏輯模塊2-122進(jìn)行處理，接收中斷清除寄存器邏輯模塊2-124的控制，對(duì)中斷請(qǐng)求狀態(tài)寄存值進(jìn)行清除；
[0026]中斷優(yōu)先級(jí)判決邏輯模塊2-122用于實(shí)現(xiàn)多路中斷信號(hào)優(yōu)先級(jí)的判決，接收中斷信號(hào)懸掛邏輯模塊2-121寄存的中斷請(qǐng)求狀態(tài)，還用于經(jīng)中斷屏蔽寄存器邏輯模塊2-123輸出的中斷屏蔽信號(hào)進(jìn)行屏蔽，還用于進(jìn)行優(yōu)先級(jí)判決后，得到勝出中斷信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊2-125 ；
[0027]中斷屏蔽寄存器邏輯模塊2-123用于對(duì)各路輸入中斷進(jìn)行屏蔽的控制，還用于將各路輸入中斷進(jìn)行屏蔽的控制信號(hào)，送往中斷優(yōu)先級(jí)判決邏輯模塊2-122 ；
[0028]中斷清除寄存器邏輯模塊2-124用于各路輸入中斷進(jìn)行清除，將各路輸入中斷進(jìn)行清除的控制信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊2-125和中斷信號(hào)懸掛邏輯模塊2-121 ；
[0029]中斷狀態(tài)寄存器邏輯模塊2-125用于根據(jù)優(yōu)先級(jí)判優(yōu)勝出的中斷信號(hào)更新中斷狀態(tài)，用于接收中斷優(yōu)先級(jí)判決邏輯模塊2-122輸出的勝出中斷信號(hào)，還用于提供給中斷寄存器訪問(wèn)控制邏輯模塊2-128進(jìn)行讀?。贿€用于產(chǎn)生控制信號(hào)，控制中斷信號(hào)產(chǎn)生邏輯模塊2-127產(chǎn)生中斷觸發(fā)信號(hào)；還用于在中斷清除寄存器邏輯模塊2-124的中斷清除信號(hào)控制下，中斷狀態(tài)寄存器邏輯模塊2-125清除當(dāng)前的中斷狀態(tài)；
[0030]中斷處理狀態(tài)控制邏輯模塊2-126用于控制中斷產(chǎn)生與處理的過(guò)程，中斷狀態(tài)寄存器邏輯模塊2-125進(jìn)入有效的中斷狀態(tài)時(shí)，用于判斷DSPl能夠是否接收中斷信號(hào)，判斷結(jié)果為是，則中斷狀態(tài)寄存器邏輯模塊2-125控制中斷信號(hào)產(chǎn)生邏輯模塊2-127向DSPl產(chǎn)生中斷；判斷結(jié)果為否，則控制中斷狀態(tài)寄存器邏輯模塊2-125進(jìn)行等待，直至DSPl通過(guò)中斷寄存器訪問(wèn)控制邏輯模塊2-128告知前一次的中斷已經(jīng)處理完成；
[0031]中斷信號(hào)產(chǎn)生邏輯模塊2-127用于產(chǎn)生有效的中斷信號(hào)觸發(fā)，將有效的中斷信號(hào)觸發(fā)DSPl進(jìn)入中斷處理過(guò)程；
[0032]中斷寄存器訪問(wèn)控制邏輯模塊2-128用于為中斷擴(kuò)展邏輯模塊2-12提供一個(gè)可供DSPl訪問(wèn)的寄存器空間，使DSPl設(shè)置各路中斷的屏蔽狀態(tài)，還用于在進(jìn)入中斷處理過(guò)程后獲取及清除中斷狀態(tài)，DSPl在完成中斷處理過(guò)程后對(duì)中斷寄存器訪問(wèn)控制邏輯模塊2-128的寫(xiě)操作還會(huì)產(chǎn)生信號(hào)，還用于中斷處理狀態(tài)控制邏輯模塊2-126DSP1繼續(xù)接收中斷。
[0033]【具體實(shí)施方式】三:本實(shí)施方式所述的基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)，本實(shí)施方式中，η = 3。
[0034]【具體實(shí)施方式】四:本實(shí)施方式所述的基于FPGA的DSP中斷擴(kuò)展方法，本實(shí)施方式中，該方法通過(guò)以下步驟實(shí)現(xiàn):
[0035]用于在輸入的中斷信號(hào)觸發(fā)時(shí)對(duì)中斷請(qǐng)求進(jìn)行寄存，將寄存的中斷請(qǐng)求狀態(tài)送往中斷優(yōu)先判決邏輯模塊2-122進(jìn)行處理，接收中斷清除寄存器邏輯模塊2-124的控制，對(duì)中斷請(qǐng)求狀態(tài)寄存值進(jìn)行清除的步驟；
[0036]用于實(shí)現(xiàn)多路中斷信號(hào)優(yōu)先級(jí)的判決，接收中斷信號(hào)懸掛邏輯模塊2-121寄存的中斷請(qǐng)求狀態(tài)，以及經(jīng)中斷屏蔽寄存器邏輯模塊2-123輸出的中斷屏蔽信號(hào)進(jìn)行屏蔽，以及進(jìn)行優(yōu)先級(jí)判決后，得到勝出中斷信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊2-125的步驟；
[0037]用于對(duì)各路輸入中斷進(jìn)行屏蔽的控制，以及將各路輸入中斷進(jìn)行屏蔽的控制信號(hào)，送往中斷優(yōu)先級(jí)判決邏輯模塊2-122的步驟；
[0038]用于各路輸入中斷進(jìn)行清除，將各路輸入中斷進(jìn)行清除的控制信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊2-125和中斷信號(hào)懸掛邏輯模塊2-121的步驟；
[0039]用于根據(jù)優(yōu)先級(jí)判優(yōu)勝出的中斷信號(hào)更新中斷狀態(tài)，接收中斷優(yōu)先級(jí)判決邏輯模塊2-122輸出的勝出中斷信號(hào)，并提供給中斷寄存器訪問(wèn)控制邏輯模塊2-128進(jìn)行讀?。灰约爱a(chǎn)生控制信號(hào)，控制中斷信號(hào)產(chǎn)生邏輯模塊2-127產(chǎn)生中斷觸發(fā)信號(hào)；在中斷清除寄存器邏輯模塊2-124的中斷清除信號(hào)控制下，中斷狀態(tài)寄存器邏輯模塊2-125清除當(dāng)前的中斷狀態(tài)的步驟；
[0040]用于控制中斷產(chǎn)生與處理的過(guò)程，中斷狀態(tài)寄存器邏輯模塊2-125進(jìn)入有效的中斷狀態(tài)時(shí)，用于判斷DSPl能夠是否接收中斷信號(hào)，判斷結(jié)果為是，則中斷狀態(tài)寄存器邏輯模塊2-125控制中斷信號(hào)產(chǎn)生邏輯模塊2-127向DSPl產(chǎn)生中斷；判斷結(jié)果為否，則控制中斷狀態(tài)寄存器邏輯模塊2-125進(jìn)行等待，直至DSPl通過(guò)中斷寄存器訪問(wèn)控制邏輯模塊2-128告知前一次的中斷已經(jīng)處理完成的步驟；
[0041]用于產(chǎn)生有效的中斷信號(hào)觸發(fā)，將有效的中斷信號(hào)觸發(fā)DSPl進(jìn)入中斷處理過(guò)程的步驟；
[0042]用于為中斷擴(kuò)展邏輯模塊2-12提供一個(gè)可供DSPl訪問(wèn)的寄存器空間，使DSPl設(shè)置各路中斷的屏蔽狀態(tài)，在進(jìn)入中斷處理過(guò)程后獲取及清除中斷狀態(tài)，DSPl在完成中斷處理過(guò)程后對(duì)中斷寄存器訪問(wèn)控制邏輯模塊2-128的寫(xiě)操作還會(huì)產(chǎn)生信號(hào)，以及中斷處理狀態(tài)控制邏輯模塊2-126DSP1繼續(xù)接收中斷的步驟。
[0043]擴(kuò)展外設(shè)2-2向DSPl發(fā)起一次中斷包括以下步驟:
[0044]步驟一、擴(kuò)展外設(shè)2-2嘗試向DSP發(fā)起中斷信號(hào)；
[0045]步驟二、中斷信號(hào)懸掛邏輯2-121檢測(cè)到有效的中斷請(qǐng)求信號(hào)，對(duì)中斷請(qǐng)求進(jìn)行寄存；
[0046]步驟三、中斷請(qǐng)求信號(hào)在優(yōu)先級(jí)判別中勝出，被傳遞給中斷狀態(tài)寄存器邏輯2-125 ；
[0047]步驟四、中斷處理狀態(tài)控制邏輯2-126判斷DSPl可以接受中斷信號(hào)，允許中斷狀態(tài)寄存器邏輯2-125接收中斷信號(hào)；
[0048]步驟五、中斷狀態(tài)寄存器邏輯2-125產(chǎn)生信號(hào)控制中斷信號(hào)產(chǎn)生邏輯2-127產(chǎn)生中斷觸發(fā)信號(hào)，通過(guò)DSPl的中斷源使DSPl進(jìn)入中斷處理過(guò)程；
[0049]步驟六、中斷處理狀態(tài)控制邏輯2-126判斷DSPl不可以繼續(xù)接受中斷信號(hào)，禁止中斷狀態(tài)寄存器邏輯2-125接收新的中斷信號(hào)；
[0050]步驟七、DSPl進(jìn)入中斷處理過(guò)程后，讀取中斷狀態(tài)寄存器的信號(hào)數(shù)據(jù)，獲知觸發(fā)中斷的擴(kuò)展外設(shè)2-2的數(shù)據(jù)信號(hào)；
[0051]步驟八、DSPl進(jìn)行與擴(kuò)展外設(shè)2-2中斷相關(guān)的事務(wù)處理，并通過(guò)寫(xiě)入中斷清除寄存器清除本次中斷；
[0052]步驟九、中斷清除寄存器邏輯2-124發(fā)起信號(hào)清除中斷信號(hào)懸掛邏輯2-121所寄存的中斷請(qǐng)求信號(hào)，并清除中斷狀態(tài)寄存器的中斷狀態(tài)；
[0053]步驟十、中斷處理狀態(tài)控制邏輯2-126判斷DSPl可以接受中斷信號(hào)，允許中斷狀態(tài)寄存器邏輯2-125對(duì)中斷狀態(tài)進(jìn)行更新，開(kāi)始新的中斷觸發(fā)過(guò)程。
[0054]工作原理:待發(fā)起中斷請(qǐng)求的擴(kuò)展外設(shè)2-2需首先檢查其地址空間的中斷使能寄存器，確定DSPl已使能該擴(kuò)展外設(shè)2-2可以對(duì)其產(chǎn)生中斷。然后，通過(guò)寫(xiě)中斷產(chǎn)生寄存器產(chǎn)生中斷請(qǐng)求信號(hào)，嘗試向DSPl發(fā)起中斷。
[0055]此處假定擴(kuò)展外設(shè)12-21、擴(kuò)展外設(shè)22-22和擴(kuò)展外設(shè)32_23是三個(gè)被允許向DSPl發(fā)起中斷的擴(kuò)展外設(shè)2-2，并且假定擴(kuò)展外設(shè)12-21和擴(kuò)展外設(shè)22-22先發(fā)起中斷請(qǐng)求，擴(kuò)展外設(shè)32-23后發(fā)起中斷請(qǐng)求。同時(shí)，還假定擴(kuò)展外設(shè)12-21、擴(kuò)展外設(shè)22-22和擴(kuò)展外設(shè)32-23的中斷請(qǐng)求均未被DSPl屏蔽。
[0056]擴(kuò)展外設(shè)12-21和擴(kuò)展外設(shè)22-22的中斷請(qǐng)求信號(hào)先傳遞至中斷擴(kuò)展邏輯2_12。中斷信號(hào)懸掛邏輯2-121檢測(cè)到有效的中斷請(qǐng)求信號(hào)，對(duì)中斷請(qǐng)求進(jìn)行寄存。經(jīng)寄存的擴(kuò)展外設(shè)12-21和擴(kuò)展外設(shè)22-22的中斷請(qǐng)求狀態(tài)被送往中斷優(yōu)先判決邏輯。由于擴(kuò)展外設(shè)12-21和擴(kuò)展外設(shè)22-22請(qǐng)求均未被DSPl屏蔽，二者均參與優(yōu)先級(jí)判別。假定擴(kuò)展外設(shè)12-21在判決中勝出，則擴(kuò)展外設(shè)12-21的中斷請(qǐng)求信號(hào)被傳遞給中斷狀態(tài)寄存器邏輯2-125。此時(shí)中斷處理狀態(tài)控制邏輯2-126判斷DSPl此時(shí)可以接受中斷，因此允許中斷狀態(tài)寄存器邏輯2-125接受勝出的擴(kuò)展外設(shè)12-21的中斷信號(hào)。中斷狀態(tài)寄存器邏輯2-125在接受勝出的擴(kuò)展外設(shè)12-21的中斷信號(hào)后，產(chǎn)生信號(hào)控制中斷信號(hào)產(chǎn)生邏輯2-127產(chǎn)生中斷觸發(fā)信號(hào)，通過(guò)DSPl的特定中斷源使DSPl進(jìn)入中斷處理過(guò)程。與此同時(shí)，中斷處理狀態(tài)控制邏輯2-126判斷DSPl此時(shí)不可以接受新的中斷，不再允許中斷狀態(tài)寄存器邏輯2-125對(duì)中斷狀態(tài)進(jìn)行更新。假定擴(kuò)展外設(shè)32-23此時(shí)發(fā)起中斷請(qǐng)求，則擴(kuò)展外設(shè)32-23的中斷請(qǐng)求信號(hào)可以順利進(jìn)入中斷優(yōu)先級(jí)判決邏輯2-122，但此時(shí)的勝出中斷信號(hào)已無(wú)法再影響中斷狀態(tài)寄存器邏輯2-125。
[0057]DSPl進(jìn)入中斷處理過(guò)程后，首先訪問(wèn)中斷擴(kuò)展邏輯2-12的地址空間，讀取中斷狀態(tài)寄存器。中斷寄存器訪問(wèn)控制邏輯2-128將中斷狀態(tài)寄存器邏輯2-125提供的中斷狀態(tài)返回，DSPl獲知觸發(fā)中斷的是擴(kuò)展外設(shè)12-21。隨后DSPl訪問(wèn)擴(kuò)展外設(shè)12-21的地址空間，禁用其中斷使能寄存器，防止擴(kuò)展外設(shè)12-21繼續(xù)向DSPl產(chǎn)生中斷請(qǐng)求信號(hào)。在完成上述步驟后，DSPl進(jìn)行與擴(kuò)展外設(shè)12-21中斷相關(guān)的事務(wù)處理。在完成后，DSPl訪問(wèn)中斷擴(kuò)展邏輯2-12的地址空間，通過(guò)寫(xiě)入中斷清除寄存器清除本次中斷。最后，DSPl訪問(wèn)擴(kuò)展外設(shè)12-21的地址空間，使能其中斷使能寄存器，以允許擴(kuò)展外設(shè)12-21繼續(xù)向DSPl產(chǎn)生中斷請(qǐng)求信號(hào)，完成擴(kuò)展外設(shè)12-21的中斷處理過(guò)程。
[0058]在DSPl嘗試寫(xiě)入中斷清除寄存器清除本次中斷時(shí)，中斷清除寄存器邏輯2-124發(fā)起信號(hào)清除中斷信號(hào)懸掛邏輯2-121所寄存的擴(kuò)展外設(shè)12-21的中斷請(qǐng)求信號(hào)，并清除中斷狀態(tài)寄存器的中斷狀態(tài)。中斷處理狀態(tài)控制邏輯2-126檢測(cè)到DSPl清除本次中斷后，判斷DSPl此時(shí)可以接受中斷，恢復(fù)允許中斷狀態(tài)寄存器邏輯2-125對(duì)中斷狀態(tài)進(jìn)行更新。隨后，中斷信號(hào)懸掛邏輯2-121所寄存的擴(kuò)展外設(shè)22-22和擴(kuò)展外設(shè)32-23的中斷請(qǐng)求信號(hào)經(jīng)中斷優(yōu)先級(jí)判決邏輯2-122得到勝出中斷信號(hào)，繼續(xù)一次新的中斷觸發(fā)過(guò)程。
【權(quán)利要求】
1.基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)，其特征在于:它包括DSP(I)和FPGA(2)，DSP(I)和FPGA(2)之間通過(guò)外部存儲(chǔ)器連接接口連接； FPGA (2)包括DSP接口邏輯模塊(2-1)和η個(gè)擴(kuò)展外設(shè)(2_2)，η為正整數(shù)，每個(gè)擴(kuò)展外設(shè)(2-2)均通過(guò)一個(gè)存儲(chǔ)總線和一個(gè)中斷信號(hào)與DSP接口邏輯模塊(2-1)進(jìn)行數(shù)據(jù)交互； DSP接口邏輯模塊(2-1)包括地址空間訪問(wèn)邏輯模塊(2-11)和中斷擴(kuò)展邏輯模塊(2-12)； 地址空間訪問(wèn)邏輯模塊(2-11)用于分配各個(gè)擴(kuò)展外設(shè)(2-2)的地址空間并管理DSP(I)對(duì)各個(gè)擴(kuò)展外設(shè)(2-2)地址空間的讀寫(xiě)訪問(wèn)操作，中斷擴(kuò)展邏輯模塊(2-12)用于管理η個(gè)擴(kuò)展外設(shè)(2-2)向DSP(I)發(fā)起中斷信號(hào)。
2.根據(jù)權(quán)利要求1所述的基于FPGA的DSP中斷擴(kuò)展系統(tǒng)，其特征在于:中斷擴(kuò)展邏輯模塊(2-12)包括中斷信號(hào)懸掛邏輯模塊(2-12 1)、中斷優(yōu)先級(jí)判決邏輯模塊(2-122)、中斷屏蔽寄存器邏輯模塊(2-123)、中斷清除寄存器邏輯模塊(2-124)、中斷狀態(tài)寄存器邏輯模塊(2-125)、中斷處理狀態(tài)控制邏輯模塊(2-126)、中斷信號(hào)產(chǎn)生邏輯模塊(2-127)和中斷寄存器訪問(wèn)控制邏輯模塊(2-128)； 中斷信號(hào)懸掛邏輯模塊(2-121)用于實(shí)現(xiàn)對(duì)各路輸入中斷信號(hào)的懸掛，用于在輸入的中斷信號(hào)觸發(fā)時(shí)對(duì)中斷請(qǐng)求進(jìn)行寄存，還用于將寄存的中斷請(qǐng)求狀態(tài)送往中斷優(yōu)先判決邏輯模塊(2-122)進(jìn)行處理，接收中斷清除寄存器邏輯模塊(2-124)的控制，對(duì)中斷請(qǐng)求狀態(tài)寄存值進(jìn)行清除； 中斷優(yōu)先級(jí)判決邏輯模塊(2-122)用于實(shí)現(xiàn)多路中斷信號(hào)優(yōu)先級(jí)的判決，接收中斷信號(hào)懸掛邏輯模塊(2-121)寄存的中斷請(qǐng)求狀態(tài)，還用于經(jīng)中斷屏蔽寄存器邏輯模塊(2-123)輸出的中斷屏蔽信號(hào)進(jìn)行屏蔽，還用于進(jìn)行優(yōu)先級(jí)判決后，得到勝出中斷信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊(2-125)； 中斷屏蔽寄存器邏輯模塊(2-123)用于對(duì)各路輸入中斷進(jìn)行屏蔽的控制，還用于將各路輸入中斷進(jìn)行屏蔽的控制信號(hào)，送往中斷優(yōu)先級(jí)判決邏輯模塊(2-122)； 中斷清除寄存器邏輯模塊(2-124)用于各路輸入中斷進(jìn)行清除，將各路輸入中斷進(jìn)行清除的控制信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊(2-125)和中斷信號(hào)懸掛邏輯模塊(2-121)； 中斷狀態(tài)寄存器邏輯模塊(2-125)用于根據(jù)優(yōu)先級(jí)判優(yōu)勝出的中斷信號(hào)更新中斷狀態(tài)，用于接收中斷優(yōu)先級(jí)判決邏輯模塊(2-122)輸出的勝出中斷信號(hào)，還用于提供給中斷寄存器訪問(wèn)控制邏輯模塊(2-128)進(jìn)行讀?。贿€用于產(chǎn)生控制信號(hào)，控制中斷信號(hào)產(chǎn)生邏輯模塊(2-127)產(chǎn)生中斷觸發(fā)信號(hào)；還用于在中斷清除寄存器邏輯模塊(2-124)的中斷清除信號(hào)控制下，中斷狀態(tài)寄存器邏輯模塊(2-125)清除當(dāng)前的中斷狀態(tài)； 中斷處理狀態(tài)控制邏輯模塊(2-126)用于控制中斷產(chǎn)生與處理的過(guò)程，中斷狀態(tài)寄存器邏輯模塊(2-125)進(jìn)入有效的中斷狀態(tài)時(shí)，用于判斷DSP(I)能夠是否接收中斷信號(hào)，判斷結(jié)果為是，則中斷狀態(tài)寄存器邏輯模塊(2-125)控制中斷信號(hào)產(chǎn)生邏輯模塊(2-127)向DSP(I)產(chǎn)生中斷；判斷結(jié)果為否，則控制中斷狀態(tài)寄存器邏輯模塊(2-125)進(jìn)行等待，直至DSP(I)通過(guò)中斷寄存器訪問(wèn)控制邏輯模塊(2-128)告知前一次的中斷已經(jīng)處理完成； 中斷信號(hào)產(chǎn)生邏輯模塊(2-127)用于產(chǎn)生有效的中斷信號(hào)觸發(fā)，將有效的中斷信號(hào)觸發(fā)DSP (I)進(jìn)入中斷處理過(guò)程；中斷寄存器訪問(wèn)控制邏輯模塊(2-128)用于為中斷擴(kuò)展邏輯模塊(2-12)提供一個(gè)可供DSP(I)訪問(wèn)的寄存器空間，使DSP(I)設(shè)置各路中斷的屏蔽狀態(tài)，還用于在進(jìn)入中斷處理過(guò)程后獲取及清除中斷狀態(tài)，DSP(I)在完成中斷處理過(guò)程后對(duì)中斷寄存器訪問(wèn)控制邏輯模塊(2-128)的寫(xiě)操作還會(huì)產(chǎn)生信號(hào)，還用于中斷處理狀態(tài)控制邏輯模塊(2-126)DSP(l)繼續(xù)接收中斷。
3.根據(jù)權(quán)利要求1所述的基于FPGA的DSP中斷擴(kuò)展邏輯系統(tǒng)，其特征在于:n= 3。
4.基于權(quán)利要求2所述的基于FPGA的DSP中斷擴(kuò)展方法，其特征在于:該方法通過(guò)以下步驟實(shí)現(xiàn): 用于在輸入的中斷信號(hào)觸發(fā)時(shí)對(duì)中斷請(qǐng)求進(jìn)行寄存，將寄存的中斷請(qǐng)求狀態(tài)送往中斷優(yōu)先判決邏輯模塊(2-122)進(jìn)行處理，接收中斷清除寄存器邏輯模塊(2-124)的控制，對(duì)中斷請(qǐng)求狀態(tài)寄存值進(jìn)行清除的步驟；用于實(shí)現(xiàn)多路中斷信號(hào)優(yōu)先級(jí)的判決，接收中斷信號(hào)懸掛邏輯模塊(2-121)寄存的中斷請(qǐng)求狀態(tài)，以及經(jīng)中斷屏蔽寄存器邏輯模塊(2-123)輸出的中斷屏蔽信號(hào)進(jìn)行屏蔽，以及進(jìn)行優(yōu)先級(jí)判決后，得到勝出中斷信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊(2-125)的步驟；用于對(duì)各路輸入中斷進(jìn)行屏蔽的控制，以及將各路輸入中斷進(jìn)行屏蔽的控制信號(hào)，送往中斷優(yōu)先級(jí)判決邏輯模塊(2-122)的步驟； 用于各路輸入中斷進(jìn)行清除，將各路輸入中斷進(jìn)行清除的控制信號(hào)，送往中斷狀態(tài)寄存器邏輯模塊(2-125 )和中斷信號(hào)懸掛邏輯模塊(2-121)的步驟； 用于根據(jù)優(yōu)先級(jí)判優(yōu)勝出的中斷信號(hào)更新中斷狀態(tài)，接收中斷優(yōu)先級(jí)判決邏輯模塊(2-122)輸出的勝出中斷信號(hào)，并提供給中斷寄存器訪問(wèn)控制邏輯模塊(2-128)進(jìn)行讀取；以及產(chǎn)生控制信號(hào)，控制中斷信號(hào)產(chǎn)生邏輯模塊(2-127)產(chǎn)生中斷觸發(fā)信號(hào)；在中斷清除寄存器邏輯模塊(2-124)的中斷清除信號(hào)控制下，中斷狀態(tài)寄存器邏輯模塊(2-125)清除當(dāng)前的中斷狀態(tài)的步驟； 用于控制中斷產(chǎn)生與處理的過(guò)程，中斷狀態(tài)寄存器邏輯模塊(2-125)進(jìn)入有效的中斷狀態(tài)時(shí)，用于判斷DSP(I)能夠是否接收中斷信號(hào)，判斷結(jié)果為是，則中斷狀態(tài)寄存器邏輯模塊(2-125)控制中斷信號(hào)產(chǎn)生邏輯模塊(2-127)向DSP(I)產(chǎn)生中斷；判斷結(jié)果為否，則控制中斷狀態(tài)寄存器邏輯模塊(2-125)進(jìn)行等待，直至DSP(I)通過(guò)中斷寄存器訪問(wèn)控制邏輯模塊(2-128)告知前一次的中斷已經(jīng)處理完成的步驟； 用于產(chǎn)生有效的中斷信號(hào)觸發(fā)，將有效的中斷信號(hào)觸發(fā)DSP(I)進(jìn)入中斷處理過(guò)程的步驟； 用于為中斷擴(kuò)展邏輯模塊(2-12)提供一個(gè)可供DSP(I)訪問(wèn)的寄存器空間，使DSP(I)設(shè)置各路中斷的屏蔽狀態(tài)，在進(jìn)入中斷處理過(guò)程后獲取及清除中斷狀態(tài)，DSP(I)在完成中斷處理過(guò)程后對(duì)中斷寄存器訪問(wèn)控制邏輯模塊(2-128)的寫(xiě)操作還會(huì)產(chǎn)生信號(hào)，以及中斷處理狀態(tài)控制邏輯模塊(2-126)DSP(l)繼續(xù)接收中斷的步驟。
【文檔編號(hào)】G06F13/40GK104021106SQ201410276397
【公開(kāi)日】2014年9月3日 申請(qǐng)日期:2014年6月19日 優(yōu)先權(quán)日:2014年6月19日
【發(fā)明者】王彬彬, 魯恩萌, 王強(qiáng), 杜玲, 廖小海, 尹孟征, 洪學(xué)寰, 劉義鵬 申請(qǐng)人:哈爾濱工業(yè)大學(xué)