計(jì)算機(jī)系統(tǒng)的制作方法
【專利摘要】一種計(jì)算機(jī)系統(tǒng)適于耦接于一存儲裝置或遠(yuǎn)程裝置，存儲裝置或遠(yuǎn)程裝置具有一第二固件，存儲裝置另具有一開機(jī)系統(tǒng)，計(jì)算機(jī)系統(tǒng)包括一具有第一固件的邏輯模塊、一耦接存儲裝置的控制模塊、一耦接控制模塊與邏輯模塊的管理模塊、以及一中央處理單元。中央處理單元耦接于控制模塊并運(yùn)行該開機(jī)系統(tǒng)，中央處理單元于接收到一燒錄命令后，將該第二固件經(jīng)由控制模塊、管理模塊而燒錄至邏輯模塊。
【專利說明】計(jì)算機(jī)系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種計(jì)算機(jī)系統(tǒng)，尤指一種可于裝置運(yùn)行或待機(jī)時(shí)燒錄固件于其邏輯 模塊的計(jì)算機(jī)系統(tǒng)。

【背景技術(shù)】
[0002] 隨著科技的日新月異，計(jì)算機(jī)裝置的復(fù)雜度日益增加，對于芯片的功能的需求也 越來越高，若是需要執(zhí)行高復(fù)雜性的運(yùn)算，除了購買最新技術(shù)的芯片外，亦可透過更新芯片 固件以達(dá)到目的。
[0003] 然而，在芯片固件更新方面，尚有許多不便。舉例來說，傳統(tǒng)上，若是客戶需要將芯 片更新固件，除了需要購買安裝固件的工具外，還需安裝人員攜帶計(jì)算機(jī)去客戶端，先將客 戶的計(jì)算機(jī)關(guān)機(jī)，或是將需更新固件的硬件予以停止運(yùn)作，再將計(jì)算機(jī)與客戶計(jì)算機(jī)聯(lián)機(jī) 以燒錄固件進(jìn)去。若是客戶端的計(jì)算機(jī)需要持續(xù)（不中斷地）運(yùn)作，傳統(tǒng)更新方式并無法 應(yīng)付此種狀況以及客戶的需求。且每更新固件一次，安裝人員就必須去客戶端以進(jìn)行更新， 對安裝人員也是種負(fù)擔(dān)。


【發(fā)明內(nèi)容】

[0004] 鑒于以上的問題，本發(fā)明的目的為提供一種能在線或遠(yuǎn)程固件燒錄的計(jì)算機(jī)系 統(tǒng)，藉由外部連接存儲裝置，將存儲裝置中的固件燒錄至運(yùn)作中的邏輯模塊之中，讓用戶可 于邏輯模塊運(yùn)作下，執(zhí)行邏輯模塊的固件的更新?；蚴峭高^遠(yuǎn)程聯(lián)機(jī)的方式將邏輯模塊的 固件更新。
[0005] 依據(jù)本發(fā)明一實(shí)施例，計(jì)算機(jī)系統(tǒng)適于耦接于一存儲裝置，存儲裝置具有一第二 固件與一開機(jī)系統(tǒng)，計(jì)算機(jī)系統(tǒng)包括一具有第一固件的邏輯模塊、一耦接存儲裝置的控制 模塊、一耦接控制模塊與邏輯模塊的管理模塊、以及一中央處理單元。中央處理單元耦接于 控制模塊并運(yùn)行該開機(jī)系統(tǒng)，中央處理單元于接收到一燒錄命令后，將該第二固件經(jīng)由控 制模塊、管理模塊而燒錄至邏輯模塊。
[0006] 依據(jù)本發(fā)明一實(shí)施例，該邏輯模塊包括非易失性隨機(jī)訪問存儲器與易失性隨機(jī)訪 問存儲器，該第一固件存儲于該非易失性隨機(jī)訪問存儲器，在該計(jì)算機(jī)系統(tǒng)處于運(yùn)行狀態(tài) 時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第一固件于該易失性隨機(jī)訪問存儲器中，當(dāng)該中央處理單元將該 第二固件燒錄于該邏輯模塊時(shí)，該邏輯模塊將該第二固件在該非易失性隨機(jī)訪問存儲器中 覆蓋該第一固件且該計(jì)算機(jī)系統(tǒng)仍運(yùn)行位在該易失性隨機(jī)訪問存儲器的第一固件。
[0007] 依據(jù)本發(fā)明一實(shí)施例，在位于該非易失性隨機(jī)訪問存儲器的該第一固件被第二固 件覆蓋后，該計(jì)算機(jī)系統(tǒng)重新運(yùn)行時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第二固件于該易失性隨機(jī)訪問 存儲器中。
[0008] 依據(jù)本發(fā)明一實(shí)施例，該邏輯模塊為復(fù)雜可編程邏輯器件（complex programmable logic device, CPLD)，該控制模塊為南橋芯片（Platform Control Head, PCH)，該管理模塊為基板管理控制器（Baseboard Management Controller, BMC)。該 管理模塊以通用目的輸入輸出訊號（General Purpose Input Output, GPIO)仿真該邏輯模 塊的聯(lián)合測試工作組訊號（JTAG, Joint Test Action Group),該控制模塊通過該管理模塊 來實(shí)現(xiàn)對該邏輯模塊的讀寫操作。邏輯模塊仿真管理模塊的集成電路總線（IIC)端口，使 得該控制模塊通過該管理模塊來實(shí)現(xiàn)對該邏輯模塊的讀寫操作。
[0009] 依據(jù)本發(fā)明一實(shí)施例，控制模塊與該管理模塊藉由低引腳數(shù)總線（LPC bus，Low pin count bus)進(jìn)行訊號傳輸。
[0010] 依據(jù)本發(fā)明一實(shí)施例，計(jì)算機(jī)系統(tǒng)另包含一顯示器，耦接于該控制模塊并用于顯 示該計(jì)算機(jī)系統(tǒng)的工作狀態(tài)。
[0011] 依據(jù)本發(fā)明的另一實(shí)施例，計(jì)算機(jī)系統(tǒng)適于耦接于一遠(yuǎn)程裝置，遠(yuǎn)程裝置具有一 第二固件，計(jì)算機(jī)系統(tǒng)包括具有第一固件的邏輯模塊、耦接邏輯模塊的管理模塊、以及耦接 遠(yuǎn)程裝置與管理模塊的遠(yuǎn)程連接模塊。遠(yuǎn)程裝置于接收到一燒錄命令后，將第二固件經(jīng)由 遠(yuǎn)程連接模塊及該管理模塊而燒錄至邏輯模塊。
[0012] 依據(jù)本發(fā)明的一實(shí)施例，該邏輯模塊包括非易失性隨機(jī)訪問存儲器與易失性隨機(jī) 訪問存儲器，該第一固件存儲于該非易失性隨機(jī)訪問存儲器，在該計(jì)算機(jī)系統(tǒng)處于非運(yùn)行 狀態(tài)時(shí)，該遠(yuǎn)程裝置于接收到該燒錄命令后，該遠(yuǎn)程裝置經(jīng)由該遠(yuǎn)程連接模塊及該管理模 塊而令該邏輯模塊將該第二固件覆蓋位于該非易失性隨機(jī)訪問存儲器的該第一固件。
[0013] 依據(jù)本發(fā)明的一實(shí)施例，該邏輯模塊包括非易失性隨機(jī)訪問存儲器與易失性隨機(jī) 訪問存儲器，該第一固件存儲于該非易失性隨機(jī)訪問存儲器，在該計(jì)算機(jī)系統(tǒng)處于運(yùn)行狀 態(tài)時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第一固件于該易失性隨機(jī)訪問存儲器中，當(dāng)該遠(yuǎn)程裝置經(jīng)由該 遠(yuǎn)程連接模塊及該管理模塊而令該邏輯模塊將該第二固件覆蓋位于該非易失性隨機(jī)訪問 存儲器的該第一固件時(shí)，該計(jì)算機(jī)系統(tǒng)仍運(yùn)行位在該易失性隨機(jī)訪問存儲器的第一固件。 當(dāng)在位于該非易失性隨機(jī)訪問存儲器的該第一固件被第二固件覆蓋后，該計(jì)算機(jī)系統(tǒng)重新 運(yùn)行時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第二固件于該易失性隨機(jī)訪問存儲器中。
[0014] 依據(jù)本發(fā)明的一實(shí)施例，計(jì)算機(jī)系統(tǒng)另包含一控制模塊、一中央處理單元與一顯 示器，該控制模塊耦接于該管理模塊、該中央處理單元、與該顯示器，該顯示器用于顯示該 計(jì)算機(jī)系統(tǒng)的工作狀態(tài)，該控制模塊為南橋芯片（Platform Control Head，PCH)。
[0015] 依據(jù)本發(fā)明的一實(shí)施例，計(jì)算機(jī)系統(tǒng)另包含一待開機(jī)電源（Standby power)模塊、 以及一供電電源模塊。待開機(jī)電源模塊耦接該管理模塊、該遠(yuǎn)程連接模塊以及該邏輯模塊， 該待開機(jī)電源模塊用于傳輸電能至該管理模塊、該遠(yuǎn)程連接模塊以及該邏輯模塊，使該管 理模塊、該遠(yuǎn)程連接模塊以及該邏輯模塊保持運(yùn)作狀態(tài)。供電電源模塊耦接該控制模塊，當(dāng) 致能該供電電源模塊時(shí)，該供電電源模塊提供電能以致能該控制模塊。
[0016] 綜上所述，本發(fā)明計(jì)算機(jī)系統(tǒng)的中央處理單元（CPU)透過控制模塊（PCH)從存儲 模塊（USB)取得存儲裝置（USB Drive)內(nèi)的第二固件，并經(jīng)由管理模塊（BMC)仿真與邏輯 模塊（CPLD)所連接的端口，將第二固件燒錄于邏輯模塊的非易失性隨機(jī)訪問存儲器，由于 邏輯模塊運(yùn)作位于易失性隨機(jī)訪問存儲器的第一固件，故此燒錄動(dòng)作并不會(huì)影響邏輯模塊 的運(yùn)作。讓用戶可于邏輯模塊持續(xù)運(yùn)作下，也可執(zhí)行邏輯模塊的固件的更新?；蛘弑景l(fā)明 也可透過遠(yuǎn)程連接模塊，將遠(yuǎn)程的計(jì)算機(jī)裝置所輸出的第二固件，經(jīng)由遠(yuǎn)程連接模塊及管 理模塊燒錄至邏輯模塊的非易失性隨機(jī)訪問存儲器。
[0017] 以上關(guān)于本
【發(fā)明內(nèi)容】
的說明及以下的實(shí)施方式的說明用于示范與解釋本發(fā)明的 精神與原理，并且提供本發(fā)明的權(quán)利要求范圍更進(jìn)一步的解釋。

【專利附圖】

【附圖說明】
[0018] 圖1為依據(jù)本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)的功能方塊示意圖。
[0019] 圖2為依據(jù)本發(fā)明另一實(shí)施例的計(jì)算機(jī)系統(tǒng)的功能方塊示意圖。
[0020] 組件標(biāo)號說明：
[0021] 10, 50 計(jì)算機(jī)系統(tǒng)
[0022] 12, 52 邏輯模塊
[0023] 14, 54 管理模塊
[0024] 16, 56 控制模塊
[0025] 18, 58 中央處理單元
[0026] 20,66 顯示器
[0027] 60 遠(yuǎn)程連接模塊
[0028] 62 待開機(jī)電源模塊
[0029] 64 供電電源模塊
[0030] 90 存儲裝置
[0031] 92 遠(yuǎn)程裝置

【具體實(shí)施方式】
[0032] 以下在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何熟習(xí) 相關(guān)技藝者了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說明書所揭露的內(nèi)容、權(quán)利要求 范圍及圖式，任何熟習(xí)相關(guān)技藝者可輕易地理解本發(fā)明相關(guān)的目的及優(yōu)點(diǎn)。以下的實(shí)施例 用于進(jìn)一步詳細(xì)說明本發(fā)明的觀點(diǎn)，但非以任何觀點(diǎn)限制本發(fā)明的范疇。
[0033] 商標(biāo)聲明：本文敘及的Windows為微軟公司的商標(biāo)，Linux為Linus Torvalds的 商標(biāo)，Lattice 與 TransFR 為 Lattice Semiconductor 公司的商標(biāo)。
[0034] 請參閱「圖1」，「圖1」為依據(jù)本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)的功能方塊示意圖。 如「圖1」所示，計(jì)算機(jī)系統(tǒng)10包含邏輯模塊12、管理模塊14、控制模塊16、以及中央處理 單兀（CPU, Central Process Unit) 18。
[0035] 計(jì)算機(jī)系統(tǒng)10適于耦接于一存儲裝置90,存儲裝置90內(nèi)存儲有一開機(jī)系統(tǒng)與一 第二固件。存儲裝置90可以是任何能夠耦接計(jì)算機(jī)系統(tǒng)并具有存儲空間的裝置，例如但不 限于U盤（USB Drive)、具有軟盤的軟盤驅(qū)動(dòng)器、外接式硬盤（Hard Disk Drive)、存儲卡 (Memory Card),其中存儲卡也可稱閃存卡（Flash Memory Card),例如但不限于安全數(shù)字 存儲卡（Secure Digital Memory Card)、微型存儲卡（mini SD或Micro SD)等等。前述開 機(jī)系統(tǒng)可以是但不限于磁盤操作系統(tǒng)（DOS, Disk Operating System)、Linux操作系統(tǒng)、窗 口操作系統(tǒng)（Windows 0S)等等。
[0036] 邏輯模塊12具有一第二固件，邏輯模塊12可用來運(yùn)行此第二固件?？刂颇K16 耦接于存儲裝置90。管理模塊14耦接于控制模塊16與邏輯模塊12。中央處理單元18耦 接于控制模塊16并運(yùn)行該開機(jī)系統(tǒng)，該中央處理單元18于接收到一燒錄命令后，將該第二 固件經(jīng)由該控制模塊16、該管理模塊14而燒錄至該邏輯模塊12。
[0037] 為便于說明，茲將前述各模塊舉例說明，但并非用于限定本發(fā)明只用應(yīng)于該些舉 例中。
[0038] 前述邏輯模塊12為復(fù)雜可編程邏輯器件（complex programmable logic device, CPLD)，控制模塊16為南橋芯片（Platform Control Head, PCH)，管理模塊14為基 板管理控制器（Baseboard Management Controller, BMC)。
[0039] 邏輯模塊12可以是但不限于具有Lattice公司的TransFR技術(shù)的CPLD，邏輯模 塊12包括非易失性隨機(jī)訪問存儲器（又稱非易失性存儲器，Non-Volatile Random Access Memory，NVRAM)與易失性隨機(jī)訪問存儲器（又稱易失存儲器，Volatile Random Access Memory，VRAM)，其中，該易失性隨機(jī)訪問存儲器可以是但不限于動(dòng)態(tài)隨機(jī)存取存儲器 (Dynamic Random Access Memory, DRAM)或靜態(tài)隨機(jī)存取存儲器（Static Random Access Memory，SRAM)。該非易失性隨機(jī)訪問存儲器可以是但不限于只讀存儲器（Read-on 1 y Memory, ROM)或閃存（Flash Memory)。
[0040] 前述第一固件存儲于該非易失性隨機(jī)訪問存儲器，在該計(jì)算機(jī)系統(tǒng)10處于運(yùn)行 狀態(tài)時(shí)，該計(jì)算機(jī)系統(tǒng)10運(yùn)行該第一固件于該易失性隨機(jī)訪問存儲器中，當(dāng)該中央處理單 元18將該第二固件燒錄于該邏輯模塊12時(shí)，該邏輯模塊12用于將該第二固件在該非易失 性隨機(jī)訪問存儲器中覆蓋該第一固件且該計(jì)算機(jī)系統(tǒng)10仍運(yùn)行位在該易失性隨機(jī)訪問存 儲器的第一固件。在位于該非易失性隨機(jī)訪問存儲器的該第一固件被第二固件覆蓋后，該 計(jì)算機(jī)系統(tǒng)10重新運(yùn)行時(shí)，該計(jì)算機(jī)系統(tǒng)10即運(yùn)行該第二固件于該易失性隨機(jī)訪問存儲 器中，如此一來，計(jì)算機(jī)系統(tǒng)10即能在不關(guān)機(jī)并維持原運(yùn)行狀態(tài)（含維持輸入輸出端口（1/ 〇)原有狀態(tài)不變）的情形下，更新邏輯模塊12的固件。
[0041] 前述控制模塊16耦接于管理模塊14,如同前述，以控制模塊16為PCH，管理模塊 14為BMC為例，控制模塊16藉由低引腳數(shù)總線（LPC bus, Low pin count bus)與管理模塊 14進(jìn)行訊號傳輸。
[0042] 其次，管理模塊14耦接并與邏輯模塊12進(jìn)行通訊，如同前述，若管理模塊為BMC， 邏輯模塊為CPLD為例，管理模塊14可以通用目的輸入輸出訊號（General Purpose Input Output, GPI0)仿真邏輯模塊12的聯(lián)合測試工作組訊號（JTAG, Joint Test Action Group), 該控制模塊16通過該管理模塊14來實(shí)現(xiàn)對該邏輯模塊12的讀寫操作。
[0043] 此外，如同前述，若管理模塊為BMC，邏輯模塊為CPLD為例，管理模塊14若具有多 組集成電路總線端口，因此，邏輯模塊12也可以仿真管理模塊14的集成電路總線埠，以進(jìn) 行固件燒錄或更新的操作。
[0044] 計(jì)算機(jī)系統(tǒng)10另可包含一顯示器20,此顯示器20耦接于該控制模塊16并用于顯 示該系統(tǒng)10的工作狀態(tài)，例如，當(dāng)計(jì)算機(jī)系統(tǒng)10運(yùn)作時(shí)（中央處理器18以存儲裝置90的 開機(jī)系統(tǒng)運(yùn)行），所有運(yùn)行狀態(tài)均可由顯示器20來顯示予操作人員。
[0045] 請續(xù)參考「圖2」，「圖2」為依據(jù)本發(fā)明另一實(shí)施例的計(jì)算機(jī)系統(tǒng)的功能方塊示意 圖。
[0046] 計(jì)算機(jī)系統(tǒng)50耦接于一遠(yuǎn)程裝置92,遠(yuǎn)程裝置存儲有一第二固件，計(jì)算機(jī)系統(tǒng)50 包含一邏輯模塊52、一管理模塊54、及遠(yuǎn)程連接模塊60。
[0047] 邏輯模塊52具有一第一固件且可以是但不限于復(fù)雜可編程邏輯器件（complex programmable logic device, CPLD)。管理模塊54稱接邏輯模塊52且可以是但不限于基 板管理控制器（Baseboard Management Controller, BMC)。遠(yuǎn)程連接模塊60稱接該遠(yuǎn)程裝 置92與該管理模塊54,遠(yuǎn)程連接模塊60包括一 RJ45網(wǎng)絡(luò)接頭與一物理層芯片（PHY)。 [0048] 遠(yuǎn)程裝置92于接收到一燒錄命令后，將該第二固件經(jīng)由該遠(yuǎn)程連接模塊60及該 管理模塊54而燒錄至該邏輯模塊52。
[0049] 邏輯模塊12可以是但不限于具有Lattice公司的TransFR技術(shù)的CPLD，邏輯模塊 12包括非易失性隨機(jī)訪問存儲器與易失性隨機(jī)訪問存儲器。邏輯模塊12包括非易失性隨 機(jī)訪問存儲器與易失性隨機(jī)訪問存儲器，該第一固件存儲于該非易失性隨機(jī)訪問存儲器， 在該計(jì)算機(jī)系統(tǒng)50處于非運(yùn)行狀態(tài)時(shí)，該遠(yuǎn)程裝置92于接收到該燒錄命令后，該遠(yuǎn)程裝置 92經(jīng)由該遠(yuǎn)程連接模塊60及該管理模塊54而令該邏輯模塊52將該第二固件覆蓋位于該 非易失性隨機(jī)訪問存儲器的該第一固件。如此一來，計(jì)算機(jī)系統(tǒng)50即能在不關(guān)機(jī)并維持原 運(yùn)行狀態(tài)（含維持輸出入埠（I/O)原有狀態(tài)不變）的情形下，更新邏輯模塊52的固件。
[0050] 其次，若該計(jì)算機(jī)系統(tǒng)50處于運(yùn)行狀態(tài)時(shí)，該計(jì)算機(jī)系統(tǒng)50運(yùn)行該第一固件于該 易失性隨機(jī)訪問存儲器中，當(dāng)該遠(yuǎn)程裝置92經(jīng)由該遠(yuǎn)程連接模塊60及該管理模塊54而令 該邏輯模塊52將該第二固件覆蓋位于該非易失性隨機(jī)訪問存儲器的該第一固件時(shí)，該計(jì) 算機(jī)系統(tǒng)50仍運(yùn)行位在該易失性隨機(jī)訪問存儲器的第一固件。其后，在位于該非易失性 隨機(jī)訪問存儲器的該第一固件被第二固件覆蓋后，該計(jì)算機(jī)系統(tǒng)50重新運(yùn)行（重新啟動(dòng)） 時(shí)，該計(jì)算機(jī)系統(tǒng)50運(yùn)行該第二固件于該易失性隨機(jī)訪問存儲器中。
[0051] 此外，如同前述，該管理模塊54可以GPI0仿真邏輯模塊52的JTAG訊號，因此，遠(yuǎn) 程裝置92通過管理模塊54來實(shí)現(xiàn)對該邏輯模塊52的讀寫操作。
[0052] 在另一實(shí)施例中，邏輯模塊52可以仿真管理模塊54的集成電路總線端口，使得該 遠(yuǎn)程裝置92可以通過該管理模塊54來實(shí)現(xiàn)對該邏輯模塊52的讀寫操作。
[0053] 在一實(shí)施例中，計(jì)算機(jī)系統(tǒng)50可包含一控制模塊56、一中央處理單兀58與一顯不 器66,該控制模塊56稱接于該管理模塊54、該中央處理單兀58、與該顯不器66,該顯不器 66用于顯示該計(jì)算機(jī)系統(tǒng)50的工作狀態(tài)，該控制模塊56可以為但不限于南橋芯片（PCH)。 前述控制模塊56與該管理模塊54可藉低引腳數(shù)總線（LPC bus, Low pin count bus)進(jìn)行 訊號傳輸。
[0054] 計(jì)算機(jī)系統(tǒng)50可另包含一待開機(jī)電源（Standby Power)模塊62與一供電電源模 塊64。待開機(jī)電源（Standby power)模塊62稱接該管理模塊54、該遠(yuǎn)程連接模塊60以及 該邏輯模塊52,該待開機(jī)電源模塊62用于傳輸電能至該管理模塊54、該遠(yuǎn)程連接模塊60 以及該邏輯模塊52,使該管理模塊54、該遠(yuǎn)程連接模塊60以及該邏輯模塊52保持運(yùn)作狀 態(tài)。
[0055] 供電電源模塊64耦接該控制模塊56、中央處理單元58、顯示器66,當(dāng)致能該供電 電源模塊64時(shí)，該供電電源模塊64提供電能以致能該控制模塊56、中央處理單元58、顯示 器66。
[0056] 因此，當(dāng)待開機(jī)電源模塊62運(yùn)作而供電電源模塊64未運(yùn)作時(shí)，計(jì)算機(jī)系統(tǒng)50是 處于待機(jī)（Standby)狀態(tài)，此時(shí)中央處理單元58、控制模塊56、顯示器66并未運(yùn)作，但遠(yuǎn)程 裝置92仍可以經(jīng)由遠(yuǎn)程連接模塊60、與管理模塊54來對邏輯模塊52進(jìn)行讀寫操作與固件 的更新。
[0057] 綜上所述，本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)10的中央處理單元18使得計(jì)算機(jī)系統(tǒng) 運(yùn)行該儲裝置90內(nèi)的開機(jī)系統(tǒng)，并且中央處理單元18可經(jīng)由控制模塊16與管理模塊14 而將存儲裝置90內(nèi)的第二固件覆蓋于位在邏輯模塊12的非易失性隨機(jī)訪問存儲器中的第 一固件，達(dá)成更新邏輯模塊12固件的目的。而本發(fā)明另一實(shí)施例的計(jì)算機(jī)系統(tǒng)50的遠(yuǎn)程 裝置可以在計(jì)算機(jī)系統(tǒng)50未運(yùn)行狀態(tài)下，經(jīng)由遠(yuǎn)程連接模塊60與管理模塊而對邏輯模塊 52進(jìn)行固件的更新，換言之，使用者可不需將計(jì)算機(jī)系統(tǒng)50開機(jī)并在遠(yuǎn)程即能對邏輯模塊 進(jìn)行讀寫操作與固件更新。
[0058] 雖然本發(fā)明以前述的實(shí)施例揭露如上，然其并非用于限定本發(fā)明。在不脫離本發(fā) 明的精神和范圍內(nèi)，所為之更動(dòng)與潤飾，均屬本發(fā)明的專利保護(hù)范圍。關(guān)于本發(fā)明所界定的 的保護(hù)范圍請參考所附的權(quán)利要求范圍。
【權(quán)利要求】
1. 一種計(jì)算機(jī)系統(tǒng)，適于耦接一存儲裝置，該存儲裝置存儲有一開機(jī)系統(tǒng)與一第二固 件，該計(jì)算機(jī)系統(tǒng)包括： 一邏輯模塊，具有一第一固件； 一控制模塊，耦接該存儲裝置； 一管理模塊，耦接該控制模塊以及該邏輯模塊；以及 一中央處理單元，耦接于該控制模塊并運(yùn)行該開機(jī)系統(tǒng)，該中央處理單元于接收到一 燒錄命令后，將該第二固件經(jīng)由該控制模塊、該管理模塊而燒錄至該邏輯模塊。
2. 如權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊為復(fù)雜可編程邏輯器件 (complex programmable logic device, CPLD)，該控制模塊為南橋芯片（Platform Control Head, PCH)，該管理模塊為基板管理控制器（Baseboard Management Controller, BMC)。
3. 如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊包括一非易失性隨機(jī)訪問 存儲器與一易失性隨機(jī)訪問存儲器，該第一固件存儲于該非易失性隨機(jī)訪問存儲器，在該 計(jì)算機(jī)系統(tǒng)處于運(yùn)行狀態(tài)時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第一固件于該易失性隨機(jī)訪問存儲器 中，當(dāng)該中央處理單元將該第二固件燒錄于該邏輯模塊時(shí)，該邏輯模塊將該第二固件在該 非易失性隨機(jī)訪問存儲器中覆蓋該第一固件且該計(jì)算機(jī)系統(tǒng)仍運(yùn)行位在該易失性隨機(jī)訪 問存儲器的該第一固件。
4. 如權(quán)利要求3所述的計(jì)算機(jī)系統(tǒng)，其特征是，在位于該非易失性隨機(jī)訪問存儲器的 該第一固件被第二固件覆蓋后，該計(jì)算機(jī)系統(tǒng)重新運(yùn)行時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第二固件 于該易失性隨機(jī)訪問存儲器中。
5. 如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征是，該控制模塊與該管理模塊藉由低引腳 數(shù)總線（LPC bus, Low pin count bus)進(jìn)行訊號傳輸。
6. 如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征是，該管理模塊以通用目的輸入輸出 訊號（General Purpose Input Output，GPIO)仿真該邏輯模塊的聯(lián)合測試工作組訊號 (JTAG, Joint Test Action Group),該控制模塊通過該管理模塊來實(shí)現(xiàn)對該邏輯模塊的讀 寫操作。
7. 如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊仿真該管理模塊的集成電 路總線端口，使得該控制模塊通過該管理模塊來實(shí)現(xiàn)對該邏輯模塊的讀寫操作。
8. 如權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，該計(jì)算機(jī)系統(tǒng)另包含一顯示器，耦接于 該控制模塊并用于顯示該計(jì)算機(jī)系統(tǒng)的工作狀態(tài)。
9. 一種計(jì)算機(jī)系統(tǒng)，適于耦接一遠(yuǎn)程裝置，該遠(yuǎn)程裝置存儲有一第二固件，該計(jì)算機(jī)系 統(tǒng)包括： 一邏輯模塊，具有一第一固件； 一管理模塊，耦接該邏輯模塊；以及 一遠(yuǎn)程連接模塊，耦接該遠(yuǎn)程裝置與該管理模塊，該遠(yuǎn)程裝置于接收到一燒錄命令后， 將該第二固件經(jīng)由該遠(yuǎn)程連接模塊及該管理模塊而燒錄至該邏輯模塊。
10. 如權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊為復(fù)雜可編程邏輯器件 (complex programmable logic device, CPLD)，該管理模塊為基板管理控制器（Baseboard Management Controller, BMC),該遠(yuǎn)程連接模塊包括一 RJ45網(wǎng)絡(luò)接頭與一物理層芯片 (PHY)。
11. 如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊包括一非易失性隨機(jī)訪 問存儲器與一易失性隨機(jī)訪問存儲器，該第一固件存儲于該非易失性隨機(jī)訪問存儲器，在 該計(jì)算機(jī)系統(tǒng)處于非運(yùn)行狀態(tài)時(shí)，該遠(yuǎn)程裝置于接收到該燒錄命令后，該遠(yuǎn)程裝置經(jīng)由該 遠(yuǎn)程連接模塊及該管理模塊而令該邏輯模塊將該第二固件覆蓋位于該非易失性隨機(jī)訪問 存儲器的該第一固件。
12. 如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊包括一非易失性隨機(jī)訪 問存儲器與一易失性隨機(jī)訪問存儲器，該第一固件存儲于該非易失性隨機(jī)訪問存儲器，在 該計(jì)算機(jī)系統(tǒng)處于運(yùn)行狀態(tài)時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第一固件于該易失性隨機(jī)訪問存儲器 中，當(dāng)該遠(yuǎn)程裝置經(jīng)由該遠(yuǎn)程連接模塊及該管理模塊而令該邏輯模塊將該第二固件覆蓋位 于該非易失性隨機(jī)訪問存儲器的該第一固件時(shí)，該計(jì)算機(jī)系統(tǒng)仍運(yùn)行位在該易失性隨機(jī)訪 問存儲器的該第一固件。
13. 如權(quán)利要求12所述的計(jì)算機(jī)系統(tǒng)，其特征是，在位于該非易失性隨機(jī)訪問存儲器 的該第一固件被第二固件覆蓋后，該計(jì)算機(jī)系統(tǒng)重新運(yùn)行時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第二固 件于該易失性隨機(jī)訪問存儲器中。
14. 如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其特征是，該管理模塊以通用目的輸入輸出 訊號（General Purpose Input Output，GPIO)仿真該邏輯模塊的聯(lián)合測試工作組訊號 (JTAG, Joint Test Action Group),該遠(yuǎn)程裝置通過該管理模塊來實(shí)現(xiàn)對該邏輯模塊的讀 寫操作。
15. 如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊仿真該管理模塊的集成 電路總線端口，使得該遠(yuǎn)程裝置通過該管理模塊來實(shí)現(xiàn)對該邏輯模塊的讀寫操作。
16. 如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其特征是，該計(jì)算機(jī)系統(tǒng)另包含一控制模塊、一 中央處理單元與一顯示器，該控制模塊耦接于該管理模塊、該中央處理單元、與該顯示器， 該顯示器用于顯示該計(jì)算機(jī)系統(tǒng)的工作狀態(tài)，該控制模塊為南橋芯片（Platform Control Head, PCH)。
17. 如權(quán)利要求16所述的計(jì)算機(jī)系統(tǒng)，其特征是，該控制模塊與該管理模塊藉由低引 腳數(shù)總線（LPC bus, Low pin count bus)進(jìn)行訊號傳輸。
18. 如權(quán)利要求16所述的計(jì)算機(jī)系統(tǒng)，其特征是，該計(jì)算機(jī)系統(tǒng)另包括： 一待開機(jī)電源（Standby power)模塊，稱接該管理模塊、該遠(yuǎn)程連接模塊以及該邏輯模 塊，該待開機(jī)電源模塊用于傳輸電能至該管理模塊、該遠(yuǎn)程連接模塊以及該邏輯模塊，使該 管理模塊、該遠(yuǎn)程連接模塊以及該邏輯模塊保持運(yùn)作狀態(tài)；以及 一供電電源模塊，耦接該控制模塊，當(dāng)致能該供電電源模塊時(shí)，該供電電源模塊提供電 能以致能該控制模塊。
【文檔編號】G06F9/445GK104156229SQ201410316919
【公開日】2014年11月19日 申請日期:2014年7月4日 優(yōu)先權(quán)日:2014年7月4日
【發(fā)明者】趙天文, 劉坤 申請人:英業(yè)達(dá)科技有限公司, 英業(yè)達(dá)股份有限公司