一種數(shù)吉赫茲采樣率下的極低延遲快速傅里葉變換方法
【專利摘要】本發(fā)明屬于數(shù)字信號處理【技術(shù)領(lǐng)域】，尤其涉及在超高速采樣率下利用可編程邏輯器件，對采樣數(shù)據(jù)進行極低延遲的快速傅里葉變換運算(Fast?Fourier?Transform，F(xiàn)FT)。本發(fā)明是一種在可編程邏輯器件上實現(xiàn)快速傅里葉變換的方法，通過一定規(guī)則，將高速的采樣數(shù)據(jù)并行輸入傅里葉變換模塊中，按照規(guī)則安排數(shù)據(jù)后，在并行的基礎(chǔ)上復(fù)用硬件資源減小資源的占用。本發(fā)明相對于傳統(tǒng)方法，能滿足數(shù)據(jù)速率高，處理延遲低的需求。
【專利說明】一種數(shù)吉赫茲采樣率下的極低延遲快速傅里葉變換方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于數(shù)字信號處理【技術(shù)領(lǐng)域】，尤其涉及在超高速采樣率下利用可編程邏輯 器件，對采樣數(shù)據(jù)進行極低延遲的快速傅里葉變換運算（Fast Fourier Transform, FFT)。

【背景技術(shù)】
[0002] 數(shù)字信號處理系統(tǒng)以其可靠、廉價和精度高等優(yōu)點在近幾十年得到了迅猛的發(fā) 展，被用于幾乎各個工程領(lǐng)域。在數(shù)字信號處理中，一種經(jīng)常遇到的運算是離散時間傅里葉 變換（Discrete Fourier Transform，DFT)。直接計算DFT會導(dǎo)致很高的運算復(fù)雜度，若輸 入信號的點數(shù)為N，則直接計算DFT需要N2次復(fù)數(shù)乘法和N 2-N次復(fù)數(shù)加法。當(dāng)點數(shù)較大時 這是難以接受的。
[0003] 1965年，Cooley和Tukey提出了一種降低DFT運算量的計算方法即快速傅里葉 變換（Fast Fourier Transform，F(xiàn)FT)。利用FFT計算時，若輸入信號的點數(shù)為N，則需要 4-l〇g2(..V)次復(fù)數(shù)乘法和Ν ·1(^2 (N)次復(fù)數(shù)加法。隨著N的增加FFT的運算量只比線性增長 快一些。相比于直接結(jié)算DFT，F(xiàn)FT的運算量大大降低。所以實際應(yīng)用中都采用FFT的方法 來實現(xiàn)DFT的計算。
[0004] 在具體實現(xiàn)FFT時，需要綜合考慮各種因素，比如輸入數(shù)據(jù)的速率、對處理延時的 要求、對資源占用的要求等。目前，F(xiàn)PGA廠家提供的成熟的FFT的IP核有兩類結(jié)構(gòu)。第 一類是只使用一個蝶形運算單元，通過控制時序達到在時間上復(fù)用這個蝶形運算單元的效 果。第二類是流水線技術(shù)，使用多個串行排列的蝶形運算，數(shù)據(jù)也是串行輸入的。分析這個 兩類結(jié)構(gòu)，第一類結(jié)構(gòu)占用很少的資源，但系統(tǒng)的處理延遲是很高的，而且輸入數(shù)據(jù)率不會 太高。第二類結(jié)構(gòu)采用流水線技術(shù)，能降低處理延遲，但由于蝶形運算是串行的，所以處理 延遲不能降到極低，另外輸入數(shù)據(jù)速率同樣不會太高。某廠家提供的IP核計算256點FFT， 若采用第一類結(jié)構(gòu)，處理延遲約2000個FPGA工作時鐘周期，采用第二類結(jié)構(gòu)處理延遲約 700個FPGA工作時鐘周期。這能滿足普通的計算FFT的需求。
[0005] 但是，在實際中有另一類計算FFT的需求，這類需求的采樣速率非常高。比如每秒 數(shù)吉赫茲個采樣樣本（Gigabit Samples Per Second, GSPS)，同時要求計算FFT的處理延 遲極低。這種需求采用前面所述普通的FFT實現(xiàn)結(jié)構(gòu)不再合適。普通的流水串行結(jié)構(gòu)或者 時分復(fù)用結(jié)構(gòu)處理不了這么高的輸入速率，處理延遲也不能做到極低。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明針對現(xiàn)有的普通FFT實現(xiàn)結(jié)構(gòu)的缺陷，提出了一種數(shù)吉赫茲采樣率下的極 低延遲快速傅里葉變換方法，該方法能夠滿足數(shù)據(jù)速率高，處理延遲低這兩個普通FFT無 法滿足的需求。
[0007] -種數(shù)吉赫茲采樣率下的極低延遲快速傅里葉變換方法，具體如下：
[0008] S1、采用并行輸入方式輸入采樣數(shù)據(jù)：記需要進行FFT的點數(shù)為N = 21 · 2M，記輸 入的數(shù)據(jù)速率為Fs，則經(jīng)過并行輸入后邏輯器件的工作頻率降為F s/2S其中，f表示并行輸 入的通道數(shù)目，所述f的值由采樣設(shè)備確定，2M表示并行輸入全部數(shù)據(jù)所需要的時鐘周期；
[0009] S2、確定樣點數(shù)據(jù)與各個并行通道的映射關(guān)系：將并行輸入通道編號為Chx，N點 FFT中的第η個數(shù)據(jù)被映射到第X個通道Chx上，映射關(guān)系式為n = x+m· 2S其中，η表 示Ν點FFT的第η個數(shù)據(jù)，X表示第X個輸入通道，m表示輸入開始后的第m個時鐘周期， 0 彡 m 彡 2M-1，0 彡 X 彡 2L-1 ;
[0010] S3、經(jīng)過S1和S2的處理，S1所述FFT按照基2抽取了 Μ次，得出需要2"個2M點 的DFT模塊，每個DFT模塊的輸入數(shù)據(jù)對應(yīng)一個S2所述并行輸入通道Chx中的所有數(shù)據(jù)， 每個DFT模塊的數(shù)據(jù)按照時鐘串行進入，通過控制時序復(fù)用資源；
[0011] S4、當(dāng)S3所述^個DFT模塊輸出后，根據(jù)FFT抽取的次數(shù)Μ完成后續(xù)Μ次蝶形運 算。
[0012] 進一步地，S3所述f個DFT模塊是并行的，所述f個DFT模塊相互之間硬件獨立。
[0013] 本發(fā)明的有益效果是：
[0014] 本發(fā)明將FFT結(jié)構(gòu)并行化，提高處理的數(shù)據(jù)率，同時大大降低了 FFT的處理延遲時 間。

【專利附圖】

【附圖說明】
[0015] 圖1是256點FFT模塊的數(shù)據(jù)并行輸入示意圖。
[0016] 圖2是256點FFT按基2抽取4次后的運算結(jié)構(gòu)圖。
[0017] 圖3是16點DFT運算關(guān)系及實現(xiàn)結(jié)構(gòu)。
[0018] 圖4是256點FFT最終實現(xiàn)結(jié)構(gòu)圖。

【具體實施方式】
[0019] 下面結(jié)合實施例和附圖，詳細說明本發(fā)明的技術(shù)方案。
[0020] -種數(shù)吉赫茲采樣率下的極低延遲快速傅里葉變換方法，具體如下：
[0021] S1、采用并行輸入方式輸入采樣數(shù)據(jù)：記需要進行FFT的點數(shù)為Ν = ^ · 2M。在 FFT中N-定是2的冪次，有N = 2lX2M，其中，表示并行輸入的通道數(shù)目，的值由采樣 設(shè)備確定，2M表示并行輸入全部數(shù)據(jù)所需要的時鐘周期。記輸入的數(shù)據(jù)速率為匕，則經(jīng)過并 行輸入后邏輯器件的工作頻率降為F s/2l。這樣的并行輸入使得整個FFT模塊能處理超高 速的采樣數(shù)據(jù)。
[0022] S2、確定樣點數(shù)據(jù)與各個并行通道的映射關(guān)系：將并行輸入通道編號為Chx，其 中，0彡X彡2 1-1。N點FFT中的第η個數(shù)據(jù)被映射到第X個通道Chx上，映射關(guān)系式如下 n = x+m · ，其中η表示N點FFT的第η個數(shù)據(jù)，X表示第X個輸入通道，m表示輸入開始 后的第m個時鐘周期，0 < m < 2m-1。
[0023] S3、經(jīng)過S1和S2的處理FFT按照基2抽取了 Μ次，得出需要個2M點的DFT模 塊，每個DFT模塊的輸入數(shù)據(jù)對應(yīng)一個S2所述并行輸入通道Chx中的所有數(shù)據(jù)。每個DFT 模塊的數(shù)據(jù)按照時鐘串行進入，通過控制時序復(fù)用資源，所述ffDFT模塊是并行的，相互 之間硬件獨立。由于一個通道中的所有數(shù)據(jù)是串行輸入的，所以在計算2 M點的DFT時，復(fù) 用所需要的蝶形單元。
[0024] S4、當(dāng)S3所述f個DFT模塊輸出后，根據(jù)FFT抽取的次數(shù)Μ完成后續(xù)Μ次蝶形運 算。通過控制各個DFT模塊的輸出時序，可以復(fù)用后續(xù)Μ次的蝶形運算單元，使得各個點數(shù) 的蝶形運算單元只需要1個，大大節(jié)省資源，同時不會造成時延過大。
[0025] 在Xilinx公司的xc7vx485t-lffgll57上實現(xiàn)256點的FFT。采樣數(shù)據(jù)的速率是 2. 4GSPS，F(xiàn)FT計算模塊的工作時鐘是150Mhz，采樣數(shù)據(jù)以16路并行輸入到FFT模塊，256個 采樣點完全輸入需要16個時鐘周期。數(shù)據(jù)并行輸入結(jié)構(gòu)如圖1所示。
[0026] 由于FFT的256點數(shù)據(jù)是通過并行16路經(jīng)過16個時鐘周期輸入的，所以FFT按 照基2抽取4次，這樣就會有16個DFT。為了更加詳細看到這一點，圖2展示了 256點FFT 按基2抽取4次后的運算結(jié)構(gòu)圖。觀察這16個DFT可以看到，每一個16點DFT的輸入數(shù) 據(jù)剛好對應(yīng)1個輸入通道中的數(shù)據(jù)。比如第一個16點DFT的輸入數(shù)據(jù)是ChO輸入通道的 數(shù)據(jù)。
[0027] 16點的DFT也是由蝶形運算實現(xiàn)。但是由于16點DFT的輸入數(shù)據(jù)是按照時鐘串 行輸入的，因此可復(fù)用蝶形運算單元。一個16點DFT模塊包含1個2點蝶形運算、1個4點 蝶形運算、1個8點蝶形運算、1個16點蝶形運算。這種實現(xiàn)方式利用數(shù)據(jù)的串行輸入特點 復(fù)用蝶形運算單元，大大減小資源的占用。16點DFT模塊實現(xiàn)的結(jié)構(gòu)參見圖3。
[0028] 由于16點DFT的輸出是獨立的，所以通過控制時序，使得后續(xù)的32點、64點、128 點和256點蝶形運算單元可以復(fù)用，節(jié)省資源的同時不會造成時延增大的太多。最終的實 現(xiàn)結(jié)構(gòu)如圖4所示。
[0029] 本實施例占用的05?48小于30%，邏輯小于20%。輸入的數(shù)據(jù)速率為2.465卩5。 從第一個數(shù)據(jù)進入開始到256點FFT計算結(jié)果全部輸出總共不到50個FPGA工作時鐘周期。
【權(quán)利要求】
1. 一種數(shù)吉赫茲采樣率下的極低延遲快速傅里葉變換方法，其特征在于，包括如下步 驟： 51、 采用并行輸入方式輸入采樣數(shù)據(jù)：記需要進行FFT的點數(shù)為N = ^ · 2M，記輸入的 數(shù)據(jù)速率為Fs，則經(jīng)過并行輸入后邏輯器件的工作頻率降為F s/2S其中，f表示并行輸入的 通道數(shù)目，所述f的值由采樣設(shè)備確定，2M表示并行輸入全部數(shù)據(jù)所需要的時鐘周期； 52、 確定樣點數(shù)據(jù)與各個并行通道的映射關(guān)系：將并行輸入通道編號為Chx，N點FFT中 的第η個數(shù)據(jù)被映射到第X個通道Chx上，映射關(guān)系式為n = x+m ·2、其中，η表示N點FFT 的第η個數(shù)據(jù)，X表示第X個輸入通道，m表示輸入開始后的第m個時鐘周期，0 < m < 2Μ-1， 0 彡 χ 彡 2L-1 ; 53、 經(jīng)過S1和S2的處理，S1所述FFT按照基2抽取了 Μ次，得出需要2"個2M點的DFT 模塊，每個DFT模塊的輸入數(shù)據(jù)對應(yīng)一個S2所述并行輸入通道Chx中的所有數(shù)據(jù)，每個DFT 模塊的數(shù)據(jù)按照時鐘串行進入，通過控制時序復(fù)用資源； 54、 當(dāng)S3所述f個DFT模塊輸出后，根據(jù)FFT抽取的次數(shù)Μ完成后續(xù)Μ次蝶形運算。
2. 根據(jù)權(quán)利要求1所述的一種數(shù)吉赫茲采樣率下的極低延遲快速傅里葉變換方法，其 特征在于：S3所述f個DFT模塊是并行的，所述f個DFT模塊相互之間硬件獨立。
【文檔編號】G06F17/14GK104123266SQ201410350688
【公開日】2014年10月29日 申請日期:2014年7月23日 優(yōu)先權(quán)日:2014年7月23日
【發(fā)明者】劉皓, 何元波, 候號前 申請人:電子科技大學(xué)