一種減少Dual Stripline走線串?dāng)_影響的設(shè)計(jì)方法
【專利摘要】本發(fā)明提供一種減少Dual?Stripline走線串?dāng)_影響的設(shè)計(jì)方法，屬于減少Dual?Stripline走線串?dāng)_影響設(shè)計(jì)領(lǐng)域，本發(fā)明對于信號層相鄰的長距離傳輸平行走線，采用交錯(cuò)平行方式走線，且保持兩差分對中心距為Center-to-CenterSpacing=W+S-1mil，即可讓串?dāng)_噪聲為零點(diǎn)，從而有些降低相鄰信號層之間的噪聲影響，有效改進(jìn)了高速信號質(zhì)量，提高了產(chǎn)品設(shè)計(jì)的性價(jià)比。
【專利說明】-種減少Dual Stripline走線串?dāng)_影響的設(shè)計(jì)方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明主要應(yīng)用于高速信號以Dual Strip 1 ine方式走線，并減少相互之間串?dāng)_影 響的產(chǎn)品設(shè)計(jì)中，具體涉及一種減少Dual Stripline走線串?dāng)_影響的設(shè)計(jì)方法。

【背景技術(shù)】
[0002] 目前Server產(chǎn)品的開發(fā)，各廠商都秉承于以最低的開發(fā)成本，達(dá)到滿足產(chǎn)品系統(tǒng) 功能要求的設(shè)計(jì)理念來進(jìn)行產(chǎn)品開發(fā)，從而提升產(chǎn)品在市場上的競爭力。如對于高速走線 設(shè)計(jì)，可采用一款性能略差，但價(jià)格適當(dāng)且能滿足信號設(shè)計(jì)質(zhì)量的PCB板材，或利用板材混 壓技術(shù)來降低開發(fā)成本；對于疊層設(shè)計(jì)可以采用在滿足Layout走線可行性前提下，通過減 少板層數(shù)的方式來降低成本等。但任何降低成本的改進(jìn)設(shè)計(jì)方式，也有他的不利之處。如 對于降低疊層層數(shù)設(shè)計(jì)，將造成內(nèi)層信號走線以Dual Stripline方式布線，此種走線中間 缺少了 GND/PWR屏蔽平面，會增大上下層高速走線之間的串?dāng)_影響。
[0003] 當(dāng)高速線以Dual Stripline方式布線時(shí)，其信號上下兩層之間未經(jīng)過GND/PWR平 面進(jìn)行屏蔽，和常規(guī)的Stripline模式不同之處，Stripline走線方式是指信號層上下兩面 參考的都是大面積銅箔平面，而Dual Stripline走線是指彳目號層一面參考銅箔平面，一面 卻和其他信號層相鄰。
[0004] 對于Stripline走線其優(yōu)點(diǎn)是信號層上下兩面是電源平面，只要同層上走信號， 因此，在信號空間滿足設(shè)計(jì)要求下，其信號線之間的串?dāng)_較小。但缺點(diǎn)是此種走線方式會增 大疊層層數(shù)，如若實(shí)現(xiàn)兩Stripline信號層走線，需要6層疊構(gòu)板，從而增大開發(fā)成本。而對 于Dual stripline設(shè)計(jì)卻和stripline模式相反，即優(yōu)點(diǎn)是，走線方式能降低疊層層數(shù)，如 實(shí)現(xiàn)兩信號層走線，只需四層板即可。而缺點(diǎn)是，信號線不僅要承受同層之間的信號干擾， 也要接受相鄰層之間信號的噪聲影響。
[0005] 當(dāng)高速走線采用Dual Stripline模式設(shè)計(jì)，若走線密度較大時(shí)，信號走線可能會 存在上下層正對情況。此種方式下信號線之間寄生電容，電感最大，因而產(chǎn)生的信號串?dāng)_越 強(qiáng)，隨著信號走線長度越大，信號線之間的串?dāng)_幅度噪聲也將越大。為降低信號線之間的串 擾，對此模式下信號走線設(shè)計(jì)，通常按兩平行線之間距離拉開或按角度設(shè)計(jì)走線，減低噪聲 的走線方式。上述兩種走線方式都可以有效降低信號線之間的噪聲，但也存在設(shè)計(jì)不足之 處，對于兩平行線之間距離拉開的走線方式，兩層信號線平行大距離拉開，這樣不適合高密 度布線設(shè)計(jì)，沒有太多空間可以使用。對于減低噪聲的走線方式，若layout要求上下層走 線必須平行向一個(gè)方向時(shí)，將無法有效使用。


【發(fā)明內(nèi)容】

[0006] 針對上下層信號平行走線設(shè)計(jì)，通過仿真及打板測試驗(yàn)證，提供一種減少Dual Stripline走線串?dāng)_影響的設(shè)計(jì)方法，此方法不僅能沿用保持信號向同一方向布線，同時(shí)可 有效的降低信號線之間的噪聲串?dāng)_。
[0007] 本文提出的一種減少Dual Stripline走線串?dāng)_影響的設(shè)計(jì)方法主要思想是：對 于信號層相鄰的長距離傳輸平行走線，采用交錯(cuò)平行方式走線，且保持兩差分對中心距為 Center-to-Center Spacing=W+S-lmil，即可讓串?dāng)_噪聲為零點(diǎn)，從而有些降低相鄰信號層 之間的噪聲影響。
[0008] 其方法分析原理如下： 通過對Dual Stripline走線進(jìn)行仿真，發(fā)現(xiàn)其信號串?dāng)_噪聲產(chǎn)生原因及噪聲極性變化 趨勢如下： 當(dāng)上下兩層信號線極性相同，即上下層兩信號線P line to P line, N line to N line時(shí)，信號串?dāng)_噪聲為正極性，當(dāng)信號線極性相反，即上下層兩信號線P line to N line 時(shí)，信號串?dāng)_噪聲為負(fù)極性，其中在上下兩對差分線由左向右移動，即由原來相同極性（P line to P line)向相反極性移動時(shí)，中間必然會出現(xiàn)零噪聲點(diǎn)，而此零噪聲點(diǎn)的位置為： 上下兩層信號線之間的Center to Center Spacing :W+S_lmil。當(dāng)上下層兩差分對Dual Stripline平行走線交錯(cuò)布線方式layout時(shí)，其串?dāng)_噪聲最小。
[0009] 隨著信號線移動方向不同，零噪聲點(diǎn)將有兩個(gè)，因此，根據(jù)信號線移動方向和兩零 點(diǎn)噪聲，對于平行走線的Dual Stripline信號線，我們也可按照平行交錯(cuò)方式布線。
[0010] 為減少上下兩層差分對串?dāng)_噪聲影響，layout設(shè)計(jì)可參考平行走線或平行走線交 錯(cuò)布線方式布線，但對于平行走線布線方式容易受PCB工藝影響，而降低噪聲抑制能力。即 在PCB加工制作兩信號層之間通過PP進(jìn)行壓合時(shí)，由于工藝管控誤差，兩差分線center to center間距往往會稍微偏離W+S-lmil的要求，舉例如下，若線寬W為6mil，S空間為5mil, 零噪聲點(diǎn)的center to center距離為W+S-lmil=6+5-l=10mil，若考慮板廠加工壓合工藝誤 差，則實(shí)際center to center距離為9或llmil，這樣按照零噪聲差分線間隔距離方式布線 話，串?dāng)_噪聲稍偏離零噪聲點(diǎn)，即為正噪聲或負(fù)噪聲，但幅值不會太大。
[0011] 若差分線按平行走線交錯(cuò)布線的話，當(dāng)PCB壓合出現(xiàn)管控誤差時(shí)，兩信號層之間 的偏移總是向一個(gè)方向，因此，交錯(cuò)差分線必然會存在交錯(cuò)前后兩段串?dāng)_噪聲幅值相同，極 性相反現(xiàn)象，其總串?dāng)_噪聲相互抵消。
[0012] 因此，在layout設(shè)計(jì)時(shí)，我們建議按交錯(cuò)平行方式布線，即按Dual Stripline平行走線交錯(cuò)布線方式布線，且保持兩差分對中心距即Center-to-Center Spacing=W+S-lmil，即可讓串?dāng)_噪聲為零點(diǎn)，同時(shí)也可有效抑制PCB加工時(shí)由于工藝誤差 引起的噪聲增大，有效的提升信號傳輸質(zhì)量。
[0013] 本發(fā)明的有益效果是： 讓串?dāng)_噪聲為零點(diǎn)，同時(shí)也可有效抑制PCB加工時(shí)由于工藝誤差引起的噪聲增大，有 效的提升信號傳輸質(zhì)量；有效改進(jìn)了高速信號質(zhì)量，提高了產(chǎn)品設(shè)計(jì)的性價(jià)比。

【專利附圖】

【附圖說明】
[0014] 附圖1是信號噪聲產(chǎn)生原理示意圖。
[0015] 附圖2是信號線空間與噪聲極性變化關(guān)系示意圖。
[0016] 附圖3是零噪聲差分線間隔距離圖。
[0017] 附圖4是Dual Stripline平行走線交錯(cuò)布線方式示意圖。
[0018] 附圖5是偏移與兩信號之間串?dāng)_噪聲關(guān)系。

【具體實(shí)施方式】
[0019] 本文提出的一種減少Dual Stripline走線串?dāng)_影響的設(shè)計(jì)方法主要思想是：對 于信號層相鄰的長距離傳輸平行走線，采用交錯(cuò)平行方式走線，如圖4所示，其保持兩差分 對Center-to-Center Spacing=W+S-lmil，即可讓串?dāng)_噪聲為零點(diǎn)，從而有些降低相鄰信號 層之間的噪聲影響。其方法分析原理如下： 通過對Dual Stripline走線進(jìn)行仿真，發(fā)現(xiàn)其信號串?dāng)_噪聲產(chǎn)生原因及噪聲極性變化 趨勢如圖1和2所示。
[0020] 從圖1、2可知，當(dāng)上下兩層信號線極性相同，即上下層兩信號線P line to P line，N line to N line時(shí)，信號串?dāng)_噪聲為正極性，當(dāng)信號線極性相反，即上下層兩信號 線P line to N line時(shí)，信號串?dāng)_噪聲為負(fù)極性，其中在上下兩對差分線由左向右移動，即 由原來相同極性（P line to P line)向相反極性移動時(shí)，中間必然會出現(xiàn)零噪聲點(diǎn)，而此 零噪聲點(diǎn)的位置為：上下兩層信號線之間的Center to Center Spacing :W+S-lmil，如圖3 所示。當(dāng)上下層兩差分對按圖3方式layout時(shí)，其串?dāng)_噪聲最小。
[0021] 隨著信號線移動方向不同，零噪聲點(diǎn)將有兩個(gè)，因此，根據(jù)信號線移動方向和兩零 點(diǎn)噪聲，對于平行走線的Dual Stripline信號線，我們也可按照圖4交錯(cuò)方式布線。
[0022] 為減少上下兩層差分對串?dāng)_噪聲影響，layout設(shè)計(jì)可參考圖3或圖4方式布線， 但對于圖3布線方式容易受PCB工藝影響，而降低噪聲抑制能力。即在PCB加工制作兩信 號層之間通過PP進(jìn)行壓合事，由于工藝管控誤差，兩差分線center to center間距往往會 稍微偏離W+S-lmil的要求，舉例如下，若線寬W為6mil，S空間為5mil，零噪聲點(diǎn)的center to center距離為W+S-lmil=6+5-l=10mil，若考慮板廠加工壓合工藝誤差，則實(shí)際center to center距離為9或llmil，這樣按照圖3方式布線話，串?dāng)_噪聲稍偏離零噪聲點(diǎn)，即為正 噪聲或負(fù)噪聲，但幅值不會太大。
[0023] 若差分線按圖4交錯(cuò)方式布線話，當(dāng)PCB壓合出現(xiàn)管控誤差時(shí)，兩信號層之間的 偏移總是向一個(gè)方向，因此，交錯(cuò)差分線必然會存在交錯(cuò)前后兩段串?dāng)_噪聲幅值相同，極性 相反現(xiàn)象，其總串?dāng)_噪聲相互抵消。如圖5所示。
[0024] 因此，在layout設(shè)計(jì)時(shí)，我們建議按交錯(cuò)平行方式布線，即按圖4方式布線，且保 持兩差分對中心距即Center-t〇-Center Spacing=W+S_lmil，即可讓串?dāng)_噪聲為零點(diǎn)，同時(shí) 也可有效抑制PCB加工時(shí)由于工藝誤差引起的噪聲增大，有效的提升信號傳輸質(zhì)量。
[0025] 注：W為差分線寬，S為差分對內(nèi)空間。
【權(quán)利要求】
1. 一種減少Dual Stripline走線串?dāng)_影響的設(shè)計(jì)方法，其特征在于對于信號 層相鄰的長距離傳輸平行走線，采用交錯(cuò)平行方式走線，且保持兩差分對中心距為 Center-t〇-Center Spacing=W+S_lmil〇
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于當(dāng)上下兩層信號線極性相同時(shí)，信號串?dāng)_ 噪聲為正極性；當(dāng)信號線極性相反時(shí)，信號串?dāng)_噪聲為負(fù)極性，其中當(dāng)上下兩層信號間之間 的Center to Center Spacing :W+S_lmil時(shí)，信號串?dāng)_噪聲最小為0。
3. 根據(jù)權(quán)利要求2所述的方法，其特征在于隨著信號線移動方向不同，零噪聲點(diǎn)將有 兩個(gè)。
4. 根據(jù)權(quán)利要求2或3所述的方法，其特征在于當(dāng)PCB壓合出現(xiàn)管控誤差時(shí)，兩信號 層之間的偏移總是向一個(gè)方向，使得交錯(cuò)差分線必然會存在交錯(cuò)前后兩段串?dāng)_噪聲幅值相 同，極性相反現(xiàn)象，其總串?dāng)_噪聲相互抵消。
【文檔編號】G06F17/50GK104102787SQ201410353562
【公開日】2014年10月15日 申請日期:2014年7月23日 優(yōu)先權(quán)日:2014年7月23日
【發(fā)明者】武寧, 吳福寬 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司