一種電路圖設(shè)計(jì)芯片管腳交換方法
【專利摘要】本發(fā)明公開了一種電路圖設(shè)計(jì)芯片管腳交換方法，包括步驟：S10，針對(duì)芯片中需要進(jìn)行交換的管腳按照最優(yōu)出線方式出線，并按第一順序生成管腳名稱和對(duì)應(yīng)的初始網(wǎng)絡(luò)名稱的關(guān)系列表A；S20，將外部需要連接到芯片進(jìn)行管腳交換的信號(hào)布線到芯片出線處附近，與管腳出線形成可識(shí)別順序的對(duì)應(yīng)關(guān)系區(qū)域，并按第一順序生成各信號(hào)對(duì)應(yīng)的信號(hào)網(wǎng)絡(luò)名稱列表B；S30，根據(jù)列表A和列表B的內(nèi)容把原理圖中芯片管腳端對(duì)應(yīng)的初始網(wǎng)絡(luò)名稱變更為目標(biāo)網(wǎng)絡(luò)名稱，使得變更后的目標(biāo)網(wǎng)絡(luò)名稱按第一順序排列時(shí)對(duì)應(yīng)于列表B。本發(fā)明有效提高了PCB布線的布通率，極大提高了管腳交換列表生成效率,而且有效保證了管腳交換的正確性。本發(fā)明可廣泛應(yīng)用于電路圖設(shè)計(jì)。
【專利說明】一種電路圖設(shè)計(jì)芯片管腳交換方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路圖設(shè)計(jì)領(lǐng)域，尤其涉及一種電路圖管腳交換方法。

【背景技術(shù)】
[0002]隨著科技的發(fā)展，目前在電子線路設(shè)計(jì)中芯片管腳數(shù)和設(shè)計(jì)密度日益增多，電子線路設(shè)計(jì)難度越來越大，大部分電子線路設(shè)計(jì)都需要針對(duì)某些芯片進(jìn)行管腳網(wǎng)絡(luò)交換，以適應(yīng)線路設(shè)計(jì)的物理空間需求。目前設(shè)計(jì)流程一般是采用先設(shè)計(jì)好電路原理圖，然后再導(dǎo)入到PCB設(shè)計(jì)中進(jìn)行，但管腳交換需求是在PCB設(shè)計(jì)過程中根據(jù)布局和布線和信號(hào)流向等綜合因素考量后提出，需要提交更改報(bào)告至原理圖端，傳統(tǒng)方式由人工逐一分析哪些管腳需要交換，然后編寫成報(bào)告，當(dāng)需要交換的芯片管腳數(shù)量多達(dá)幾百，甚至上千個(gè)時(shí)，人工處理已經(jīng)很難完成交換邏輯，并且無法保證正確性。
[0003]例如Xilinx Virtex-6 FPGA芯片管腳數(shù)達(dá)到1156個(gè)，信號(hào)連接方向沒有規(guī)則，如果不進(jìn)行管腳交換而按當(dāng)前信號(hào)連接關(guān)系，PCB布通率非常低；而且需要增加相應(yīng)層面以保證布通率，帶來成本的上升。


【發(fā)明內(nèi)容】

[0004]為了解決上述技術(shù)問題，本發(fā)明的目的是提供一種可以提高電路布通率、節(jié)省成本、方便快捷的管腳交換方法。
[0005]本發(fā)明所采用的技術(shù)方案是:
一種電路圖設(shè)計(jì)芯片管腳交換方法，其包括步驟:
S10，針對(duì)芯片中需要進(jìn)行交換的管腳按照最優(yōu)出線方式出線，并按第一順序生成管腳名稱和對(duì)應(yīng)的初始網(wǎng)絡(luò)名稱的關(guān)系列表A ；
S20，將外部需要連接到芯片進(jìn)行管腳交換的信號(hào)布線到芯片出線處附近，與管腳出線形成可識(shí)別順序的對(duì)應(yīng)關(guān)系區(qū)域，并按第一順序生成各信號(hào)對(duì)應(yīng)的信號(hào)網(wǎng)絡(luò)名稱列表B ；S30，根據(jù)列表A和列表B的內(nèi)容把原理圖中芯片管腳端對(duì)應(yīng)的初始網(wǎng)絡(luò)名稱變更為目標(biāo)網(wǎng)絡(luò)名稱，使得變更后的目標(biāo)網(wǎng)絡(luò)名稱按第一順序排列時(shí)對(duì)應(yīng)于列表B。
[0006]優(yōu)選的，步驟SlO中所述最優(yōu)出線方式為:將管腳信號(hào)直接拉出至芯片外圍。
[0007]優(yōu)選的，步驟SlO中所述第一順序?yàn)?從上到下順序或從下到上順序或從左到右順序或從右到左順序或順時(shí)針順序或逆時(shí)針順序。
[0008]優(yōu)選的，步驟S30中所述目標(biāo)網(wǎng)絡(luò)名稱對(duì)應(yīng)于列表B為:目標(biāo)網(wǎng)絡(luò)名稱按第一順序排列與列表B相同。
[0009]優(yōu)選的，所述步驟S10包括子步驟:S11，通過PCB設(shè)計(jì)軟件內(nèi)置腳本接口直接獲取列表A。
[0010]優(yōu)選的，所述步驟S20包括子步驟:S21，通過PCB設(shè)計(jì)軟件內(nèi)置腳本接口直接獲取列表B。
[0011]本發(fā)明的有益效果是:本發(fā)明一種電路圖設(shè)計(jì)芯片管腳交換方法通過將走線分解為兩個(gè)部分，兩部分走線之間形成一個(gè)可識(shí)別布線關(guān)系順序的區(qū)域，然后通過整合兩端順序，生成管腳交換列表，此方法極大提高了管腳交換列表生成效率，代替了原有人工逐一查找編寫列表的方法，而且有效保證了管腳交換的正確性，提高了 PCB布線的布通率，使得PCB布線方便快捷。
[0012]本發(fā)明可廣泛應(yīng)用于電路圖設(shè)計(jì)。

【專利附圖】

【附圖說明】
[0013]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步說明:
圖1是本發(fā)明步驟S1 —種實(shí)施例的示意圖；
圖2是本發(fā)明步驟S20 —種實(shí)施例的示意圖；
圖3是本發(fā)明步驟S30 —種實(shí)施例的示意圖。

【具體實(shí)施方式】
[0014]需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0015]一種電路圖設(shè)計(jì)芯片管腳交換方法，其包括步驟:
S10，針對(duì)芯片I中需要進(jìn)行交換的管腳按照最優(yōu)出線方式出線，并按第一順序生成管腳名稱和對(duì)應(yīng)的初始網(wǎng)絡(luò)名稱的關(guān)系列表A。針對(duì)芯片I中可進(jìn)行交換的管腳2按照最優(yōu)出線方式走線，不需要考慮信號(hào)流向，這樣可以充分利用芯片的布線通道。通常最優(yōu)出線方式只需將管腳信號(hào)拉出至芯片I外圍即可(如圖1所示)。當(dāng)然，最優(yōu)出線方式根據(jù)具體電路布線的情況不同，比如有時(shí)候需要將芯片管腳2引出線到不同的層面。如圖1所示，芯片I管腳D37.53至D37.59按照從上到下順序排列，其與對(duì)應(yīng)的初始網(wǎng)絡(luò)名稱關(guān)系列表A如下:

【權(quán)利要求】
1.一種電路圖設(shè)計(jì)芯片管腳交換方法，其特征在于，其包括步驟: S10，針對(duì)芯片中需要進(jìn)行交換的管腳按照最優(yōu)出線方式出線，并按第一順序生成管腳名稱和對(duì)應(yīng)的初始網(wǎng)絡(luò)名稱的關(guān)系列表A ； S20，將外部需要連接到芯片進(jìn)行管腳交換的信號(hào)布線到芯片出線處附近，與管腳出線形成可識(shí)別順序的對(duì)應(yīng)關(guān)系區(qū)域，并按第一順序生成各信號(hào)對(duì)應(yīng)的信號(hào)網(wǎng)絡(luò)名稱列表B ； S30，根據(jù)列表A和列表B的內(nèi)容把原理圖中芯片管腳端對(duì)應(yīng)的初始網(wǎng)絡(luò)名稱變更為目標(biāo)網(wǎng)絡(luò)名稱，使得變更后的目標(biāo)網(wǎng)絡(luò)名稱按第一順序排列時(shí)對(duì)應(yīng)于列表B。
2.根據(jù)權(quán)利要求1所述的一種電路圖設(shè)計(jì)芯片管腳交換方法，其特征在于，步驟SlO中所述最優(yōu)出線方式為:將管腳信號(hào)直接拉出至芯片外圍。
3.根據(jù)權(quán)利要求1所述的一種電路圖設(shè)計(jì)芯片管腳交換方法，其特征在于，步驟SlO中所述第一順序?yàn)?從上到下順序或從下到上順序或從左到右順序或從右到左順序或順時(shí)針順序或逆時(shí)針順序。
4.根據(jù)權(quán)利要求1所述的一種電路圖設(shè)計(jì)芯片管腳交換方法，其特征在于，步驟S30中所述目標(biāo)網(wǎng)絡(luò)名稱對(duì)應(yīng)于列表B為:目標(biāo)網(wǎng)絡(luò)名稱按第一順序排列與列表B相同。
5.根據(jù)權(quán)利要求1所述的一種電路圖設(shè)計(jì)芯片管腳交換方法，其特征在于，所述步驟SlO包括子步驟: SI I，通過PCB設(shè)計(jì)軟件內(nèi)置腳本接口直接獲取列表A。
6.根據(jù)權(quán)利要求1所述的一種電路圖設(shè)計(jì)芯片管腳交換方法，其特征在于，所述步驟S20包括子步驟: S21，通過PCB設(shè)計(jì)軟件內(nèi)置腳本接口直接獲取列表B。
【文檔編號(hào)】G06F17/50GK104200011SQ201410401489
【公開日】2014年12月10日 申請(qǐng)日期:2014年8月14日 優(yōu)先權(quán)日:2014年8月14日
【發(fā)明者】郭東勝, 蔣學(xué)東 申請(qǐng)人:深圳市興森快捷電路科技股份有限公司, 廣州興森快捷電路科技有限公司, 宜興硅谷電子科技有限公司