一種星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了一種星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，采用自刷新設(shè)計(jì)提高仲裁電路自身抗單粒子能力，采用系統(tǒng)復(fù)位程序自主切換減少切機(jī)次數(shù)，克服了傳統(tǒng)切機(jī)系統(tǒng)自身單粒子防護(hù)少，切機(jī)頻繁的缺點(diǎn)。由于SRAM工藝的FPGA在空間環(huán)境中敏感容易發(fā)生單粒子事件，高等級(jí)反熔絲FPGA價(jià)格高昂不易采購，本發(fā)明中不使用FPGA，采用簡潔的數(shù)字電路實(shí)現(xiàn)，控制了設(shè)備成本，提高了可靠性，具有價(jià)格經(jīng)濟(jì)、可靠性好的特點(diǎn)。
【專利說明】一種星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于衛(wèi)星星上電子【技術(shù)領(lǐng)域】，特別涉及一種星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)。

【背景技術(shù)】
[0002] 星載計(jì)算機(jī)是衛(wèi)星星上電子系統(tǒng)的核心部件，通常需要負(fù)責(zé)整星的管理與控制任 務(wù)，其可靠性直接影響整星的可靠性。大量在軌衛(wèi)星的運(yùn)行情況表明，由于受空間環(huán)境的影 響，即使采取了一系列抗輻射措施，星載計(jì)算機(jī)系統(tǒng)還是不可避免的會(huì)受空間環(huán)境因素影 響出現(xiàn)邏輯異?；蚴В瑸榱舜_保整星的安全可靠，星載計(jì)算機(jī)通常采用主備機(jī)雙機(jī)備份 的方式。
[0003] 星載計(jì)算機(jī)系統(tǒng)復(fù)位可以在一定程度上排除突發(fā)的可恢復(fù)故障。當(dāng)復(fù)位不能解除 故障時(shí)，可通過切機(jī)來排除。實(shí)際應(yīng)用情況表明，切機(jī)雖然可以有效排除故障，但也帶來了 當(dāng)前工作的星載計(jì)算機(jī)工作數(shù)據(jù)的丟失。因此，從整星連續(xù)可靠運(yùn)行的角度出發(fā)，希望在保 證故障出校有效排除的基礎(chǔ)上盡量減少切機(jī)次數(shù)。
[0004] 現(xiàn)有的星載計(jì)算機(jī)切機(jī)主要通過看門狗檢測狗咬信號(hào)的累積出現(xiàn)次數(shù)，只要累積 達(dá)到2次或3次，就進(jìn)行自主主備切換。
[0005] 申請(qǐng)?zhí)?01010298019. 0,發(fā)明名稱為《一種基于FPGA的星載計(jì)算機(jī)自主切機(jī)系 統(tǒng)》的中國發(fā)明專利雖然解決了故障下自主切機(jī)的問題，但是，第一，該專利沒有對(duì)仲裁電 路本身的抗單粒子能力進(jìn)行設(shè)計(jì)上的考慮，當(dāng)仲裁電路本身發(fā)生單粒子翻轉(zhuǎn)時(shí)，整個(gè)切機(jī) 電路將出現(xiàn)非預(yù)期的輸出，導(dǎo)致系統(tǒng)故障；第二，該專利采用價(jià)格較高的FPGA進(jìn)行設(shè)計(jì)，性 價(jià)比不高。
[0006] 在空間環(huán)境中，單粒子事件對(duì)電子產(chǎn)品的應(yīng)用有極大影響，主要空間單粒子翻轉(zhuǎn) 現(xiàn)象。為適應(yīng)空間輻照環(huán)境，星載計(jì)算機(jī)通常為雙機(jī)或多機(jī)設(shè)計(jì)，在當(dāng)班機(jī)故障到一定程度 后，通過切機(jī)電路進(jìn)行當(dāng)班機(jī)切換，從而提高系統(tǒng)抗單粒子事件能力。傳統(tǒng)的切機(jī)設(shè)計(jì)在功 能上能夠?qū)崿F(xiàn)故障下自主切機(jī)，但忽視了仲裁電路本身發(fā)生單粒子翻轉(zhuǎn)的風(fēng)險(xiǎn)，如果構(gòu)成 切機(jī)電路的FPGA及中小規(guī)模集成電路自身發(fā)生單粒子翻轉(zhuǎn)風(fēng)險(xiǎn)將導(dǎo)致系統(tǒng)異常出現(xiàn)比如 非正常切機(jī)等異常結(jié)果。
[0007]


【發(fā)明內(nèi)容】
為了解決現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明提供了一種星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，能 夠提高仲裁電路自身抗單粒子能力，減少切機(jī)次數(shù)，克服了傳統(tǒng)切機(jī)系統(tǒng)自身單粒子防護(hù) 少，易誤觸發(fā)切機(jī)的缺點(diǎn)。
[0008] 為了達(dá)到上述目的，本發(fā)明采取了以下技術(shù)方案： 一種星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，所述星載計(jì)算機(jī)采用雙機(jī)冷備份機(jī)制，所述系統(tǒng)包 括處理器最小系統(tǒng)、切機(jī)邏輯電路、穩(wěn)態(tài)觸發(fā)器以及主備切換繼電器電路；處理器最小系統(tǒng) 包括CPU電路；切機(jī)邏輯電路包括N個(gè)D觸發(fā)器、一個(gè)定時(shí)器、一個(gè)與門和一個(gè)或門，其中， N>2, D觸發(fā)器D1的D端接5V上拉，上一個(gè)D觸發(fā)器的Q輸入端連接下一個(gè)D觸發(fā)器的D 端，CPU的復(fù)位信號(hào)輸入到四個(gè)D觸發(fā)器的CLK端，定時(shí)器的Q輸出端連接N個(gè)D觸發(fā)器的 R端，N個(gè)D觸發(fā)器的Q輸入端分別連接到與門、或門，與門的輸出端連接穩(wěn)態(tài)觸發(fā)器，或門 的輸出端連接定時(shí)器的RST端，穩(wěn)態(tài)觸發(fā)器的輸出端連接主備切換繼電器電路；當(dāng)CPU產(chǎn)生 復(fù)位信號(hào)，D觸發(fā)器D1檢測到脈沖后輸出端Q輸出高電平，同時(shí)Q輸出到定時(shí)器的RST端， 定時(shí)器開始計(jì)時(shí)；當(dāng)CPU在定時(shí)器設(shè)定的時(shí)間內(nèi)發(fā)出N次復(fù)位，N個(gè)D觸發(fā)器輸出高電平通 過與門后送出給穩(wěn)態(tài)觸發(fā)器，穩(wěn)態(tài)觸發(fā)器輸出正脈沖驅(qū)動(dòng)主備切換繼電器實(shí)現(xiàn)星載計(jì)算機(jī) 主切備操作。
[0009] 其中，所述處理器小系統(tǒng)包括CPU、SRAM、看門狗電路、處理邏輯電路以及非易失閃 存NorFlash ;程序存儲(chǔ)于Norflash，運(yùn)行在SRAM中；為防止單粒子翻轉(zhuǎn)損壞執(zhí)行程序引發(fā) 故障，程序存儲(chǔ)N份在Norflash中，每次復(fù)位將自動(dòng)切換地址尋找下一份程序運(yùn)行，N份程 序采用環(huán)形存儲(chǔ)。
[0010] 本發(fā)明的有益效果是：本發(fā)明提出的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，采用自刷新設(shè) 計(jì)提高仲裁電路自身抗單粒子能力，采用系統(tǒng)復(fù)位程序自主切換減少切機(jī)次數(shù)，克服了傳 統(tǒng)切機(jī)系統(tǒng)自身單粒子防護(hù)少，切機(jī)頻繁的缺點(diǎn)。由于SRAM工藝的FPGA在空間環(huán)境中敏 感容易發(fā)生單粒子事件，高等級(jí)反熔絲FPGA價(jià)格高昂不易采購，本發(fā)明中不使用FPGA，采 用簡潔的數(shù)字電路實(shí)現(xiàn)，控制了設(shè)備成本提高了可靠性，具有價(jià)格經(jīng)濟(jì)、可靠性好的特點(diǎn)。

【專利附圖】

【附圖說明】
[0011] 圖1是本發(fā)明的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)的處理器最小系統(tǒng)框圖； 圖2是本發(fā)明的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)的結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0012] 下面結(jié)合【專利附圖】

【附圖說明】及【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)一步說明。
[0013] 如附圖1所示，本發(fā)明的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)的處理器小系統(tǒng)包括中 央處理器單元CPU、靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM、看門狗電路、處理邏輯電路以及非易失 閃存NorFlash。星載計(jì)算機(jī)采用雙機(jī)冷備份機(jī)制，單機(jī)以處理器為核心，將程序存儲(chǔ)于 Norflash，運(yùn)行在SRAM中。為防止單粒子翻轉(zhuǎn)損壞執(zhí)行程序引發(fā)故障，程序存儲(chǔ)四份在 Norflash中，每次復(fù)位將自動(dòng)切換地址尋找下一份程序運(yùn)行，四份程序采用環(huán)形存儲(chǔ)。采用 上述操作，可以盡可能地通過系統(tǒng)復(fù)位將故障消除，減少切機(jī)次數(shù)。當(dāng)在一定時(shí)間段檢測到 多次復(fù)位，系統(tǒng)認(rèn)為當(dāng)班單機(jī)不可信，進(jìn)行切機(jī)。切機(jī)邏輯電路對(duì)星載計(jì)算機(jī)發(fā)送的復(fù)位信 號(hào)進(jìn)行采集，通過邏輯電路處理后產(chǎn)生控制信號(hào)控制繼電器進(jìn)行主切備操作。
[0014] 以N=4為例來進(jìn)行說明，當(dāng)切機(jī)邏輯電路判斷到128秒內(nèi)（每份上電后一個(gè)全周期 操作時(shí)間需要32秒)星載計(jì)算機(jī)模塊復(fù)位超過4次(計(jì)算機(jī)系統(tǒng)存儲(chǔ)有4份程序，每復(fù)位一 次切換一份，如4份程序均異常復(fù)位則進(jìn)行切機(jī))，切機(jī)邏輯電路控制星載計(jì)算機(jī)電源繼電 器實(shí)現(xiàn)主切備。
[0015] 附圖2是本發(fā)明的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)的結(jié)構(gòu)圖，包括處理器最小系統(tǒng)、 切機(jī)邏輯電路、穩(wěn)態(tài)觸發(fā)器以及主備切換繼電器電路。處理器最小系統(tǒng)包括CPU電路，CPU 電路包括主份CPU和備份CPU。以N=4為例來進(jìn)行說明。切機(jī)邏輯電路包括4個(gè)D觸發(fā)器、 一個(gè)定時(shí)器、一個(gè)與門和一個(gè)或門，其中，D觸發(fā)器D1的D端接5V上拉，上一個(gè)D觸發(fā)器的 Q輸入端連接下一個(gè)D觸發(fā)器的D端，CPU復(fù)位信號(hào)輸入到四個(gè)D觸發(fā)器的CLK端，定時(shí)器 的Q輸出端連接四個(gè)D觸發(fā)器的R端，四個(gè)D觸發(fā)器的Q輸入端分別連接到與門、或門，與 門的輸出端連接穩(wěn)態(tài)觸發(fā)器，或門的輸出端連接定時(shí)器的RST端。穩(wěn)態(tài)觸發(fā)器的輸出端連 接主備切換繼電器電路。
[0016] 當(dāng)CPU產(chǎn)生復(fù)位信號(hào)，D觸發(fā)器D1檢測到脈沖后輸出高電平到輸出端Q，同時(shí)Q輸 出到定時(shí)器Counter的RST端，定時(shí)器Counter開始計(jì)數(shù)。定時(shí)器設(shè)置為128秒。
[0017] 當(dāng)CPU在128秒內(nèi)發(fā)出四次復(fù)位，四個(gè)D觸發(fā)器輸出高電平通過與門后送出給穩(wěn) 態(tài)觸發(fā)器（74LS123)，穩(wěn)態(tài)觸發(fā)器74LS123輸出160 ± 10ms正脈沖驅(qū)動(dòng)磁保持繼電器實(shí)現(xiàn)星 載計(jì)算機(jī)主切備。
[0018] D觸發(fā)器是發(fā)明中實(shí)現(xiàn)邏輯的關(guān)鍵，在軌較容易發(fā)生空間單粒子翻轉(zhuǎn)。本發(fā)明通過 巧妙組合避免了單粒子翻轉(zhuǎn)事件造成切機(jī)開關(guān)誤觸發(fā)。任意一個(gè)D觸發(fā)器發(fā)生單粒子翻轉(zhuǎn) 時(shí)(輸出"0"，翻轉(zhuǎn)為" 1")，由于輸出采用了與門，不會(huì)誤觸發(fā)切機(jī)開關(guān)，同時(shí)，任意D觸發(fā) 器輸出端Q為" 1"將使能定時(shí)器，在128秒定時(shí)器計(jì)時(shí)結(jié)束后系統(tǒng)將4個(gè)D觸發(fā)器輸出狀 態(tài)刷新清"0"。
[0019] 由于SRAM工藝的FPGA在空間環(huán)境中敏感容易發(fā)生單粒子事件，高等級(jí)反熔絲 FPGA價(jià)格高昂不易采購，本發(fā)明中不使用FPGA，采用簡潔的數(shù)字電路實(shí)現(xiàn)，控制了設(shè)備成 本提商了可罪性。
[0020] 在微小衛(wèi)星"快、好、省"的指導(dǎo)思想下，本發(fā)明從系統(tǒng)設(shè)計(jì)入手，采用自刷新設(shè)計(jì) 提高仲裁電路自身抗單粒子能力，采用系統(tǒng)復(fù)位程序自主切換減少切機(jī)次數(shù)，克服了傳統(tǒng) 切機(jī)系統(tǒng)自身單粒子防護(hù)少，切機(jī)頻繁的缺點(diǎn)。本發(fā)明具有價(jià)格經(jīng)濟(jì)、可靠性好的特點(diǎn)。
[0021] 以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定 本發(fā)明的具體實(shí)施只局限于這些說明。對(duì)于本發(fā)明所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在 不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的 保護(hù)范圍。
【權(quán)利要求】
1. 一種星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，所述星載計(jì)算機(jī)采用雙機(jī)冷備份機(jī)制，其特征在 于，所述系統(tǒng)包括處理器最小系統(tǒng)、切機(jī)邏輯電路、穩(wěn)態(tài)觸發(fā)器以及主備切換繼電器電路； 處理器最小系統(tǒng)包括CPU電路；切機(jī)邏輯電路包括N個(gè)D觸發(fā)器、一個(gè)定時(shí)器、一個(gè)與門和 一個(gè)或門，其中，N>2, D觸發(fā)器D1的D端接5V上拉，上一個(gè)D觸發(fā)器的Q輸入端連接下一 個(gè)D觸發(fā)器的D端，CPU的復(fù)位信號(hào)輸入到N個(gè)D觸發(fā)器的CLK端，定時(shí)器的Q輸出端連接 N個(gè)D觸發(fā)器的R端，N個(gè)D觸發(fā)器的Q輸入端分別連接到與門、或門，與門的輸出端連接穩(wěn) 態(tài)觸發(fā)器，或門的輸出端連接定時(shí)器的RST端，穩(wěn)態(tài)觸發(fā)器的輸出端連接主備切換繼電器 電路；當(dāng)CPU產(chǎn)生復(fù)位信號(hào)，D觸發(fā)器D1檢測到脈沖后輸出端Q輸出高電平，同時(shí)Q輸出到 定時(shí)器的RST端，定時(shí)器開始計(jì)時(shí)；當(dāng)CPU在定時(shí)器設(shè)定的時(shí)間內(nèi)發(fā)出N次復(fù)位，N個(gè)D觸 發(fā)器輸出高電平通過與門后送出給穩(wěn)態(tài)觸發(fā)器，穩(wěn)態(tài)觸發(fā)器輸出正脈沖驅(qū)動(dòng)主備切換繼電 器實(shí)現(xiàn)星載計(jì)算機(jī)主切備操作。
2. 根據(jù)權(quán)利要求1所述的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，其特征在于：所述處理器小 系統(tǒng)包括CPU、SRAM、看門狗電路、處理邏輯電路以及非易失閃存NorFlash ;程序存儲(chǔ)于 Norflash，運(yùn)行在SRAM中；為防止單粒子翻轉(zhuǎn)損壞執(zhí)行程序引發(fā)故障，程序存儲(chǔ)N份在 Norflash中，每次復(fù)位將自動(dòng)切換地址尋找下一份程序運(yùn)行，N份程序采用環(huán)形存儲(chǔ)。
3. 根據(jù)權(quán)利要求2所述的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，其特征在于：所述N為大于等 于2的整數(shù)值。
4. 根據(jù)權(quán)利要求1所述的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，其特征在于：所述定時(shí)器設(shè)定 為大于等于32*N秒。
5. 根據(jù)權(quán)利要求1所述的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，其特征在于：所述穩(wěn)態(tài)觸發(fā)器 的型號(hào)是74LS123。
6. 根據(jù)權(quán)利要求1所述的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，其特征在于：穩(wěn)態(tài)觸發(fā)器輸出 160ms ± 10ms 正脈沖。
7. 根據(jù)權(quán)利要求1所述的星載計(jì)算機(jī)自刷新切機(jī)系統(tǒng)，其特征在于：所述主備切換繼 電器是磁保持繼電器。
【文檔編號(hào)】G06F11/16GK104216807SQ201410441551
【公開日】2014年12月17日 申請(qǐng)日期:2014年9月1日 優(yōu)先權(quán)日:2014年9月1日
【發(fā)明者】蒲衛(wèi)華 申請(qǐng)人:深圳航天東方紅海特衛(wèi)星有限公司