彈性先進(jìn)先出存儲(chǔ)器及存儲(chǔ)方法
【專利摘要】本發(fā)明公開了一種彈性先進(jìn)先出存儲(chǔ)器及存儲(chǔ)方法，應(yīng)用于USB3.0中，該存儲(chǔ)器采用主控制器開啟或者關(guān)閉讀控制器和寫控制器，采用寫控制器控制寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，為存儲(chǔ)體提供數(shù)據(jù)的寫地址，并將外部輸入的數(shù)據(jù)寫入存儲(chǔ)體，采用讀控制器控制讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，為存儲(chǔ)體提供數(shù)據(jù)的讀地址，并輸出存儲(chǔ)體中的數(shù)據(jù)，采用同步電路獲取寫計(jì)數(shù)器和讀計(jì)數(shù)器的地址值，并將地址值傳送給寫控制器和讀控制器，以進(jìn)行比較，同時(shí)，采用基于地址的握手邏輯來(lái)同步寫控制器和讀控制器的狀態(tài)信號(hào)，從而克服了現(xiàn)有技術(shù)中跨時(shí)鐘域數(shù)據(jù)傳輸不穩(wěn)定的問(wèn)題，進(jìn)而使得跨時(shí)鐘域數(shù)據(jù)傳輸更加可靠和穩(wěn)定。
【專利說(shuō)明】彈性先進(jìn)先出存儲(chǔ)器及存儲(chǔ)方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲(chǔ)器【技術(shù)領(lǐng)域】，尤其涉及一種彈性先進(jìn)先出存儲(chǔ)器及存儲(chǔ)方法。

【背景技術(shù)】
[0002]在PCI_E、USB3.0等高速通信協(xié)議中，高速鏈接兩端的器件時(shí)鐘通常是獨(dú)立的。當(dāng)一端的數(shù)據(jù)傳送到另一端時(shí)，數(shù)據(jù)和時(shí)鐘被恢復(fù)出來(lái)，由于恢復(fù)出來(lái)的時(shí)鐘和本地時(shí)鐘之間存在差異，所以業(yè)界通常會(huì)采取措施來(lái)彌補(bǔ)這種差異以保證數(shù)據(jù)的正確交換。在USB3.0中，協(xié)議規(guī)定使用彈性緩沖器(Elasticity buffer),并通過(guò)增加和刪除SKP命令集(SKPordered set)的方法來(lái)實(shí)現(xiàn)數(shù)據(jù)在兩個(gè)時(shí)鐘域間的交換。
[0003]在USB3.0規(guī)范中，鏈接兩端的時(shí)鐘精度要求為+/-300ppm，因此兩端的時(shí)鐘偏差之和可能為600ppm,加上SSC (Spread Spectrum Clocking,擴(kuò)頻時(shí)鐘)產(chǎn)生的5000ppm的偏差，最大的偏差總共為5600ppm。發(fā)送端口每354個(gè)符號(hào)發(fā)送一個(gè)SKP命令集，并且最多允許一次發(fā)送4個(gè)SKP命令集。接收機(jī)必須具備緩沖8個(gè)符號(hào)的能力，在USB3.0規(guī)范中，每一個(gè)SKP命令集包含兩個(gè)連續(xù)的SKP特殊編碼符號(hào)。
[0004]在進(jìn)行電路設(shè)計(jì)時(shí)，通常要考慮到跨時(shí)鐘域的電路設(shè)計(jì)問(wèn)題，比如亞穩(wěn)態(tài)等，現(xiàn)有技術(shù)中雖然采用SKP命令集的增加和刪除來(lái)消除兩端時(shí)鐘的頻率偏差，但是跨時(shí)鐘域數(shù)據(jù)傳輸仍然較不穩(wěn)定，從而使得跨時(shí)鐘域數(shù)據(jù)傳輸實(shí)現(xiàn)可靠和穩(wěn)定并不是一件容易的事情。


【發(fā)明內(nèi)容】

[0005]針對(duì)上述存在的問(wèn)題，本發(fā)明提供一種彈性先進(jìn)先出存儲(chǔ)器及存儲(chǔ)方法，應(yīng)用于USB3.0中，以克服現(xiàn)有技術(shù)中跨時(shí)鐘域數(shù)據(jù)傳輸不穩(wěn)定的問(wèn)題，從而使得跨時(shí)鐘域數(shù)據(jù)傳輸更加可靠和穩(wěn)定。
[0006]為了實(shí)現(xiàn)上述目的，本發(fā)明采取的技術(shù)方案為:
[0007]—種彈性先進(jìn)先出存儲(chǔ)器，應(yīng)用于USB3.0中，其中，包括:主控制器、寫控制器、讀控制器、寫計(jì)數(shù)器、讀計(jì)數(shù)器、存儲(chǔ)體、同步電路和握手邏輯；
[0008]所述主控制器電性連接所述寫控制器和所述讀控制器，所述主控制器開啟或者關(guān)閉所述寫控制器和所述讀控制器；
[0009]所述寫控制器電性連接所述寫計(jì)數(shù)器和所述存儲(chǔ)體，所述寫控制器控制所述寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，且所述寫控制器將外部輸入的數(shù)據(jù)寫入所述存儲(chǔ)體；
[0010]所述讀控制器電性連接所述讀計(jì)數(shù)器和所述存儲(chǔ)體，所述讀控制器控制所述讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，且所述讀控制器輸出所述存儲(chǔ)體中的數(shù)據(jù)；
[0011]所述寫計(jì)數(shù)器電性連接所述存儲(chǔ)體，所述寫計(jì)數(shù)器為所述存儲(chǔ)體提供數(shù)據(jù)的寫地址；
[0012]所述讀計(jì)數(shù)器電性連接所述存儲(chǔ)體，所述讀計(jì)數(shù)器為所述存儲(chǔ)體提供數(shù)據(jù)的讀地址；
[0013]所述同步電路電性連接所述寫計(jì)數(shù)器、所述讀計(jì)數(shù)器、所述寫控制器和所述讀控制器，所述同步電路獲取所述寫計(jì)數(shù)器和所述讀計(jì)數(shù)器的地址值，并將所述地址值傳送給所述寫控制器和所述讀控制器；
[0014]所述握手邏輯電性連接所述寫控制器和所述讀控制器，所述握手邏輯將所述寫控制器的狀態(tài)信號(hào)同步到所述讀控制器。
[0015]上述的彈性先進(jìn)先出存儲(chǔ)器，其中，所述讀控制器和所述寫控制器均具有寄存功倉(cāng)泛。
[0016]上述的彈性先進(jìn)先出存儲(chǔ)器，其中，所述讀控制器和所述寫控制器均具有比較功倉(cāng)泛。
[0017]上述的彈性先進(jìn)先出存儲(chǔ)器，其中，所述寫控制器具有刪除和插入SKP命令集功能，所述讀控制器具有插入SKP命令集功能。
[0018]上述的彈性先進(jìn)先出存儲(chǔ)器，其中，所述寫計(jì)數(shù)器和所述讀計(jì)數(shù)器均為格雷碼計(jì)數(shù)器。
[0019]上述的彈性先進(jìn)先出存儲(chǔ)器，其中，所述寫計(jì)數(shù)器和所述讀計(jì)數(shù)器的頻率為125GHz ο
[0020]上述的彈性先進(jìn)先出存儲(chǔ)器，其中，所述存儲(chǔ)體為異步存儲(chǔ)體。
[0021]上述的彈性先進(jìn)先出存儲(chǔ)器，其中，所述存儲(chǔ)體的數(shù)據(jù)位寬為40比特。
[0022]一種彈性先進(jìn)先出存儲(chǔ)方法，應(yīng)用于USB3.0中，其中，包括:
[0023]啟動(dòng)一寫控制器，所述寫控制器控制一寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，同時(shí)將外部輸入的數(shù)據(jù)存儲(chǔ)至以所述寫計(jì)數(shù)器的計(jì)數(shù)值為寫地址的存儲(chǔ)體中；
[0024]當(dāng)存儲(chǔ)體中存儲(chǔ)的數(shù)據(jù)占用所述存儲(chǔ)體的整個(gè)存儲(chǔ)空間的一半時(shí)，啟動(dòng)一讀控制器，所述讀控制器控制一讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，同時(shí)以所述讀計(jì)數(shù)器的計(jì)數(shù)值為讀地址從所述存儲(chǔ)體中讀出數(shù)據(jù)；
[0025]其中，啟動(dòng)所述讀控制器后，采用一握手邏輯將所述寫控制器的狀態(tài)信息同步到所述讀控制器，并將狀態(tài)信息與數(shù)據(jù)精確同步。
[0026]上述的彈性先進(jìn)先出存儲(chǔ)方法，其中，所述寫計(jì)數(shù)器和所述讀計(jì)數(shù)器通過(guò)一同步電路實(shí)時(shí)將寫地址值和讀地址值傳送至所述寫控制器和所述讀控制器，所述寫控制器和所述讀控制器比較所述寫地址值和所述讀地址值；
[0027]當(dāng)所述寫地址值與所述讀地址值之差接近所述存儲(chǔ)體的深度時(shí)，所述寫控制器產(chǎn)生滿信號(hào)，并在數(shù)據(jù)流中刪除SKP命令集；
[0028]當(dāng)所述寫地址值和所述讀地址值之差接近O時(shí)，所述讀控制器產(chǎn)生空信號(hào)，并在數(shù)據(jù)流中插入SKP命令集。
[0029]上述技術(shù)方案具有如下優(yōu)點(diǎn)或者有益效果:
[0030]本發(fā)明提供的彈性先進(jìn)先出存儲(chǔ)器，應(yīng)用于USB3.0中，該彈性先進(jìn)先出存儲(chǔ)器采用主控制器開啟或者關(guān)閉讀控制器和寫控制器，采用寫控制器控制寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，為存儲(chǔ)體提供數(shù)據(jù)的寫地址，并將外部輸入的數(shù)據(jù)寫入存儲(chǔ)體，采用讀控制器控制讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，為存儲(chǔ)體提供數(shù)據(jù)的讀地址，并輸出存儲(chǔ)體中的數(shù)據(jù)，采用同步電路獲取寫計(jì)數(shù)器和讀計(jì)數(shù)器的地址值，并將地址值傳送給寫控制器和讀控制器，以進(jìn)行比較，同時(shí)，采用握手邏輯同步寫控制器和讀控制器的狀態(tài)信號(hào)，由于握手邏輯是基于地址的同步握手方式，從而能夠?qū)崿F(xiàn)讀、寫時(shí)鐘域的精確同步，從而克服了現(xiàn)有技術(shù)中跨時(shí)鐘域數(shù)據(jù)傳輸不穩(wěn)定的問(wèn)題，進(jìn)而使得跨時(shí)鐘域數(shù)據(jù)傳輸更加可靠和穩(wěn)定；本發(fā)明提供的彈性先進(jìn)先出存儲(chǔ)器，能夠有效的在寫時(shí)鐘域和讀時(shí)鐘域間實(shí)現(xiàn)5Gbps的數(shù)據(jù)傳輸，并且通過(guò)了仿真驗(yàn)證、FPGA驗(yàn)證和 CM0S65nm、45nm流片驗(yàn)證,成功應(yīng)用于 Qualchip USB3.0MassStorge Demo 系統(tǒng)上。

【專利附圖】

【附圖說(shuō)明】
[0031]通過(guò)閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜形和優(yōu)點(diǎn)將會(huì)變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。
[0032]圖1是本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0033]實(shí)施例1:
[0034]圖1是本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器的結(jié)構(gòu)示意圖；如圖所示，本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器，應(yīng)用于USB3.0中，該彈性先進(jìn)先出存儲(chǔ)器包括:主控制器、寫控制器、讀控制器、寫計(jì)數(shù)器、讀計(jì)數(shù)器、存儲(chǔ)體、同步電路和握手邏輯；主控制器電性連接寫控制器和讀控制器，用以開啟或者關(guān)閉寫控制器和讀控制器；寫控制器電性連接寫計(jì)數(shù)器和存儲(chǔ)體，用以控制寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，并且將外部輸入的數(shù)據(jù)寫入存儲(chǔ)體中；讀控制器電性連接讀計(jì)數(shù)器和存儲(chǔ)體，用以控制讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，并且輸出存儲(chǔ)體中的數(shù)據(jù)；寫計(jì)數(shù)器電性連接存儲(chǔ)體，為存儲(chǔ)體提供數(shù)據(jù)的寫地址；讀計(jì)數(shù)器電性連接存儲(chǔ)體，為存儲(chǔ)體提供數(shù)據(jù)的讀地址；同步電路電性連接寫計(jì)數(shù)器、讀計(jì)數(shù)器、寫控制器和讀控制器，同步電路獲取寫計(jì)數(shù)器和讀計(jì)數(shù)器的地址值(寫計(jì)數(shù)器中的寫地址值和讀計(jì)數(shù)器中的讀地址值)，并將地址值傳送給寫控制器和讀控制器；握手邏輯電性連接寫控制器和讀控制器，用以將寫控制器的狀態(tài)信號(hào)同步到讀控制器。
[0035]在本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器中，寫控制器具有刪除和插入SKP命令集功能，讀控制器具有插入SKP命令集功能。
[0036]在本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器中，寫計(jì)數(shù)器和讀計(jì)數(shù)器均為格雷碼計(jì)數(shù)器，且計(jì)數(shù)頻率均為125GHz，采用格雷碼計(jì)數(shù)器能夠?qū)崿F(xiàn)地址同步時(shí)消除亞穩(wěn)態(tài)的負(fù)面影響。
[0037]在本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器中，存儲(chǔ)體為異步存儲(chǔ)體，且存儲(chǔ)體的數(shù)據(jù)位寬為40比特，從而符合USB3.0規(guī)范規(guī)定的傳輸速率5GHz。
[0038]在使用本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器進(jìn)行存儲(chǔ)時(shí)，主控制器開啟寫控制器，寫控制器控制寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，并且寫計(jì)數(shù)器的計(jì)數(shù)值作為存儲(chǔ)體的寫地址，寫控制器將外部輸入的數(shù)據(jù)通過(guò)該寫地址存儲(chǔ)到存儲(chǔ)體中；當(dāng)存儲(chǔ)體中存儲(chǔ)的數(shù)據(jù)占用整個(gè)存儲(chǔ)空間一半時(shí)(亦或略低于存儲(chǔ)空間的一半，也可高于存儲(chǔ)空間的一半)，主控制器開啟讀控制器，讀控制器控制讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，以讀計(jì)數(shù)器的計(jì)數(shù)值為讀地址，從存儲(chǔ)體中讀出相應(yīng)的數(shù)據(jù)。在讀寫控制器開始工作后，握手邏輯持續(xù)將寫控制器的狀態(tài)信號(hào)同步到讀控制器。
[0039]在此過(guò)程中，寫計(jì)數(shù)器和讀計(jì)數(shù)器還實(shí)時(shí)將其地址值傳送給同步電路，通過(guò)該同步電路進(jìn)行地址值穩(wěn)定后，將寫地址值和讀地址值傳送給寫控制器和讀控制器，寫控制器和讀控制器均進(jìn)行比較操作，當(dāng)寫地址值與讀地址值之差接近存儲(chǔ)體的深度時(shí)，業(yè)界認(rèn)為該存儲(chǔ)體將滿，從而使得寫控制器產(chǎn)生滿信號(hào)，寫控制器便在數(shù)據(jù)流中刪除SKP命令集；當(dāng)寫地址值和讀地址值相近或者相等時(shí)(即:寫地址值與讀地址值之差接近為O時(shí))，業(yè)界認(rèn)為該存儲(chǔ)體將空，從而使得讀控制器產(chǎn)生空信號(hào)，讀控制器便在數(shù)據(jù)流中插入SKP命令集；需要說(shuō)明的是，每次只刪除或者插入一個(gè)SKP命令集，SKP命令集為兩個(gè)字節(jié)，而輸入輸出的數(shù)據(jù)均為四個(gè)字節(jié)，因此，兩次增加或者刪除行為才能引起寫計(jì)數(shù)器、讀計(jì)數(shù)器的一次計(jì)數(shù)變化。
[0040]寫控制器控制SKP刪除，讀控制器控制SKP增加。不過(guò)，作為本設(shè)計(jì)的另一種方案，SKP的增加也可以在寫控制器中實(shí)現(xiàn)。
[0041]在使用本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器進(jìn)行存儲(chǔ)時(shí)，其中，握手邏輯的主要作用是:通過(guò)握手協(xié)議，解決寫時(shí)鐘域產(chǎn)生的信號(hào)到讀時(shí)鐘域的同步問(wèn)題，本發(fā)明的握手邏輯采用判斷地址的方法，以滿信號(hào)overflow的產(chǎn)生為例，其流程如下:(I)寫控制器檢測(cè)到存儲(chǔ)體滿，將當(dāng)前的寫計(jì)數(shù)器產(chǎn)生的寫地址鎖存到overflow地址寄存器overflowireg中，并在下一周期通過(guò)寫是時(shí)鐘域的滿請(qǐng)求寄存器產(chǎn)生滿請(qǐng)求信號(hào)overflow-rqt ； (2)讀時(shí)鐘域收到overflow_rqt信號(hào)，把overflow_wreg數(shù)據(jù)讀入到讀時(shí)鐘域的地址寄存器overflow-rreg中；(3)讀時(shí)鐘域比較overflow_rreg中的地址數(shù)據(jù)和讀控制器提供的當(dāng)前讀時(shí)鐘域的讀地址信號(hào)，當(dāng)兩地址(寫地址和讀地址)的值相等時(shí)，在當(dāng)前的讀時(shí)鐘周期內(nèi)產(chǎn)生一個(gè)時(shí)鐘周期的overflow信號(hào)，通過(guò)此方式，寫時(shí)鐘域的滿信號(hào)同步到讀時(shí)鐘域；⑷讀時(shí)鐘域的響應(yīng)寄存器產(chǎn)生響應(yīng)信號(hào)overf low-ack ； (5)寫時(shí)鐘域收到overflow-ack,則撤銷overflow-rqt信號(hào)；(6)讀時(shí)鐘域檢測(cè)到overflow-rqt已被撤銷，貝1J撤銷overf low-ack ； (7)寫時(shí)鐘域收到overf low-ack的撤銷,本次握手結(jié)束,等待下一次握手請(qǐng)求。通過(guò)這種的握手方式，狀態(tài)信號(hào)與數(shù)據(jù)流的對(duì)應(yīng)關(guān)系通過(guò)地址精確的對(duì)應(yīng)起來(lái)，實(shí)現(xiàn)輸出數(shù)據(jù)流中數(shù)據(jù)和狀態(tài)的精確同步，便于其它連接本存儲(chǔ)體的模塊根據(jù)二者作出正確的判斷和響應(yīng)。
[0042]綜上所述，本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器，采用主控制器開啟或者關(guān)閉讀控制器和寫控制器，采用寫控制器控制寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，為存儲(chǔ)體提供數(shù)據(jù)的寫地址，并將外部輸入的數(shù)據(jù)寫入存儲(chǔ)體，采用讀控制器控制讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，為存儲(chǔ)體提供數(shù)據(jù)的讀地址，并輸出存儲(chǔ)體中的數(shù)據(jù)，采用同步電路獲取寫計(jì)數(shù)器和讀計(jì)數(shù)器的地址值，并將地址值傳送給寫控制器和讀控制器，以進(jìn)行比較，同時(shí)，采用握手邏輯同步寫控制器和讀控制器的狀態(tài)信號(hào)，由于握手邏輯是基于地址的同步握手方式，從而能夠?qū)崿F(xiàn)讀、寫時(shí)鐘域的精確同步，從而克服了現(xiàn)有技術(shù)中跨時(shí)鐘域數(shù)據(jù)傳輸不穩(wěn)定的問(wèn)題，進(jìn)而使得跨時(shí)鐘域數(shù)據(jù)傳輸更加可靠和穩(wěn)定；本發(fā)明實(shí)施例1提供的彈性先進(jìn)先出存儲(chǔ)器，能夠有效的在寫時(shí)鐘域和讀時(shí)鐘域間實(shí)現(xiàn)5Gbps的數(shù)據(jù)傳輸，并且通過(guò)了仿真驗(yàn)證、FPGA驗(yàn)證和CM0S65nm、45nm 流片驗(yàn)證,成功應(yīng)用于 Qualchip USB3.0MassStorge Demo 系統(tǒng)上。
[0043]本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員結(jié)合現(xiàn)有技術(shù)以及上述實(shí)施例可以實(shí)現(xiàn)所述變化例，在此不予贅述。這樣的變化例并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。
[0044]以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種彈性先進(jìn)先出存儲(chǔ)器，應(yīng)用于USB3.0中，其特征在于，包括:主控制器、寫控制器、讀控制器、寫計(jì)數(shù)器、讀計(jì)數(shù)器、存儲(chǔ)體、同步電路和握手邏輯； 所述主控制器電性連接所述寫控制器和所述讀控制器，所述主控制器開啟或者關(guān)閉所述寫控制器和所述讀控制器； 所述寫控制器電性連接所述寫計(jì)數(shù)器和所述存儲(chǔ)體，所述寫控制器控制所述寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，且所述寫控制器將外部輸入的數(shù)據(jù)寫入所述存儲(chǔ)體； 所述讀控制器電性連接所述讀計(jì)數(shù)器和所述存儲(chǔ)體，所述讀控制器控制所述讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，且所述讀控制器輸出所述存儲(chǔ)體中的數(shù)據(jù)；所述寫計(jì)數(shù)器電性連接所述存儲(chǔ)體，所述寫計(jì)數(shù)器為所述存儲(chǔ)體提供數(shù)據(jù)的寫地址；所述讀計(jì)數(shù)器電性連接所述存儲(chǔ)體，所述讀計(jì)數(shù)器為所述存儲(chǔ)體提供數(shù)據(jù)的讀地址；所述同步電路電性連接所述寫計(jì)數(shù)器、所述讀計(jì)數(shù)器、所述寫控制器和所述讀控制器，所述同步電路獲取所述寫計(jì)數(shù)器和所述讀計(jì)數(shù)器的地址值，并將所述地址值傳送給所述寫控制器和所述讀控制器； 所述握手邏輯電性連接所述寫控制器和所述讀控制器，所述握手邏輯將所述寫控制器的狀態(tài)信號(hào)同步到所述讀控制器。
2.如權(quán)利要求1所述的彈性先進(jìn)先出存儲(chǔ)器，其特征在于，所述讀控制器和所述寫控制器均具有寄存功能。
3.如權(quán)利要求2所述的彈性先進(jìn)先出存儲(chǔ)器，其特征在于，所述讀控制器和所述寫控制器均具有比較功能。
4.如權(quán)利要求1所述的彈性先進(jìn)先出存儲(chǔ)器，其特征在于，所述寫控制器具有刪除和插入SKP命令集功能，所述讀控制器具有插入SKP命令集功能。
5.如權(quán)利要求1所述的彈性先進(jìn)先出存儲(chǔ)器，其特征在于，所述寫計(jì)數(shù)器和所述讀計(jì)數(shù)器均為格雷碼計(jì)數(shù)器。
6.如權(quán)利要求1所述的彈性先進(jìn)先出存儲(chǔ)器，其特征在于，所述寫計(jì)數(shù)器和所述讀計(jì)數(shù)器的頻率為125GHz。
7.如權(quán)利要求1所述的彈性先進(jìn)先出存儲(chǔ)器，其特征在于，所述存儲(chǔ)體為異步存儲(chǔ)體。
8.如權(quán)利要求1所述的彈性先進(jìn)先出存儲(chǔ)器，其特征在于，所述存儲(chǔ)體的數(shù)據(jù)位寬為40比特。
9.一種彈性先進(jìn)先出存儲(chǔ)方法，應(yīng)用于USB3.0中，其特征在于，包括: 啟動(dòng)一寫控制器，所述寫控制器控制一寫計(jì)數(shù)器進(jìn)行計(jì)數(shù)，同時(shí)將外部輸入的數(shù)據(jù)存儲(chǔ)至以所述寫計(jì)數(shù)器的計(jì)數(shù)值為寫地址的存儲(chǔ)體中； 當(dāng)存儲(chǔ)體中存儲(chǔ)的數(shù)據(jù)占用所述存儲(chǔ)體的整個(gè)存儲(chǔ)空間的一半時(shí)，啟動(dòng)一讀控制器，所述讀控制器控制一讀計(jì)數(shù)器進(jìn)行計(jì)數(shù)，同時(shí)以所述讀計(jì)數(shù)器的計(jì)數(shù)值為讀地址從所述存儲(chǔ)體中讀出數(shù)據(jù)； 其中，啟動(dòng)所述讀控制器后，采用一握手邏輯將所述寫控制器的狀態(tài)信息同步到所述讀控制器，并將狀態(tài)信息與數(shù)據(jù)精確同步。
10.如權(quán)利要求9所述的彈性先進(jìn)先出存儲(chǔ)方法，其特征在于，所述寫計(jì)數(shù)器和所述讀計(jì)數(shù)器通過(guò)一同步電路實(shí)時(shí)將寫地址值和讀地址值傳送至所述寫控制器和所述讀控制器，所述寫控制器和所述讀控制器比較所述寫地址值和所述讀地址值； 當(dāng)所述寫地址值與所述讀地址值之差接近所述存儲(chǔ)體的深度時(shí)，所述寫控制器產(chǎn)生滿信號(hào)，并在數(shù)據(jù)流中刪除SKP命令集； 當(dāng)所述寫地址值和所述讀地址值之差接近O時(shí)，所述讀控制器產(chǎn)生空信號(hào)，并在數(shù)據(jù)流中插入SKP命令集。
【文檔編號(hào)】G06F5/06GK104267925SQ201410491938
【公開日】2015年1月7日 申請(qǐng)日期:2014年9月23日 優(yōu)先權(quán)日:2014年9月23日
【發(fā)明者】曹富強(qiáng) 申請(qǐng)人:無(wú)錫華大國(guó)奇科技有限公司