基于多通道串行通訊的鏈?zhǔn)絪vg故障分級(jí)容錯(cuò)處理方法
【專利摘要】本發(fā)明公開了一種基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法，其特征在于，包括，S01,建立三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置；S02，鏈?zhǔn)絊VG單元模塊對(duì)自身故障的自動(dòng)檢測(cè)處理；S03，F(xiàn)PGA對(duì)多個(gè)鏈?zhǔn)絊VG單元模塊故障的并行處理；S04，DSP對(duì)故障統(tǒng)一處理；S05，重故障分級(jí)容錯(cuò)處理；S06，DSP發(fā)生死循環(huán)故障處理；S07，供電電源異常故障處理；本發(fā)明對(duì)基于多通道串行通訊的鏈?zhǔn)絊VG故障進(jìn)行分級(jí)處理，每級(jí)處理不同的故障，并進(jìn)行容錯(cuò)，處理及時(shí)，效率高。
【專利說(shuō)明】基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及SVG故障處理領(lǐng)域，尤其涉及一種基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)方法，及其適用的級(jí)聯(lián)鏈?zhǔn)焦β首儞Q系統(tǒng)。

【背景技術(shù)】
[0002]中高壓級(jí)聯(lián)鏈?zhǔn)絊VG(static var generator)系統(tǒng)結(jié)構(gòu)以及各部分協(xié)調(diào)穩(wěn)定工作十分復(fù)雜。由于級(jí)聯(lián)單元模塊數(shù)目較多，系統(tǒng)出現(xiàn)故障的概率也隨之升高。以單元模塊舉例來(lái)說(shuō)，若發(fā)生過(guò)壓、過(guò)溫等重故障，若保護(hù)不及時(shí)，將引起單個(gè)模塊驅(qū)動(dòng)器件致命性的損壞。若系統(tǒng)出現(xiàn)過(guò)壓過(guò)流等重故障，若保護(hù)策略不完善，將可能導(dǎo)致較多單元模塊以及系統(tǒng)其他配件嚴(yán)重?fù)p壞，造成重大經(jīng)濟(jì)損失。因此，中高壓級(jí)聯(lián)鏈?zhǔn)絊VG系統(tǒng)的故障保護(hù)設(shè)計(jì)極其重要；
現(xiàn)有技術(shù)中，對(duì)于鏈?zhǔn)絊VG故障處理一般由中央處理器統(tǒng)一監(jiān)測(cè)處理，監(jiān)測(cè)之后，處理不及時(shí)，中央處理器數(shù)據(jù)處理繁重，容易產(chǎn)生錯(cuò)誤。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提出一種基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法，該方法建立三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置，以DSP+FPGA作為核處理芯片，F(xiàn)PGA與多個(gè)單元模塊利用高可靠串行通訊協(xié)議進(jìn)行通信，采用兩根單模光纖相連。將鏈?zhǔn)絊VG系統(tǒng)的不同故障類型分三級(jí)進(jìn)行處理，每個(gè)等級(jí)對(duì)應(yīng)的故障處理權(quán)限具有科學(xué)合理的優(yōu)先級(jí)。并且充分考慮到DSP可能出現(xiàn)跑飛的故障，失去控制作用，增加了 DSP與FPGA的同步握手信號(hào)，采用FPGA監(jiān)測(cè)同步握手信號(hào)的機(jī)制來(lái)使得該裝置具有容錯(cuò)能力。
[0004]一種基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法，包括，
S01,建立三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置:三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置包括若干鏈?zhǔn)絊VG單元模塊、DSP和FPGA，連接DSP和FPGA，建立鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理的中央處理器；
FPGA實(shí)現(xiàn)多通道串行通訊任務(wù)；
FPGA與鏈?zhǔn)絊VG單元模塊進(jìn)行光纖連接，均使用兩根單模光纖連接，采用串行通訊協(xié)議，完成對(duì)單元故障的解碼識(shí)別；
FPGA通過(guò)數(shù)據(jù)總線以及1 口與DSP連接，進(jìn)行命令與數(shù)據(jù)傳輸，由DSP實(shí)現(xiàn)鏈?zhǔn)絊VG故障統(tǒng)一處理，建立三級(jí)故障容錯(cuò)處理裝置；
S02，鏈?zhǔn)絊VG單元模塊對(duì)自身故障的自動(dòng)檢測(cè)處理為三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置的第三級(jí):
自身故障的自動(dòng)檢測(cè)處理具體包括:鏈?zhǔn)絊VG單元模塊對(duì)通過(guò)光纖接收到的信號(hào)進(jìn)行高低電平時(shí)長(zhǎng)甄別，時(shí)長(zhǎng)超過(guò)一幀數(shù)據(jù)時(shí)，信號(hào)恒為高或低，則為通訊故障；鏈?zhǔn)絊VG單元模塊實(shí)時(shí)監(jiān)測(cè)母線電壓數(shù)據(jù)，當(dāng)母線電壓數(shù)據(jù)超過(guò)額定值時(shí)為單元過(guò)壓；當(dāng)監(jiān)測(cè)IGBT工作電流超過(guò)額定工作電流時(shí)則為驅(qū)動(dòng)故障；當(dāng)監(jiān)測(cè)IGBT工作溫度大于設(shè)定溫度時(shí)則為過(guò)溫；監(jiān)測(cè)到通訊故障、單元過(guò)壓、驅(qū)動(dòng)故障和過(guò)溫，三級(jí)保護(hù)單元(鏈?zhǔn)絊VG單元模塊的保護(hù)單元)封鎖輸出，同時(shí)把故障按位形式通過(guò)串行光纖傳輸給第二級(jí)進(jìn)行處理。。
[0005]S03, FPGA對(duì)多個(gè)鏈?zhǔn)絊VG單元模塊故障的并行處理位于鏈?zhǔn)絊VG故障容錯(cuò)處理裝置第二級(jí):通過(guò)串行通訊協(xié)議對(duì)故障信息進(jìn)行解碼，當(dāng)串行數(shù)據(jù)位變?yōu)镮時(shí)則認(rèn)為數(shù)據(jù)位的對(duì)應(yīng)位有故障，對(duì)所有鏈?zhǔn)絊VG單元模塊的故障位檢測(cè)匯總，任何一個(gè)單元故障位為I時(shí)，F(xiàn)PGA對(duì)故障位進(jìn)行一幀時(shí)間濾波，已保證不是誤讀，當(dāng)濾波后故障信息依舊在，對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令，同時(shí)將故障信息上傳至DSP ；
S04，主控制器DSP對(duì)故障統(tǒng)一處理為鏈?zhǔn)絊VG故障容錯(cuò)處理裝置的第一級(jí):FPGA通過(guò)1 口(輸入輸出接口)與DSP連接，設(shè)置DSP管腳為中斷管腳，當(dāng)FPGA的1由低變高時(shí)，DSP進(jìn)入中斷，在中斷中進(jìn)行故障信息讀取，封鎖DSP發(fā)送給所有單元的數(shù)據(jù)，同時(shí)控制中間繼電器分?jǐn)郤VG入線斷路器，并給出報(bào)警信號(hào)，使故障指示燈閃爍。
[0006]S05，重故障分級(jí)容錯(cuò)處理:FPGA接收到SVG在運(yùn)行中發(fā)生的系統(tǒng)過(guò)流、過(guò)壓故障時(shí)，由FPGA首先對(duì)裝置發(fā)出封鎖脈沖命令，同時(shí)DSP通過(guò)重故障中斷處理，輸出斷路器跳閘命令，同時(shí)再次對(duì)所有單元發(fā)出封鎖驅(qū)動(dòng)脈沖命令；
S06，DSP發(fā)生死循環(huán)故障處理:FPGA通過(guò)檢測(cè)DSP實(shí)時(shí)同步握手信號(hào)，判斷DSP工作狀態(tài)，若DSP發(fā)生死循環(huán)故障時(shí)，F(xiàn)PGA將對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并輸出斷路器跳閘命令；
S07，供電電源異常故障處理:FPGA對(duì)UPS和雙路220V供電電源進(jìn)行監(jiān)測(cè)，若監(jiān)測(cè)到供電電源異常，F(xiàn)PGA將對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并輸出斷路器跳閘命令。
[0007]由FPGA實(shí)現(xiàn)多通道串行通訊任務(wù)，F(xiàn)PGA與每個(gè)單元模塊均采用兩根單模光纖進(jìn)行交互通訊。其可靠串行通訊協(xié)議包括同步碼、起始位、地址位、有效信息以及校驗(yàn)位。其中，同步碼采用特殊編碼用于同步信號(hào)檢測(cè)，且同步碼還具有將每幀有效數(shù)據(jù)隔開的作用。起始位表征數(shù)據(jù)起始位置，地址位用于區(qū)分單元模塊物理位置。從鏈?zhǔn)絊VG單元模塊輸出至FPGA的有效信息包括單元狀態(tài)以及單元故障自檢信息，從FPGA輸出至鏈?zhǔn)絊VG單元模塊的有效信息包括PWM以及脈沖封鎖信號(hào)。校驗(yàn)位為CRC循環(huán)冗余校驗(yàn)結(jié)果。FPGA與單元遵循上述串行通訊協(xié)議進(jìn)行編解碼，實(shí)現(xiàn)多通道通信，對(duì)單元運(yùn)行狀態(tài)進(jìn)行實(shí)時(shí)監(jiān)測(cè)。
[0008]根據(jù)本發(fā)明的故障處理方法，鏈?zhǔn)絊VG單元模塊對(duì)自身故障的自檢處理位于該故障容錯(cuò)處理裝置的第三級(jí)，若發(fā)生如單元過(guò)壓、過(guò)流、IGBT過(guò)溫、驅(qū)動(dòng)、通訊故障時(shí)，鏈?zhǔn)絊VG單元模塊首先自行封鎖驅(qū)動(dòng)脈沖，同時(shí)將故障信息按協(xié)議上傳至主控制器FPGA。
[0009]根據(jù)本發(fā)明的故障處理方法，主控制器FPGA對(duì)多個(gè)單元模塊故障的并行處理位于該故障容錯(cuò)處理裝置的第二級(jí)，通過(guò)串行通訊協(xié)議對(duì)故障信息進(jìn)行解碼，確定對(duì)應(yīng)單元發(fā)生故障時(shí)，首先對(duì)SVG系統(tǒng)中所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令，同時(shí)將此故障信息上傳至DSP。
[0010]主控制器DSP對(duì)故障統(tǒng)一處理位于該故障容錯(cuò)處理裝置的第一級(jí)，F(xiàn)PGA將故障信號(hào)傳輸至DSP，DSP進(jìn)入重故障中斷處理，輸出斷路器跳閘命令同時(shí)再次對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令。此外，DSP通過(guò)總線從FPGA讀取并記錄具體故障信息，用于人機(jī)界面故障查詢。
[0011 ] 主控制器FPGA檢測(cè)到SVG在運(yùn)行中發(fā)生的系統(tǒng)過(guò)流、過(guò)壓故障等，由FPGA首先對(duì)裝置發(fā)出封鎖脈沖命令，同時(shí)DSP進(jìn)入重故障中斷處理，發(fā)出跳閘命令同時(shí)再次對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令。
[0012]主控制器FPGA通過(guò)檢測(cè)DSP實(shí)時(shí)同步握手信號(hào)，判斷DSP工作狀態(tài)，若DSP跑飛時(shí)，F(xiàn)PGA檢測(cè)到同步信號(hào)丟失后，將對(duì)所有單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并發(fā)出斷路器跳閘命令。由于DSP可能存在跑飛狀態(tài)，當(dāng)DSP跑飛后，整個(gè)系統(tǒng)將處于失控狀態(tài)。由于DSP處于故障處理的第一級(jí)，DSP跑飛后將無(wú)法處理任何故障，因此添加FPGA對(duì)DSP的同步握手十分必要。FPGA此時(shí)可替代DSP，變?yōu)楣收咸幚淼牡谝患?jí)，具有封鎖脈沖和跳閘權(quán)限。此處添加的同步握手機(jī)制，使得該故障處理裝置具備容錯(cuò)能力，也大大提高了裝置的可靠性。
[0013]主控制器FPGA對(duì)UPS以及供電電源進(jìn)行監(jiān)測(cè)，若監(jiān)測(cè)到供電電源異常，F(xiàn)PGA將對(duì)所有單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并發(fā)出斷路器跳閘命令。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明包括以下有益效果:
1、由于鏈?zhǔn)絊VG中由于單元數(shù)量多，故障率高，本發(fā)明對(duì)基于多通道串行通訊的鏈?zhǔn)絊VG故障進(jìn)行分級(jí)處理，每級(jí)處理不同的故障，并進(jìn)行容錯(cuò)，處理及時(shí)，效率高，同時(shí)重故障、DSP發(fā)生死循環(huán)、供電電源異常均進(jìn)行了分級(jí)容錯(cuò)處理，能夠分級(jí)容錯(cuò)處理各種故障，故障處理效率高，分級(jí)處理響應(yīng)速度快；SVG單元、FPGA、DSP分級(jí)協(xié)作，故障處理分級(jí)清楚，處理響應(yīng)策略簡(jiǎn)單效率高，F(xiàn)PGA、DSP協(xié)同控制作為本發(fā)明鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理裝置的中央處理器，將故障處理分流，不同的故障處理動(dòng)作明確，故障容錯(cuò)處理準(zhǔn)確性高。
[0015]2、，第三級(jí)保護(hù)在單元故障產(chǎn)生時(shí)能及時(shí)對(duì)故障進(jìn)行處理。
[0016]3、第三級(jí)故障處理減輕了中央處理器二級(jí)，一級(jí)的其他功能處理時(shí)間。
[0017]4、第二級(jí)的故障匯總分類使如干單元故障順序排列，故障類型與位置清晰，二級(jí)保護(hù)使所有單元脈沖都能同時(shí)封鎖，不會(huì)使設(shè)置產(chǎn)生連鎖損壞。
[0018]5、第一級(jí)的統(tǒng)一處理以及連接液晶屏顯示使用戶知道設(shè)備的運(yùn)行狀態(tài)和故障信肩、O

【專利附圖】

【附圖說(shuō)明】
[0019]圖1是本發(fā)明基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法流程圖；
圖2三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置示意圖；
圖3是串行通訊協(xié)議不意圖；
圖4是1KV鏈?zhǔn)絊VG拓?fù)浣Y(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0020]下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。
[0021]以1KV每相12鏈級(jí)聯(lián)鏈?zhǔn)絊VG系統(tǒng)為例，給出本發(fā)明【具體實(shí)施方式】示例。
[0022]如圖1所示，一種基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法，包括以下步驟，
S01,建立三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置:三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置包括若干鏈?zhǔn)絊VG單元模塊、DSP和FPGA，三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置如圖2所示，連接DSP和FPGA，建立鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理的中央處理器；
FPGA實(shí)現(xiàn)多通道串行通訊任務(wù)； FPGA與鏈?zhǔn)絊VG單元模塊進(jìn)行光纖連接，均使用兩根單模光纖連接，采用串行通訊協(xié)議，完成對(duì)單元故障的解碼識(shí)別；
FPGA通過(guò)數(shù)據(jù)總線以及1 口與DSP連接，進(jìn)行命令與數(shù)據(jù)傳輸，由DSP實(shí)現(xiàn)鏈?zhǔn)絊VG故障統(tǒng)一處理，建立三級(jí)故障容錯(cuò)處理裝置；
S02，鏈?zhǔn)絊VG單元模塊對(duì)自身故障的自動(dòng)檢測(cè)處理為三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置的第三級(jí):
自身故障的自動(dòng)檢測(cè)處理具體包括:鏈?zhǔn)絊VG單元模塊對(duì)通過(guò)光纖接收到的信號(hào)進(jìn)行高低電平時(shí)長(zhǎng)甄別，時(shí)長(zhǎng)超過(guò)一幀數(shù)據(jù)時(shí)，信號(hào)恒為高或低，則為通訊故障；鏈?zhǔn)絊VG單元模塊實(shí)時(shí)監(jiān)測(cè)母線電壓數(shù)據(jù)，當(dāng)母線電壓數(shù)據(jù)超過(guò)額定值時(shí)為單元過(guò)壓；當(dāng)監(jiān)測(cè)IGBT工作電流超過(guò)額定工作電流時(shí)則為驅(qū)動(dòng)故障；當(dāng)監(jiān)測(cè)IGBT工作溫度大于設(shè)定溫度時(shí)則為過(guò)溫；監(jiān)測(cè)到通訊故障、單元過(guò)壓、驅(qū)動(dòng)故障和過(guò)溫，三級(jí)保護(hù)單元(鏈?zhǔn)絊VG單元模塊的保護(hù)單元)封鎖輸出，同時(shí)把故障按位形式通過(guò)串行光纖傳輸給第二級(jí)進(jìn)行處理。
[0023]S03, FPGA對(duì)多個(gè)鏈?zhǔn)絊VG單元模塊故障的并行處理位于鏈?zhǔn)絊VG故障容錯(cuò)處理裝置第二級(jí):通過(guò)串行通訊協(xié)議對(duì)故障信息進(jìn)行解碼，當(dāng)串行數(shù)據(jù)位變?yōu)镮時(shí)則認(rèn)為數(shù)據(jù)位的對(duì)應(yīng)位有故障，對(duì)所有鏈?zhǔn)絊VG單元模塊的故障位檢測(cè)匯總，任何一個(gè)單元故障位為I時(shí)，F(xiàn)PGA對(duì)故障位進(jìn)行一幀時(shí)間濾波，已保證不是誤讀，當(dāng)濾波后故障信息依舊在，對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令，同時(shí)將故障信息上傳至DSP ；
S04，主控制器DSP對(duì)故障統(tǒng)一處理為鏈?zhǔn)絊VG故障容錯(cuò)處理裝置的第一級(jí):FPGA通過(guò)1 口與DSP連接，設(shè)置DSP管腳為中斷管腳，當(dāng)FPGA的1由低變高時(shí)，DSP進(jìn)入中斷，在中斷中進(jìn)行故障信息讀取，封鎖DSP發(fā)送給所有單元的數(shù)據(jù)，同時(shí)控制中間繼電器分?jǐn)郤VG入線斷路器，并給出報(bào)警信號(hào)，使故障指示燈閃爍。
[0024]S05，重故障分級(jí)容錯(cuò)處理:FPGA接收到SVG在運(yùn)行中發(fā)生的系統(tǒng)過(guò)流、過(guò)壓故障時(shí)，由FPGA首先對(duì)裝置發(fā)出封鎖脈沖命令，同時(shí)DSP通過(guò)重故障中斷處理，輸出斷路器跳閘命令，同時(shí)再次對(duì)所有單元發(fā)出封鎖驅(qū)動(dòng)脈沖命令；
S06，DSP發(fā)生死循環(huán)故障處理:FPGA通過(guò)檢測(cè)DSP實(shí)時(shí)同步握手信號(hào)，判斷DSP工作狀態(tài)，若DSP發(fā)生死循環(huán)故障時(shí)，F(xiàn)PGA將對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并輸出斷路器跳閘命令；
S07，供電電源異常故障處理:FPGA對(duì)UPS和雙路220V供電電源進(jìn)行監(jiān)測(cè)，若監(jiān)測(cè)到供電電源異常，F(xiàn)PGA將對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并輸出斷路器跳閘命令。
[0025]由FPGA實(shí)現(xiàn)多通道串行通訊任務(wù)，F(xiàn)PGA與每個(gè)單元模塊均采用兩根單模光纖進(jìn)行交互通訊。如圖3所示，其可靠串行通訊協(xié)議包括同步碼、起始位、地址位、有效信息以及校驗(yàn)位。其中，同步碼可采用特殊編碼用于同步信號(hào)檢測(cè)，且同步碼還具有將每幀有效數(shù)據(jù)隔開的作用。起始位表征數(shù)據(jù)起始位置，地址位用于區(qū)分單元模塊物理位置。從鏈?zhǔn)絊VG單元模塊輸出至FPGA的有效信息包括單元狀態(tài)以及單元故障自檢信息，從FPGA輸出至鏈?zhǔn)絊VG單元模塊的有效信息包括PWM以及脈沖封鎖信號(hào)。校驗(yàn)位為CRC循環(huán)冗余校驗(yàn)結(jié)果。FPGA與單元遵循上述串行通訊協(xié)議進(jìn)行編解碼，實(shí)現(xiàn)多通道通信，對(duì)單元運(yùn)行狀態(tài)進(jìn)行實(shí)時(shí)監(jiān)測(cè)。
[0026]1KV級(jí)聯(lián)鏈?zhǔn)絊VG系統(tǒng)其基本拓?fù)浣Y(jié)構(gòu)如圖4所示，每相由12個(gè)獨(dú)立的H橋單元模塊串聯(lián)構(gòu)成。主控制器以DSP+FPGA為核處理器，其中DSP選用TI F28335，F(xiàn)PGA選用Altera EP3C25F484，單元模塊控制器中采用EP3C35Q240作為核芯片。如本例中，三相共有36個(gè)單元模塊，因此主控制器與單元模塊共采用36*2=72根單模光纖相連，一共形成36路串行通信通道。DSP與FPGA直接采用數(shù)據(jù)與地址總線相連，此外還增加了同步握手信號(hào)以及重故障中斷硬件連線。主控器FPGA與單元模塊的通訊格式按照如圖3的通訊格式，從單元模塊發(fā)送至FPGA數(shù)據(jù)格式為:取十六進(jìn)制數(shù)據(jù)bc52作為同步碼，連續(xù)發(fā)送兩個(gè)16bitbc52進(jìn)行同步；設(shè)置4bit地址位，用于區(qū)分單元位置；有效信息中包含Sbit單元電壓，4bit故障狀態(tài)為，每bit分別代表過(guò)壓、過(guò)流、過(guò)溫、驅(qū)動(dòng)故障；校驗(yàn)位共包含16bit的CRC冗余校驗(yàn)碼。
[0027]從主控FPGA發(fā)送至單元模塊的數(shù)據(jù)格式為:取十六進(jìn)制數(shù)據(jù)bc52作為同步碼，連續(xù)發(fā)送兩個(gè)16bit bc52進(jìn)行同步；設(shè)置4bit地址位，用于區(qū)分單元位置；有效信息共12bit，每4bit分別代表上橋壁IGBT驅(qū)動(dòng)信號(hào)、下橋壁IGBT驅(qū)動(dòng)信號(hào)、單元封鎖信號(hào)；校驗(yàn)位共包含16bit的CRC冗余校驗(yàn)碼。
[0028]按照上述通訊協(xié)議約定，上下行數(shù)據(jù)每一個(gè)數(shù)據(jù)幀包含64bit，設(shè)置其傳輸速率為10M，因此傳輸每一個(gè)數(shù)據(jù)幀的時(shí)間為12.8us。
[0029]假設(shè)在系統(tǒng)運(yùn)行過(guò)程中，舉例A相第3個(gè)單元發(fā)生直流母線過(guò)壓故障。在單元模塊控制板判斷到A3過(guò)壓故障后，首先封鎖A3單元的驅(qū)動(dòng)脈沖，同時(shí)將該故障信息上傳至主控。主控FPGA通過(guò)解碼獲知A3單元過(guò)壓故障，在排除誤判等因素確定故障信息后，將對(duì)系統(tǒng)所有單元發(fā)出脈沖封鎖命令。同時(shí)主控FPGA通過(guò)硬件連線將該故障輸出至DSP故障中斷引腳，DSP在進(jìn)入故障中斷后首先發(fā)出跳閘斷電和脈沖封鎖命令，隨后進(jìn)入故障查詢階段。通過(guò)地址與數(shù)據(jù)總線向FPGA查詢對(duì)應(yīng)故障單元信息，并對(duì)故障信息進(jìn)行濾波后存儲(chǔ)，便于人機(jī)界面顯示。同時(shí)FPGA對(duì)所有單元故障信息的處理是并行機(jī)制，因此任一單元或多個(gè)單元同時(shí)故障，均不會(huì)影響FPGA的準(zhǔn)確判斷。
[0030]上述設(shè)置將單元模塊故障自檢設(shè)定在故障處理的第三級(jí)，將主控制器FPGA設(shè)定在故障處理的第二級(jí)，將主控制器DSP設(shè)定在故障處理的第一級(jí)。因此，在對(duì)單元模塊故障的處理時(shí)，本故障處理裝置嚴(yán)格按照分級(jí)順序動(dòng)作。
[0031]然而鏈?zhǔn)絊VG運(yùn)行過(guò)程中除單元故障外，還可能會(huì)出現(xiàn)許多系統(tǒng)級(jí)故障，常規(guī)的故障如過(guò)壓、過(guò)流故障，其他配件如變壓器、風(fēng)機(jī)、CT/PT故障等等，均屬于系統(tǒng)級(jí)故障。當(dāng)主控制器FPGA檢測(cè)到系統(tǒng)故障時(shí)，由FPGA首先對(duì)裝置發(fā)出封鎖脈沖命令，同時(shí)DSP進(jìn)重故障中斷，發(fā)出跳閘命令同時(shí)再次對(duì)所有單元發(fā)出封鎖驅(qū)動(dòng)脈沖命令。以此來(lái)實(shí)現(xiàn)對(duì)系統(tǒng)級(jí)故障的處理與保護(hù)。
[0032]為防止DSP出現(xiàn)跑飛導(dǎo)致系統(tǒng)失控，主控制器FPGA與DSP之間設(shè)置硬件連線，DSP輸出固定頻率的同步信號(hào)至FPGA，F(xiàn)PGA通過(guò)檢測(cè)DSP實(shí)時(shí)同步握手信號(hào)，判斷DSP運(yùn)行狀態(tài)，若DSP跑飛時(shí)，F(xiàn)PGA將檢測(cè)到同步信號(hào)丟失后，對(duì)所有單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并發(fā)出斷路器跳閘命令。此時(shí)FPGA替代DSP，變?yōu)楣收咸幚淼牡谝患?jí)，具有封鎖脈沖和跳閘斷電權(quán)限。
[0033]為防止主控制器供電電源出現(xiàn)異常掉電或者供電不穩(wěn)等故障，導(dǎo)致FPGA與DSP均無(wú)法正常運(yùn)行，進(jìn)而系統(tǒng)失控。利用FPGA工作頻率高，對(duì)信號(hào)電平變化沿檢測(cè)反應(yīng)靈敏的特點(diǎn)，采用FPGA對(duì)主控制器(FPGA+DSP)供電電源進(jìn)行監(jiān)控，若監(jiān)測(cè)到供電電源異常，F(xiàn)PGA將對(duì)所有單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令以及切斷斷路器跳閘命令。
[0034] 本領(lǐng)域內(nèi)的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行改動(dòng)或變型的設(shè)計(jì)但不脫離本發(fā)明的思想和范圍。因此，如果本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同的技術(shù)范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法，其特征在于，包括， SOl,建立三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置:連接DSP和FPGA，建立鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理的中央處理器； 所述FPGA用于實(shí)現(xiàn)多通道串行通訊任務(wù)； 所述FPGA與鏈?zhǔn)絊VG單元模塊進(jìn)行光纖連接，采用串行通訊協(xié)議，完成對(duì)單元故障的解碼識(shí)別； FPGA通過(guò)數(shù)據(jù)總線和1 口與DSP連接，進(jìn)行命令與數(shù)據(jù)傳輸，故障由FPGA匯總分類傳輸給DSP，由DSP實(shí)現(xiàn)鏈?zhǔn)絊VG故障動(dòng)作； S02，鏈?zhǔn)絊VG單元模塊對(duì)自身故障的自動(dòng)檢測(cè)處理為所述三級(jí)鏈?zhǔn)絊VG故障容錯(cuò)處理裝置的第三級(jí): 所述自身故障的自動(dòng)檢測(cè)處理具體包括:鏈?zhǔn)絊VG單元模塊對(duì)通過(guò)光纖接收到的信號(hào)進(jìn)行高低電平時(shí)長(zhǎng)甄別，時(shí)長(zhǎng)超過(guò)一幀數(shù)據(jù)時(shí)，信號(hào)恒為高或低，則為通訊故障；鏈?zhǔn)絊VG單元模塊實(shí)時(shí)監(jiān)測(cè)母線電壓數(shù)據(jù)，當(dāng)母線電壓數(shù)據(jù)超過(guò)額定值時(shí)為單元過(guò)壓；當(dāng)監(jiān)測(cè)IGBT工作電流超過(guò)額定工作電流時(shí)則為驅(qū)動(dòng)故障；當(dāng)監(jiān)測(cè)IGBT工作溫度大于設(shè)定溫度時(shí)則為過(guò)溫；監(jiān)測(cè)到所述通訊故障、單元過(guò)壓、驅(qū)動(dòng)故障和過(guò)溫時(shí)，三級(jí)保護(hù)單元封鎖輸出，同時(shí)把故障按位形式通過(guò)串行光纖傳輸給第二級(jí)進(jìn)行處理； S03，F(xiàn)PGA對(duì)多個(gè)鏈?zhǔn)絊VG單元模塊故障的并行處理位于鏈?zhǔn)絊VG故障容錯(cuò)處理裝置第二級(jí):通過(guò)串行通訊協(xié)議對(duì)故障信息進(jìn)行解碼，當(dāng)串行數(shù)據(jù)位變?yōu)镮時(shí)則判定所述數(shù)據(jù)位的對(duì)應(yīng)位有故障，對(duì)所有鏈?zhǔn)絊VG單元模塊的故障位檢測(cè)匯總，任何一個(gè)單元故障位為I時(shí)，F(xiàn)PGA對(duì)所述故障位進(jìn)行一幀時(shí)間濾波，當(dāng)濾波后故障信息依舊在,對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令，將所述故障信息上傳至DSP ； S04，DSP對(duì)故障統(tǒng)一處理為所述鏈?zhǔn)絊VG故障容錯(cuò)處理裝置的第一級(jí):FPGA通過(guò)1 口與DSP連接，設(shè)置DSP管腳為中斷管腳，當(dāng)FPGA的1由低變高時(shí)，DSP進(jìn)入中斷，在中斷中進(jìn)行故障信息讀取，封鎖DSP發(fā)送給所有單元的數(shù)據(jù)，同時(shí)控制中間繼電器分?jǐn)郤VG入線斷路器，并給出報(bào)警信號(hào)； S05，重故障分級(jí)容錯(cuò)處理:FPGA接收到SVG在運(yùn)行中發(fā)生的系統(tǒng)過(guò)流、過(guò)壓故障時(shí)，由FPGA首先對(duì)裝置發(fā)出封鎖脈沖命令，同時(shí)DSP通過(guò)重故障中斷處理，輸出斷路器跳閘命令，同時(shí)再次對(duì)所有單元發(fā)出封鎖驅(qū)動(dòng)脈沖命令； S06，DSP發(fā)生死循環(huán)故障處理:FPGA通過(guò)檢測(cè)DSP實(shí)時(shí)同步握手信號(hào)，判斷DSP工作狀態(tài)，若DSP發(fā)生死循環(huán)故障時(shí)，F(xiàn)PGA將對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并輸出斷路器跳閘命令； S07，供電電源異常故障處理:FPGA對(duì)UPS和雙路220V供電電源進(jìn)行監(jiān)測(cè)，若監(jiān)測(cè)到供電電源異常，F(xiàn)PGA將對(duì)所有鏈?zhǔn)絊VG單元模塊發(fā)出封鎖驅(qū)動(dòng)脈沖命令并輸出斷路器跳閘命令。
2.根據(jù)權(quán)利要求1所述的一種基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法，其特征在于， SOl所述串行通訊協(xié)議包括同步碼、起始位、地址位、有效信息以及校驗(yàn)位；所述同步碼采用特殊編碼用于同步信號(hào)檢測(cè)，所述同步碼將每幀有效數(shù)據(jù)隔開；所述起始位表征數(shù)據(jù)起始位置，地址位用于區(qū)分單元模塊物理位置；從鏈?zhǔn)絊VG單元模塊輸出至FPGA的有效信息包括單元狀態(tài)以及單元故障自檢信息，從FPGA輸出至鏈?zhǔn)絊VG單元模塊的有效信息包括PWM以及脈沖封鎖信號(hào)；校驗(yàn)位為CRC循環(huán)冗余校驗(yàn)結(jié)果； FPGA與鏈?zhǔn)絊VG單元模塊遵循串行通訊協(xié)議進(jìn)行編解碼，實(shí)現(xiàn)多通道通信，對(duì)單元運(yùn)行狀態(tài)進(jìn)行實(shí)時(shí)監(jiān)測(cè)。
3.根據(jù)權(quán)利要求1所述的一種基于多通道串行通訊的鏈?zhǔn)絊VG故障分級(jí)容錯(cuò)處理方法，其特征在于，SOl所述FPGA與若干鏈?zhǔn)絊VG單元模塊進(jìn)行光纖連接，均使用兩根單模光纖連接。
【文檔編號(hào)】G06F11/07GK104391756SQ201410593708
【公開日】2015年3月4日 申請(qǐng)日期:2014年10月29日 優(yōu)先權(quán)日:2014年10月29日
【發(fā)明者】楊立軍, 楊婷, 楊志, 鄒積勇, 毛宇陽(yáng), 季石斌, 吳新兵 申請(qǐng)人:威凡智能電氣高科技有限公司