一種并行化矩陣求逆硬件裝置的實現(xiàn)方法
【專利摘要】本發(fā)明公開了一種并行化矩陣求逆硬件裝置的實現(xiàn)方法，根據(jù)輸入待求逆矩陣的維數(shù)確定脈動陣列的總體架構，對不同類型的處理單元進行了算法描述與功能分析，并設計了各處理單元的內部結構，實現(xiàn)了對數(shù)據(jù)的并行化處理。本發(fā)明提出的并行化矩陣求逆硬件裝置的實現(xiàn)方法，設計了基于改進Givens旋轉的矩陣求逆脈動陣列，避免平方根運算的同時去掉大量除法運算，降低了算法復雜度，能有效節(jié)省硬件資源，同時整個矩陣求逆過程采用并行化處理，能有效提高矩陣求逆的硬件實現(xiàn)速度。本發(fā)明可以應用于無線通信、信號處理以及數(shù)值計算等領域矩陣求逆問題的硬件實現(xiàn)。
【專利說明】一種并行化矩陣求逆硬件裝置的實現(xiàn)方法

【技術領域】
[0001] 本發(fā)明屬于信號處理領域，特別涉及一種并行化矩陣求逆硬件裝置的實現(xiàn)方法。

【背景技術】
[0002] 隨著無線通信技術的不斷發(fā)展，用戶對通信系統(tǒng)的可靠性和有效性要求越 來越高。為了提高系統(tǒng)的傳輸速率、增加系統(tǒng)的頻譜效率，多輸入多輸出（Multiple Input Multiple Output, ΜΙΜΟ)技術作為一種關鍵技術得到了廣泛研究。ΙΕΕΕ802. Ilru ΙΕΕΕ802. llac、IEEE 802. Ilad以及3GPP-LTE等無線通信標準，都采用了 MMO技術。
[0003] MMO通信系統(tǒng)，在接收端的設計相當復雜。接收端信道估計會涉及到大量的矩陣 求逆運算，尤其隨著發(fā)射天線以及接收天線數(shù)目的增加，矩陣的維數(shù)也隨著增加，矩陣求逆 的運算復雜度也會大量增加，導致矩陣求逆的算法設計以及硬件實現(xiàn)難度大大提高，這也 成為當前MMO系統(tǒng)亟待解決的一個技術難題。


【發(fā)明內容】

[0004] 發(fā)明目的：針對現(xiàn)有技術的不足，本發(fā)明公開了一種并行化矩陣求逆硬件實現(xiàn)裝 置，主要包括對矩陣求逆脈動陣列的設計，實現(xiàn)數(shù)據(jù)的并行化處理，提高矩陣求逆的硬件實 現(xiàn)效率。
[0005] 技術方案：一種并行化矩陣求逆硬件裝置的實現(xiàn)方法，包括以下步驟：
[0006] 步驟1 :根據(jù)輸入矩陣A的維數(shù)確定脈動陣列的維數(shù)以及總體架構，所述脈動陣列 包括MSGR(Modified Square Givens Rotation)陣列模塊和 IAM(Invert and Multiply)陣 列模塊，其中MSGR陣列模塊主要完成矩陣A的SGR(Square Givens Rotation)分解獲得上 三角矩陣U，隨后輸入與矩陣A同階的單位矩陣E，用存儲的系數(shù)對單位矩陣E進行相同的 變換后獲得矩陣B ;IAM陣列模塊利用迭代算法求上三角矩陣U的逆矩陣Γ1，并且將Γ1與 矩陣B相乘，從而完成整個矩陣求逆過程；
[0007] 步驟2 :設計MSGR陣列模塊，所述MSGR陣列模塊包括MSGR陣列第一類邊界處理 單元、MSGR陣列內部處理單元和MSGR陣列第二類邊界處理單元，其中MSGR陣列第一類邊 界處理單元將輸入?yún)?shù)對<X IN，YIN>映射到輸出參數(shù)對（Motit, NTOT> ;MSGR陣列內部處理單元 將<XIN，YIN>和<M IN，Nin>更新到<X_ YtmX <M_ NotiP ;MSGR陣列第二類邊界處理單元根據(jù) 輸入?yún)?shù)對<MIN，Nin>確定U tot，同時進行溢出處理；
[0008] 步驟3 :設計IAM陣列模塊，所述IAM陣列模塊包括IAM陣列邊界處理單元和IAM 陣列內部處理單元，其中IAM陣列邊界處根據(jù)輸入?yún)?shù)X in確定輸出參數(shù)Ytot ; IAM陣列內部 處理單元根據(jù)輸入?yún)?shù)<XIN，YIN>確定<X_ YTOT>。
[0009] 有益效果：與現(xiàn)有技術相比，本發(fā)明具有如下優(yōu)點：本發(fā)明公開了一種并行化矩 陣求逆硬件裝置的實現(xiàn)方法，設計了基于改進Givens旋轉的矩陣求逆脈動陣列，整個矩陣 求逆過程采用并行化處理，能有效提高矩陣求逆的硬件實現(xiàn)速度。本發(fā)明可以應用于無線 通信、信號處理以及數(shù)值計算等領域矩陣求逆問題的硬件實現(xiàn)。

【專利附圖】

【附圖說明】
[0010] 圖1為本發(fā)明的脈動陣列總體架構；
[0011] 圖2為本發(fā)明的輸入?yún)?shù)示意圖；
[0012] 圖3為本發(fā)明的MSGR陣列第一類邊界處理單元示意圖；
[0013] 圖4為本發(fā)明的MSGR陣列第一類邊界處理單元內部結構簡化圖；
[0014] 圖5為本發(fā)明的MSGR陣列內部處理單元示意圖；
[0015] 圖6為本發(fā)明的MSGR陣列第二類邊界處理單元示意圖；
[0016] 圖7為本發(fā)明的IAM陣列邊界處理單元示意圖；
[0017] 圖8為本發(fā)明的IAM陣列邊界處理單元內部結構簡化圖；
[0018] 圖9為本發(fā)明的IAM陣列內部處理單元示意圖；
[0019] 圖10為本發(fā)明的IAM陣列內部處理單元內部結構簡化圖。

【具體實施方式】
[0020] 下面結合附圖和具體實施例，進一步闡明本發(fā)明，應理解這些實施例僅用于說明 本發(fā)明而不用于限制本發(fā)明的范圍，在閱讀了本發(fā)明之后，本領域技術人員對本發(fā)明的各 種等同變換均落于本申請所附權利要求所限定的范圍。
[0021] 本發(fā)明公開了一種并行化矩陣求逆硬件裝置的實現(xiàn)方法，應用于MIMO通信系統(tǒng) 接收端的信道估計和接收端的信號均衡處理，對于一個發(fā)送天線數(shù)為M，接收天線數(shù)為N的 MMO通信系統(tǒng)，其接收機信號可以表示為r = Hs+n，其中，r表示接收信號，是維數(shù)為M的 列向量；s表示發(fā)送信號，是維數(shù)為N的列向量；H表示信道矩陣，是維數(shù)為MXN的矩陣；η 表示加性高斯白噪聲，是維數(shù)為M的列向量。接收端的均衡器從接收到的信號r估計出發(fā) 送信號s，常見的均衡算法包括迫零算法和最小均方誤差算法?；谄攘闼惴ǖ木獗磉_式 為

【權利要求】
1. 一種并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，包括以下步驟： 步驟1 :根據(jù)輸入矩陣A的維數(shù)確定脈動陣列的維數(shù)以及總體架構，所述脈動陣列包括 MSGR陣列模塊和IAM陣列模塊，其中MSGR陣列模塊主要完成矩陣A的SGR分解獲得上三角 矩陣U，隨后輸入與矩陣A同階的單位矩陣E，用存儲的系數(shù)對單位矩陣E進行相同的變換 后獲得矩陣B ;IAM陣列模塊利用迭代算法求上三角矩陣U的逆矩陣U'并且將U4與矩陣 B相乘，從而完成整個矩陣求逆過程； 步驟2 :設計MSGR陣列模塊，所述MSGR陣列模塊包括MSGR陣列第一類邊界處理單 元、MSGR陣列內部處理單元和MSGR陣列第二類邊界處理單元，其中MSGR陣列第一類邊界 處理單元將輸入?yún)?shù)對<XIN，YIN>映射到輸出參數(shù)對<MOTT，N otiP ;MSGR陣列內部處理單元將 <XIN，YIN>和<MIN，Nin>更新到<X 0UT，Y0UT>、，M_ N0UT> ;MSGR陣列第二類邊界處理單元根據(jù)輸 入?yún)?shù)對<MIN，Nin>確定Uott，同時進行溢出處理； 步驟3 :設計IAM陣列模塊，所述IAM陣列模塊包括IAM陣列邊界處理單元和IAM陣列 內部處理單元，其中IAM陣列邊界處根據(jù)輸入?yún)?shù)Xin確定輸出參數(shù)Yott ;IAM陣列內部處理 單元根據(jù)輸入?yún)?shù)<XIN，Yin>確定<XOTT，Y ot>。
2. 如權利要求1所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述脈動 陣列維數(shù)和總體架構的具體確定方法是： 矩陣A是NXN維的，則MSGR陣列模塊是一個N行N+1列的倒梯形模塊，包括N個MSGR 陣列第一類邊界處理單元、N (N+1)/2個MSGR陣列內部處理單元和N個MSGR陣列第二類方 形處理單元；IAM陣列模塊是一個N行N列的下三角模塊，IAM陣列模塊包含N個IAM陣列 邊界處理單元和N(N-I)/2個IAM陣列內部處理單元。
3. 如權利要求1所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述MSGR 陣列模塊設計的具體實現(xiàn)方法是： 步驟1 :設計MSGR陣列模塊的輸入； 步驟2 :設計MSGR陣列第一類邊界處理單元； 步驟3 :設計MSGR陣列內部處理單元； 步驟4 :設計MSGR陣列第二類邊界處理單元。
4. 如權利要求3所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述每個 時序MSGR陣列模塊有N個輸入接口，每個輸入接口輸入兩個參數(shù)<XIN，YIN>，其具體實現(xiàn)方 法是： 每個時序參數(shù)Yin的輸入值均為1，關于參數(shù)Xin的輸入，第1個時序輸入an ;第2個時 序輸入a12, a21 ;......;第N個時序輸入a1N, a2，N_i，…，aN1 ;此時矩陣A的第一列兀素全部輸入 完畢，緊接著輸入單位矩陣E，即第N+1個時序輸入1，a2;N，，…，aN2 ;第N+2個時序輸入 〇, 〇,…，aN3 ;……；直到單位矩陣E輸入完畢。
5. 如權利要求1所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述MSGR 陣列第一類邊界處理單元將輸入?yún)?shù)對<XIN，YIN>映射到輸出參數(shù)對M otit, NOTT>，同時定義寄 存器R1和R2，其具體實現(xiàn)方法是： 判斷參數(shù)Xin的輸入值是矩陣A的對角元素，如果是，則
再根據(jù)Yin定義寄存器RU R2,如果Yin等于0,則R1 = UR2 = I ;如果Yin不等于0,則 R =Y* , R=Y' . 如果參數(shù)Xin的輸入值不是矩陣A的對角元素，則
且R1和R2的值保持不變。
6. 如權利要求1所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述MSGR 陣列內部處理單元將<XIN，YIN>和<MIN，N in>更新到<X_ YOTT>、<M_ NOTT>，同時定義寄存器 a!、a2、3!、旦2、Yl、y2、S 1，其具體實現(xiàn)方法是： 如果輸入?yún)?shù)Min對應矩陣A的對角元素，則
再根據(jù)Min和Yin定義寄存器a ^ a 2、@ ^ @ 2、Y ^ Y 2、S i，如果輸入?yún)?shù)Min等于0且 Yin 等于 〇，則 Ct1 = Ua2 = L Yi = 〇、丫2 = 〇、5I = Ui = Us=I ;如果 Min 等于 〇 且 Yin 不等于 0,則 a I = I、a 2 = I、Y ! = 0、Y 2 = 0、S i = 1、爲=y:'.，爲=;如果 輸入?yún)?shù) Min 不等于 0,則 a ! = YIN、a 2 = 0、錢=Fw、I^2 = CKy1 = XIN、Y 2 = MIN、5 工= Nin ; 如果輸入?yún)?shù)Min不是對應矩陣A的對角元素，則
且寄存器ct ^ ct 2、P ^ P 2、Y ^ Y 2、S i的值保持不變。
7. 如權利要求1所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述MSGR 陣列第二類邊界處理單元根據(jù)輸入?yún)?shù)對<MIN，Nin>確定Uott，同時進行溢出處理，其具體實 現(xiàn)方法是： 令MIN_real和NIN_real分別表示輸入?yún)?shù)Min和N in的實部，MIN_imag和NIN_imag分別 表示輸入?yún)?shù)Min和Nin的虛部，令S = NIN_real2+NIN_imag2, exp ()表示取浮點數(shù)的指數(shù)值， L」表示向下取整 如果S大于4,則
通過（公式8)和（公式9)，MIN_real，NIN_real，MIN_imag和N IN_imag的指數(shù)值都得到 了更新，將更新后的Min和Nin相除得到輸出Ucm^
8. 如權利要求1所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述IAM陣 列模塊的具體實現(xiàn)方法為： 步驟1 :設計IAM陣列邊界處理單元； 步驟2 :設計IAM陣列內部處理單元。
9. 如權利要求1所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述IAM 陣列邊界處理單元根據(jù)輸入?yún)?shù)Xin確定輸出參數(shù)Yott，同時定義寄存器R，其具體實現(xiàn)方法 是： 如果輸入?yún)?shù)Xin對應矩陣A的對角元素，則 Yout = O (公式 11) 且寄存器R賦值為1/XIN; 如果輸入?yún)?shù)Xin不是對應矩陣A的對角元素，則 Yout = -RXXin (公式 12) 且寄存器R的值保持不變。
10. 如權利要求1所述的并行化矩陣求逆硬件裝置的實現(xiàn)方法，其特征在于，所述IAM 陣列內部處理單元根據(jù)輸入?yún)?shù)<XIN，YIN>確定<XOTT，Y OT>，同時定義寄存器R，其具體實現(xiàn) 方法是： 如果輸入?yún)?shù)Xin對應矩陣A的對角元素，則
且寄存器R的值保持不變。
【文檔編號】G06F17/16GK104360986SQ201410621516
【公開日】2015年2月18日 申請日期:2014年11月6日 優(yōu)先權日:2014年11月6日
【發(fā)明者】何世文, 余登高, 黃永明, 王海明, 楊綠溪, 張軍 申請人:江蘇中興微通信息科技有限公司