一種數(shù)據(jù)采集控制系統(tǒng)和方法
【專利摘要】本發(fā)明提供了一種數(shù)據(jù)采集控制系統(tǒng)和方法，用于改善數(shù)據(jù)傳輸機(jī)制，提高數(shù)據(jù)傳輸效率。本發(fā)明技術(shù)方案包括：接收原始數(shù)據(jù)，所述原始數(shù)據(jù)由控制采集設(shè)備從數(shù)據(jù)源處采集；預(yù)處理緩沖單元對(duì)所述原始數(shù)據(jù)進(jìn)行預(yù)處理；將預(yù)處理后的數(shù)據(jù)寫入同步FIFO單元；將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口RAM；當(dāng)所述單口RAM的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，向ARM發(fā)送中斷信號(hào)，使得所述ARM讀取所述單口RAM中的數(shù)據(jù)，所述單口RAM支持所述ARM通過EIM接口對(duì)其進(jìn)行直接訪問。通過實(shí)施本發(fā)明技術(shù)方案，能夠提高系統(tǒng)對(duì)RAM資源的利用率，從而提高數(shù)據(jù)采集和傳輸?shù)男省?br>
【專利說明】一種數(shù)據(jù)采集控制系統(tǒng)和方法
[0001]
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及數(shù)據(jù)傳輸【技術(shù)領(lǐng)域】，具體涉及一種數(shù)據(jù)采集控制系統(tǒng)和方法。
【背景技術(shù)】
[0003]FPGA (Field Programmable Gate Array,現(xiàn)場(chǎng)可編輯門列陣)具有可編程性,其自帶的存儲(chǔ)器能夠用于數(shù)據(jù)的緩沖、傳輸以及控制協(xié)議的實(shí)現(xiàn)。ARM (Acorn RISC Machine)嵌入式平臺(tái)可運(yùn)行操作系統(tǒng)，編程靈活，易于實(shí)現(xiàn)數(shù)據(jù)傳輸、處理，ARM芯片自帶多種通用接口，能夠?qū)崿F(xiàn)與外部設(shè)備的多種格式、多種速率的數(shù)據(jù)通信。因此，二者可以組合使用成為數(shù)據(jù)采集控制系統(tǒng)的核心部分。
[0004]請(qǐng)參見圖1,現(xiàn)有技術(shù)的數(shù)據(jù)采集控制系統(tǒng)包括:PC (Personal Computer,個(gè)人電腦)11、ARM12、FPGA13、一組乒乓 RAM (Random Access Memory，隨機(jī)存取存儲(chǔ)器)14 和數(shù)據(jù)源 15,具體地,FPGA13 還包括:RAM 控制器 131、異步 FIFO (First Input First Output,先進(jìn)先出)132和預(yù)處理緩沖133。其中，PCll與ARM12之間通過以太網(wǎng)接口連接，ARM12通過EIM (External Interface Module，外部接口模塊)接口與 FPGA13 的異步 FIF0132 連接，乒乓RAM14、數(shù)據(jù)源15分別與FPGA13的RAM控制器131、預(yù)處理緩沖133通信連接，RAM控制器131還分別與異步FIF0132、預(yù)處理緩沖133通信連接。PCll作為人機(jī)交互設(shè)備。FPGA13的預(yù)處理緩沖133緩存從數(shù)據(jù)源15采集的數(shù)據(jù)，并通過RAM控制器131將數(shù)據(jù)寫入乒乓RAM14中的其中一個(gè)，當(dāng)寫滿時(shí)ARM12經(jīng)由RAM控制器131和異步FIF0132取走數(shù)據(jù)，同時(shí)乒乓RAM14中的另一個(gè)用于寫入后續(xù)采集的數(shù)據(jù)。
[0005]但是，上述技術(shù)方案中，乒乓RAM中的兩個(gè)RAM容量相同，ARM端的讀取速率遠(yuǎn)高于數(shù)據(jù)源端的采集速率，這將導(dǎo)致被讀取的RAM過早被讀空，需要等待被寫入的RAM寫滿才進(jìn)行調(diào)換，浪費(fèi)了大量RAM資源。
【發(fā)明內(nèi)容】
[0006]為了解決上述問題，本發(fā)明提供一種數(shù)據(jù)采集控制系統(tǒng)和方法，用于改善數(shù)據(jù)傳輸機(jī)制，提高數(shù)據(jù)傳輸效率。通過實(shí)施本發(fā)明技術(shù)方案，能夠提高系統(tǒng)對(duì)RAM資源的利用率，從而提高數(shù)據(jù)采集和傳輸?shù)男省?br>
[0007]一種數(shù)據(jù)采集控制方法，包括:
接收原始數(shù)據(jù)，所述原始數(shù)據(jù)由控制采集設(shè)備從數(shù)據(jù)源處采集；
預(yù)處理緩沖單元對(duì)所述原始數(shù)據(jù)進(jìn)行預(yù)處理；
將預(yù)處理后的數(shù)據(jù)寫入同步FIFO單元；
將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM;
當(dāng)所述單口 RAM的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，向ARM發(fā)送中斷信號(hào)，使得所述ARM讀取所述單口 RAM中的數(shù)據(jù)，所述單口 RAM支持所述ARM通過EM接口對(duì)其進(jìn)行直接訪問。
[0008]一種數(shù)據(jù)采集控制系統(tǒng)，包括:ARM、FPGA和單口 RAM，所述FPGA包括:RAM控制器、同步FIFO單元和預(yù)處理緩沖單元，
所述ARM與所述單口 RAM控制器通過EM接口連接，所述RAM控制器與所述單口 RAM、所述同步FIFO單元通信連接，所述同步FIFO單元與所述預(yù)處理緩沖單元通信連接；
所述FPGA執(zhí)行如下操作:
接收原始數(shù)據(jù)，所述原始數(shù)據(jù)由控制采集設(shè)備從數(shù)據(jù)源處采集；
利用所述預(yù)處理緩沖單元對(duì)所述原始數(shù)據(jù)進(jìn)行預(yù)處理；
將預(yù)處理后的數(shù)據(jù)寫入所述同步FIFO單元；
通過所述RAM控制器將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM ；
當(dāng)所述單口 RAM的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，向ARM發(fā)送中斷信號(hào)，使得所述ARM讀取所述單口 RAM中的數(shù)據(jù)，所述單口 RAM支持所述ARM通過EM接口對(duì)其進(jìn)行直接訪問。
[0009]本發(fā)明的有益效果是，F(xiàn)PGA將采集的數(shù)據(jù)寫入單口 RAM中，且該單口 RAM支持ARM通過EM接口對(duì)其進(jìn)行直接訪問，當(dāng)該單口 RAM的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，F(xiàn)PGA向ARM發(fā)送中斷信號(hào)，使得ARM通過E頂接口直接讀取單口 RAM中的數(shù)據(jù)，待數(shù)據(jù)讀完后，ARM向FPGA發(fā)送中斷信號(hào)，重復(fù)前述數(shù)據(jù)采集操作。同時(shí)，F(xiàn)PGA內(nèi)部的同步FIFO單元起到一定的數(shù)據(jù)緩存作用。通過實(shí)施本發(fā)明技術(shù)方案，能夠提高系統(tǒng)對(duì)RAM資源的利用率，從而提高數(shù)據(jù)采集和傳輸?shù)男省?br>
【專利附圖】
【附圖說明】
[0010]圖1為現(xiàn)有技術(shù)的數(shù)據(jù)采集控制系統(tǒng)結(jié)構(gòu)圖；
圖2為本發(fā)明實(shí)施例的一種數(shù)據(jù)采集控制系統(tǒng)結(jié)構(gòu)圖；
圖3為本發(fā)明實(shí)施例的一種數(shù)據(jù)采集控制方法流程圖；
圖4為本發(fā)明實(shí)施例的另一種數(shù)據(jù)采集控制系統(tǒng)結(jié)構(gòu)圖；
圖5為本發(fā)明實(shí)施例的另一種數(shù)據(jù)采集控制方法流程圖；
圖6為本發(fā)明實(shí)施例的另一種數(shù)據(jù)采集控制方法流程圖。
【具體實(shí)施方式】
[0011]下面將結(jié)合本發(fā)明中的說明書附圖，對(duì)發(fā)明中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0012]本發(fā)明第一實(shí)施例將對(duì)一種數(shù)據(jù)采集控制系統(tǒng)進(jìn)行詳細(xì)說明，本實(shí)施例所述的數(shù)據(jù)采集控制系統(tǒng)具體結(jié)構(gòu)請(qǐng)參見圖2，包括:
ARM20.FPGA21 和單口 RAM22。
[0013]FPGA21具體包括:RAM控制器211、同步FIFO單元212和預(yù)處理緩沖單元213。
[0014]其中，ARM20與單口 RAM控制器211通過EM接口連接，RAM控制器211與單口RAM22、同步FIFO單元212通信連接，同步FIFO單元212與預(yù)處理緩沖單元213通信連接。
[0015]在本實(shí)施例中，ARM20作為數(shù)據(jù)處理核心，用于對(duì)本系統(tǒng)所采集的數(shù)據(jù)進(jìn)行運(yùn)算等處理。FPGA21用于實(shí)現(xiàn)一系列邏輯控制功能，包括對(duì)外部控制采集設(shè)備的控制邏輯，以及原始數(shù)據(jù)采集、預(yù)處理和轉(zhuǎn)存至單口 RAM22的功能。
[0016]優(yōu)選地，本實(shí)施例所述的數(shù)據(jù)采集控制系統(tǒng)應(yīng)用于血細(xì)胞分析儀中。
[0017]本發(fā)明第二實(shí)施例將對(duì)一種數(shù)據(jù)采集控制方法進(jìn)行詳細(xì)說明，本實(shí)施例所述的數(shù)據(jù)采集控制方法適用于第一實(shí)施例所述的系統(tǒng)，其具體流程請(qǐng)參見圖3，包括步驟:
301、FPGA接收原始數(shù)據(jù)。
[0018]FPGA21連接控制采集設(shè)備，控制采集設(shè)備從數(shù)據(jù)源處采集原始數(shù)據(jù)后向FPGA21發(fā)送其采集的原始數(shù)據(jù)。FPGA21接收原始數(shù)據(jù)，原始數(shù)據(jù)由控制采集設(shè)備從數(shù)據(jù)源處采集。
[0019]302、FPGA利用預(yù)處理緩沖單元對(duì)原始數(shù)據(jù)進(jìn)行預(yù)處理。
[0020]FPGA21利用其內(nèi)部的預(yù)處理緩沖單元213對(duì)原始數(shù)據(jù)進(jìn)行預(yù)處理，預(yù)處理后的原始數(shù)據(jù)能夠滿足后續(xù)讀寫需求。
[0021]303、FPGA將預(yù)處理后的數(shù)據(jù)寫入同步FIFO單元。
[0022]FPGA21將預(yù)處理后的數(shù)據(jù)寫入其內(nèi)部的同步FIFO單元212。
[0023]304、FPGA將同步FIFO單元中的數(shù)據(jù)寫入外部單口 RAM。
[0024]FPGA21將同步FIFO單元212中的數(shù)據(jù)轉(zhuǎn)寫入外部的單口 RAM22中。其中，單口RAM22暫時(shí)存儲(chǔ)大量待ARM20處理的數(shù)據(jù)。
[0025]305、當(dāng)單口 RAM的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，F(xiàn)PGA向ARM發(fā)送中斷信號(hào)，使得ARM讀取單口 RAM中的數(shù)據(jù)。
[0026]本發(fā)明實(shí)施例引入中斷機(jī)制，當(dāng)單口 RAM22的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，一般為達(dá)到100%，F(xiàn)PGA21向ARM20發(fā)送中斷信號(hào)，該中斷信號(hào)用于指示ARM20讀取單口 RAM22中的所有數(shù)據(jù)。其中，單口 RAM22在硬件特性上支持ARM20通過EM接口對(duì)其進(jìn)行直接訪問。
[0027]當(dāng)單口 RAM22的已使用容量未達(dá)到預(yù)設(shè)條件時(shí)，則FPGA21持續(xù)將數(shù)據(jù)寫入單口RAM22 中。
[0028]在本實(shí)施例中，F(xiàn)PGA21將采集的數(shù)據(jù)寫入單口 RAM22中，且該單口 RAM22支持ARM20通過EM接口對(duì)其進(jìn)行直接訪問，當(dāng)該單口 RAM22的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，F(xiàn)PGA21向ARM20發(fā)送中斷信號(hào)，使得ARM20通過EM接口直接讀取單口 RAM22中的數(shù)據(jù)，待數(shù)據(jù)讀完后，ARM向FPGA發(fā)送中斷信號(hào)，重復(fù)前述數(shù)據(jù)采集操作。同時(shí)，F(xiàn)PGA21內(nèi)部的同步FIFO單元212起到一定的數(shù)據(jù)緩存作用。通過實(shí)施本發(fā)明技術(shù)方案，能夠提高系統(tǒng)對(duì)RAM資源的利用率，從而提高數(shù)據(jù)采集和傳輸?shù)男省?br>
[0029]優(yōu)選地，本實(shí)施例所述的數(shù)據(jù)采集控制方法應(yīng)用于血細(xì)胞分析儀中。
[0030]本發(fā)明第三實(shí)施例將對(duì)另一種數(shù)據(jù)采集控制系統(tǒng)進(jìn)行詳細(xì)說明，本實(shí)施例所述的數(shù)據(jù)采集控制系統(tǒng)具體結(jié)構(gòu)請(qǐng)參見圖4，包括:
ARM40、FPGA41、單口 RAM42和控制采集設(shè)備43。
[0031]FPGA41具體包括:RAM控制器411、同步FIFO單元412、預(yù)處理緩沖單元413和控制寄存器414。
[0032]其中，ARM40與單口 RAM控制器411通過EM接口連接，RAM控制器411與單口RAM42、同步FIFO單元412通信連接，同步FIFO單元412與預(yù)處理緩沖單元413通信連接，控制寄存器414通過SPI接口與ARM40連接，控制寄存器414還與控制采集設(shè)備43通信連接。
[0033]在本實(shí)施例中，ARM40作為數(shù)據(jù)處理核心，用于對(duì)本系統(tǒng)所采集的數(shù)據(jù)進(jìn)行運(yùn)算等處理，還用于控制本系統(tǒng)的運(yùn)行。FPGA41用于實(shí)現(xiàn)一系列邏輯控制功能，包括對(duì)外部控制采集設(shè)備43的控制邏輯，以及原始數(shù)據(jù)采集、預(yù)處理和轉(zhuǎn)存至單口 RAM42的功能。
[0034]優(yōu)選地，本實(shí)施例所述的數(shù)據(jù)采集控制系統(tǒng)應(yīng)用于血細(xì)胞分析儀中。
[0035]本發(fā)明第四實(shí)施例將對(duì)另一種數(shù)據(jù)采集控制方法進(jìn)行詳細(xì)說明，本實(shí)施例所述的數(shù)據(jù)采集控制方法適用于第三實(shí)施例所述的系統(tǒng)，其具體流程請(qǐng)參見圖5，包括步驟:
501、FPGA接收原始數(shù)據(jù)。
[0036]FPGA41連接控制采集設(shè)備43，控制采集設(shè)備43從數(shù)據(jù)源處采集原始數(shù)據(jù)后向FPGA41發(fā)送其采集的原始數(shù)據(jù)。FPGA41接收原始數(shù)據(jù)，原始數(shù)據(jù)由控制采集設(shè)備43從數(shù)據(jù)源處采集。
[0037]502、FPGA利用預(yù)處理緩沖單元對(duì)原始數(shù)據(jù)進(jìn)行預(yù)處理。
[0038]FPGA41利用其內(nèi)部的預(yù)處理緩沖單元413對(duì)原始數(shù)據(jù)進(jìn)行預(yù)處理，預(yù)處理后的原始數(shù)據(jù)能夠滿足后續(xù)讀寫和處理需求。
[0039]503、FPGA將預(yù)處理后的數(shù)據(jù)寫入同步FIFO單元。
[0040]FPGA41將預(yù)處理后的數(shù)據(jù)寫入其內(nèi)部的同步FIFO單元412。
[0041]504、FPGA將同步FIFO單元中的數(shù)據(jù)寫入外部單口 RAM。
[0042]FPGA41將同步FIFO單元412中的數(shù)據(jù)轉(zhuǎn)寫入外部的單口 RAM42中。其中，單口RAM42暫時(shí)存儲(chǔ)大量待ARM40處理的數(shù)據(jù)。
[0043]505、當(dāng)單口 RAM的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，F(xiàn)PGA向ARM發(fā)送中斷信號(hào)，使得ARM讀取單口 RAM中的數(shù)據(jù)。
[0044]本發(fā)明實(shí)施例引入中斷機(jī)制，當(dāng)單口 RAM42的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，一般為達(dá)到100%，F(xiàn)PGA41向ARM40發(fā)送中斷信號(hào)，該中斷信號(hào)用于指示ARM40讀取單口 RAM42中的所有數(shù)據(jù)。其中，單口 RAM42在硬件特性上支持ARM40通過EM接口對(duì)其進(jìn)行直接訪問。
[0045]當(dāng)單口 RAM42的已使用容量未達(dá)到預(yù)設(shè)條件時(shí)，則FPGA41持續(xù)將數(shù)據(jù)寫入單口RAM42 中。
[0046]506、在向ARM發(fā)送中斷信號(hào)時(shí)，F(xiàn)PGA中止將同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM的操作。
[0047]在FPGA41向ARM40發(fā)送中斷信號(hào)時(shí)，F(xiàn)PGA41同時(shí)中止該將同步FIFO單元412中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM42的操作。本操作配合ARM40從單口 RAM42讀走數(shù)據(jù)。在本步驟執(zhí)行時(shí)，同步FIFO單元412起到一定的數(shù)據(jù)緩存作用，以保證控制采集設(shè)備43繼續(xù)操作。
[0048]在本實(shí)施例中，步驟505和步驟506同步執(zhí)行。
[0049]507、當(dāng)ARM讀完單口 RAM中的數(shù)據(jù)時(shí)，F(xiàn)PGA接收ARM發(fā)送的中斷信號(hào)。
[0050]當(dāng)ARM40讀完單口 RAM42中的數(shù)據(jù)時(shí)，ARM40向FPGA41發(fā)送另一中斷信號(hào)，該中斷信號(hào)用于指示FPGA41恢復(fù)對(duì)單口 RAM42寫入數(shù)據(jù)。對(duì)應(yīng)地，F(xiàn)PGA41接收ARM40發(fā)送的中斷信號(hào)。
[0051]508、FPGA恢復(fù)將同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM的操作。
[0052]FPGA41在接收到ARM40發(fā)送的中斷信號(hào)后，根據(jù)該中斷信號(hào)的指示恢復(fù)將同步FIFO單元412中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM42的操作。
[0053]在本實(shí)施例中，F(xiàn)PGA41將采集的數(shù)據(jù)寫入單口 RAM42中，且該單口 RAM42支持ARM40通過EM接口對(duì)其進(jìn)行直接訪問，當(dāng)該單口 RAM42的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，F(xiàn)PGA41向ARM40發(fā)送中斷信號(hào)，使得ARM40通過EM接口直接讀取單口 RAM42中的數(shù)據(jù)，待數(shù)據(jù)讀完后，ARM向FPGA發(fā)送中斷信號(hào)，重復(fù)前述數(shù)據(jù)采集操作。同時(shí)，F(xiàn)PGA41內(nèi)部的同步FIFO單元412起到一定的數(shù)據(jù)緩存作用。通過實(shí)施本發(fā)明技術(shù)方案，能夠提高系統(tǒng)對(duì)RAM資源的利用率，從而提高數(shù)據(jù)采集和傳輸?shù)男省?br>
[0054]優(yōu)選地，本實(shí)施例所述的數(shù)據(jù)采集控制方法應(yīng)用于血細(xì)胞分析儀中。
[0055]本發(fā)明第五實(shí)施例將對(duì)另一種數(shù)據(jù)采集控制方法進(jìn)行詳細(xì)說明，本實(shí)施例所述的數(shù)據(jù)采集控制方法適用于第三實(shí)施例所述的系統(tǒng)，其具體流程請(qǐng)參見圖6，包括步驟:
601、FPGA通過SPI接口接收ARM發(fā)送的指令消息。
[0056]FPGA41通過SPI接口接收由ARM40發(fā)送的指令消息。其中，指令消息用于控制控制采集設(shè)備43從數(shù)據(jù)源處采集原始數(shù)據(jù)。
[0057]在本發(fā)明實(shí)施例中，控制采集設(shè)備43可以包括多個(gè)組成部分，如包括控制設(shè)備和采集設(shè)備，控制設(shè)備為執(zhí)行具體空間動(dòng)作的物理裝置，如位移裝置、拖動(dòng)裝置，這里不再贅述，采集設(shè)備為數(shù)據(jù)獲取裝置，如模數(shù)轉(zhuǎn)換器、運(yùn)算放大器、溫度傳感器、壓力傳感器、光電傳感器，這里也不再贅述。相應(yīng)地，指令消息也可以包括兩種類型，如控制指令和采集指令，控制指令用于控制該控制設(shè)備執(zhí)行具體空間動(dòng)作，而采集指令用于指示該采集設(shè)備執(zhí)行采集動(dòng)作。
[0058]602、FPGA利用控制寄存器緩存該指令消息。
[0059]FPGA41在接收指令消息后，利用控制寄存器414緩存該指令消息，以對(duì)指令消息進(jìn)行解析等預(yù)處理。本步驟所述的對(duì)指令消息的預(yù)處理操作過程與現(xiàn)有技術(shù)相同，這里不再贅述。
[0060]603、FPGA向控制采集設(shè)備轉(zhuǎn)發(fā)指令消息，使得控制采集設(shè)備執(zhí)行數(shù)據(jù)采集操作。
[0061]FPGA41向控制采集設(shè)備43轉(zhuǎn)發(fā)所述指令消息，使得所述控制采集設(shè)備43執(zhí)行數(shù)據(jù)采集操作。控制采集設(shè)備43在執(zhí)行數(shù)據(jù)采集操作后，系統(tǒng)將執(zhí)行如本發(fā)明第四實(shí)施例所描述的流程步驟，這里不再贅述。
[0062]604、FPGA接收控制采集設(shè)備發(fā)送的狀態(tài)信息。
[0063]在系統(tǒng)執(zhí)行如本發(fā)明第四實(shí)施例所描述的流程步驟過程中，F(xiàn)PGA43還可以同時(shí)接收控制采集設(shè)備43發(fā)送的狀態(tài)信息。其中，狀態(tài)信息用于指示控制采集設(shè)備43的運(yùn)行狀態(tài)。
[0064]605、FPGA通過SPI接口向ARM發(fā)送所述狀態(tài)信息。
[0065]FPGA41通過SPI接口向ARM40發(fā)送狀態(tài)信息。在現(xiàn)有技術(shù)中，控制采集設(shè)備所采集的數(shù)據(jù)、指令消息和狀態(tài)信息復(fù)用EIM接口進(jìn)行傳輸，這種復(fù)用導(dǎo)致采集的數(shù)據(jù)和各類消息無法同時(shí)傳輸，實(shí)時(shí)性較差。在本發(fā)明實(shí)施例中，指令消息、狀態(tài)信息等低速數(shù)據(jù)使用SPI接口進(jìn)行傳輸，而從數(shù)據(jù)源采集的數(shù)據(jù)屬于高速數(shù)據(jù)，則使用EIM接口進(jìn)行傳輸，低速數(shù)據(jù)和高速數(shù)據(jù)分別使用兩條不同的專用通道進(jìn)行傳輸，相比于現(xiàn)有技術(shù)中的復(fù)合使用EM通道，更能保證系統(tǒng)數(shù)據(jù)采集和控制監(jiān)控同時(shí)執(zhí)行且互不干擾，實(shí)時(shí)性強(qiáng)。
[0066]優(yōu)選地，本實(shí)施例所述的數(shù)據(jù)采集控制方法應(yīng)用于血細(xì)胞分析儀中。
[0067]以上對(duì)本發(fā)明實(shí)施例所提供的一種數(shù)據(jù)采集控制系統(tǒng)和方法進(jìn)行了詳細(xì)介紹，但以上實(shí)施例的說明只是用于幫助理解本發(fā)明的結(jié)構(gòu)及其核心思想，不應(yīng)理解為對(duì)本發(fā)明的限制。本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種數(shù)據(jù)采集控制方法，其特征在于，包括: 接收原始數(shù)據(jù)，所述原始數(shù)據(jù)由控制采集設(shè)備從數(shù)據(jù)源處采集； 預(yù)處理緩沖單元對(duì)所述原始數(shù)據(jù)進(jìn)行預(yù)處理； 將預(yù)處理后的數(shù)據(jù)寫入同步FIFO單元； 將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM; 當(dāng)所述單口 RAM的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，向ARM發(fā)送中斷信號(hào)，使得所述ARM讀取所述單口 RAM中的數(shù)據(jù)，所述單口 RAM支持所述ARM通過EM接口對(duì)其進(jìn)行直接訪問。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接收原始數(shù)據(jù)之前包括: 通過SPI接口接收所述ARM發(fā)送的指令消息，所述指令消息用于控制所述控制采集設(shè)備從數(shù)據(jù)源處采集原始數(shù)據(jù)； 利用控制寄存器緩存所述指令消息； 向所述控制采集設(shè)備轉(zhuǎn)發(fā)所述指令消息，使得所述控制采集設(shè)備執(zhí)行數(shù)據(jù)采集操作。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述控制采集設(shè)備執(zhí)行數(shù)據(jù)采集操作之后包括: 接收所述控制采集設(shè)備發(fā)送的狀態(tài)信息，所述狀態(tài)信息用于指示所述控制采集設(shè)備的運(yùn)行狀態(tài)； 通過所述SPI接口向所述ARM發(fā)送所述狀態(tài)信息。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的方法，其特征在于，還包括: 在向所述ARM發(fā)送中斷信號(hào)時(shí)，中止所述將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM的操作。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，還包括: 當(dāng)所述ARM讀完所述單口 RAM中的數(shù)據(jù)時(shí)，接收所述ARM發(fā)送的中斷信號(hào)； 恢復(fù)所述將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM的操作。
6.一種數(shù)據(jù)采集控制系統(tǒng)，包括:ARM、FPGA和單口 RAM，其特征在于，所述FPGA包括:RAM控制器、同步FIFO單元和預(yù)處理緩沖單元， 所述ARM與所述單口 RAM控制器通過EM接口連接，所述RAM控制器與所述單口 RAM、所述同步FIFO單元通信連接，所述同步FIFO單元與所述預(yù)處理緩沖單元通信連接； 所述FPGA執(zhí)行如下操作: 接收原始數(shù)據(jù)，所述原始數(shù)據(jù)由控制采集設(shè)備從數(shù)據(jù)源處采集； 利用所述預(yù)處理緩沖單元對(duì)所述原始數(shù)據(jù)進(jìn)行預(yù)處理； 將預(yù)處理后的數(shù)據(jù)寫入所述同步FIFO單元； 通過所述RAM控制器將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM ； 當(dāng)所述單口 RAM的已使用容量達(dá)到預(yù)設(shè)條件時(shí)，向ARM發(fā)送中斷信號(hào)，使得所述ARM讀取所述單口 RAM中的數(shù)據(jù)，所述單口 RAM支持所述ARM通過EM接口對(duì)其進(jìn)行直接訪問。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述FPGA還包括:控制寄存器， 所述控制寄存器通過SPI接口與所述ARM連接，所述控制寄存器還與所述控制采集設(shè)備通信連接； 所述FPGA還執(zhí)行如下操作: 通過SPI接口接收所述ARM發(fā)送的指令消息，所述指令消息用于控制所述控制采集設(shè)備從數(shù)據(jù)源處采集原始數(shù)據(jù)； 利用所述控制寄存器緩存所述指令消息； 向所述控制采集設(shè)備轉(zhuǎn)發(fā)所述指令消息，使得所述控制采集設(shè)備執(zhí)行數(shù)據(jù)采集操作。
8.根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述FPGA還執(zhí)行如下操作: 接收所述控制采集設(shè)備發(fā)送的狀態(tài)信息，所述狀態(tài)信息用于指示所述控制采集設(shè)備的運(yùn)行狀態(tài)； 通過所述SPI接口向所述ARM發(fā)送所述狀態(tài)信息。
9.根據(jù)權(quán)利要求6至8任一項(xiàng)所述的系統(tǒng)，其特征在于，所述FPGA還執(zhí)行如下操作: 在向所述ARM發(fā)送中斷信號(hào)時(shí)，中止所述將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM的操作。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，所述FPGA還執(zhí)行如下操作: 當(dāng)所述ARM讀完所述單口 RAM中的數(shù)據(jù)時(shí)，接收所述ARM發(fā)送的中斷信號(hào)； 恢復(fù)所述將所述同步FIFO單元中的數(shù)據(jù)轉(zhuǎn)寫入外部單口 RAM的操作。
【文檔編號(hào)】G06F13/32GK104461971SQ201410689052
【公開日】2015年3月25日 申請(qǐng)日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】潘慧峰, 毛建強(qiáng), 才士民 申請(qǐng)人:深圳市開立科技有限公司