一種記錄板卡累計上電時間的裝置制造方法
【專利摘要】本發(fā)明實施例提供的一種記錄板卡累計上電時間的裝置，包括與外部電源相連接的晶振模塊，用于產(chǎn)生輸入振蕩頻率；與晶振模塊相連的處理模塊，所述處理模塊用于獲取所述輸入振蕩頻率，將所述輸入振蕩頻率整數(shù)倍增加得到工作頻率；利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)，并寫入所述存儲模塊。可見，本發(fā)明實施例提供的一種記錄板卡累計上電時間的裝置，能記錄板卡的上電時間，當(dāng)外部電源掉電后，不能記錄板卡的掉電時間。
【專利說明】—種記錄板卡累計上電時間的裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及嵌入式【技術(shù)領(lǐng)域】，更具體地說，涉及一種記錄板卡累計上電時間的裝置。

【背景技術(shù)】
[0002]在實際工程應(yīng)用中，往往通過統(tǒng)計設(shè)備的累計運行時間，評估設(shè)備的性能和整體使用壽命和各個關(guān)鍵零部件的使用壽命和故障率。市面上成熟的時鐘芯片一般是記錄基本輸入輸出系統(tǒng)時間，板卡掉電后，配合備用電池繼續(xù)走，同時繼續(xù)計時，所以記錄的是板卡的上電時間和掉電時間，無法區(qū)分出上電時間。
[0003]由于現(xiàn)階段的工程應(yīng)用中，成熟的時鐘芯片不能記錄板卡的上電時間，如何記錄板卡的上電時間成為需要解決的問題。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種記錄板卡累計上電時間的裝置，能夠?qū)崿F(xiàn)記錄板卡的累計上電時間。
[0005]為實現(xiàn)上述目的，本發(fā)明實施例提供了如下技術(shù)方案:
[0006]一種記錄板卡累計上電時間的裝置，包括:
[0007]與外部電源相連接的晶振模塊，用于產(chǎn)生輸入振蕩頻率；
[0008]與所述晶振模塊相連的處理模塊，所述處理模塊還連接有存儲模塊，所述處理模塊用于獲取所述輸入振蕩頻率，將所述輸入振蕩頻率整數(shù)倍增加得到工作頻率；利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)，并寫入所述存儲模塊；
[0009]所述存儲模塊用于存儲計時數(shù)據(jù)。
[0010]優(yōu)選的，所述晶振模塊與所述處理模塊的全局時鐘輸入管腳相連。
[0011]優(yōu)選的，所述存儲模塊與所述處理模塊的串行外設(shè)接口總線相連。
[0012]優(yōu)選的，所述處理模塊利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)時，具體用于:
[0013]所述處理模塊利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)；從所述存儲模塊當(dāng)前存儲頁中提取計時數(shù)據(jù)，比較所述提取到的計時數(shù)據(jù)，將所述計時數(shù)據(jù)中的最大值累加所述處理模塊得到的計時數(shù)據(jù)后寫入所述存儲模塊的下一頁。
[0014]優(yōu)選地，所述處理模塊從所述存儲模塊當(dāng)前存儲頁中提取計時數(shù)據(jù)之后，還用于校驗所述提取到的計時數(shù)據(jù)；
[0015]其中，所述比較所述提取到的計時數(shù)據(jù)，將所述計時數(shù)據(jù)中的最大值累加所述處理模塊得到的計時數(shù)據(jù)后寫入所述存儲模塊的下一頁包括:
[0016]比較通過校驗后的計時數(shù)據(jù)，將所述通過校驗后的計時數(shù)據(jù)中的最大值累加所述處理模塊得到的計時數(shù)據(jù)，并添加校驗碼后寫入所述存儲模塊的下一頁。
[0017]優(yōu)選的，所述存儲模塊為用戶可更改的只讀存儲器。
[0018]優(yōu)選的，所述晶振模塊為50MHz的晶振模塊。
[0019]通過以上方案可知，本發(fā)明實施例提供的一種記錄板卡累計上電時間的裝置，包括與外部電源相連接的晶振模塊，用于產(chǎn)生輸入振蕩頻率；與晶振模塊相連的處理模塊，所述處理模塊用于獲取所述輸入振蕩頻率，將所述輸入振蕩頻率整數(shù)倍增加得到工作頻率；利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)，并寫入所述存儲模塊?？梢姡景l(fā)明實施例提供的一種記錄板卡累計上電時間的裝置，能記錄板卡的上電時間，當(dāng)外部電源掉電后，不能記錄板卡的掉電時間。

【專利附圖】

【附圖說明】
[0020]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0021]圖1為本發(fā)明實施例公開的一種記錄板卡累計上電時間的裝置的結(jié)構(gòu)示意圖；
[0022]圖2為本發(fā)明實施例公開的處理模塊的結(jié)構(gòu)示意圖。

【具體實施方式】
[0023]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0024]本發(fā)明實施例公開了一種記錄板卡累計上電時間的裝置，能夠?qū)崿F(xiàn)記錄板卡的累計上電時間。
[0025]參見圖1，本發(fā)明實施例提供的記錄板卡累計上電時間的裝置包括:
[0026]與外部電源相連接的晶振模塊101，用于產(chǎn)生輸入振蕩頻率；
[0027]與晶振模塊101相連的處理模塊102，處理模塊102還連接有存儲模塊103，處理模塊102用于獲取所述輸入振蕩頻率，將所述輸入振蕩頻率整數(shù)倍增加得到工作頻率；利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)，并寫入存儲模塊103 ；
[0028]存儲模塊103用于存儲計時數(shù)據(jù)。
[0029]具體的，晶振模塊101、處理器模塊102及存儲模塊103均是通過外部電源供電進行工作，當(dāng)外部電源掉電時，所述裝置停止工作，使本裝置只能記錄板卡的上電時間，不能記錄板卡的掉電時間。
[0030]具體的，處理模塊102 可米用 FPGA (Field — Programmable Gate Array,現(xiàn)場可編程門陣列)，如圖2所示，所述FPGA包含倍頻單元201、計時單元202和寄存器單元203。處理模塊102從晶振模塊101獲得輸入振蕩頻率，經(jīng)過倍頻單元201整數(shù)倍增加得到工作頻率，計時單元202利用工作頻率進行計時，并把數(shù)據(jù)寫入存儲模塊103。
[0031]本發(fā)明實施例提供的一種記錄板卡累計上電時間的裝置，包括與外部電源相連接的晶振模塊，用于產(chǎn)生輸入振蕩頻率；與晶振模塊相連的處理模塊，所述處理模塊用于獲取所述輸入振蕩頻率，將所述輸入振蕩頻率整數(shù)倍增加得到工作頻率；利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)，并寫入所述存儲模塊?？梢?，本發(fā)明實施例提供的一種記錄板卡累計上電時間的裝置，能記錄板卡的上電時間，當(dāng)外部電源掉電后，不能記錄板卡的掉電時間。
[0032]為了使處理模塊102獲得輸入振蕩頻率，進行計時工作，本裝置的晶振模塊101與處理模塊102是通過全局時鐘輸入管腳相連。
[0033]具體的，晶振模塊101產(chǎn)生輸入振蕩頻率，可以通過FPGA的全局時鐘輸入管腳把振蕩頻率傳給處理模塊102FPGA的倍頻單元201。
[0034]其中，F(xiàn)PGA的全局輸入時鐘管腳驅(qū)動能力比較強，并且，為了將計時數(shù)據(jù)存入存儲模塊103，本裝置的存儲模塊103與處理模塊102是通過串行外設(shè)接口總線相連。
[0035]具體的，只讀存儲器采用串行外設(shè)接口總線(SP1:Serial Peripheral Interface總線)，壽命達到一百萬次擦寫次數(shù)，按每分鐘記錄一次，單頁可以支持記錄超過一萬六千小時時間，8頁輪循擦寫可支持記錄十二萬八千小時，可遠遠滿足實際需求。
[0036]優(yōu)選地，在本發(fā)明的另一實施例中，處理模塊102利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)時，具體用于:
[0037]處理模塊102利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)；從所述存儲模塊當(dāng)前存儲頁中提取計時數(shù)據(jù)，比較所述提取到的計時數(shù)據(jù)，將所述計時數(shù)據(jù)中的最大值累加所述處理模塊得到的計時數(shù)據(jù)后寫入所述存儲模塊的下一頁。
[0038]具體的，處理模塊102采用工作頻率進行計數(shù)計時，得到計數(shù)的個數(shù)，將計數(shù)的個數(shù)和工作頻率的乘積得到計時數(shù)據(jù)，即步進時間，并將該計時數(shù)據(jù)存入存儲模塊的一頁。之后，處理模塊102獲取存儲模塊的當(dāng)前存儲頁中的計時數(shù)據(jù)，比較得到值最大的計時數(shù)據(jù)，再累加處理模塊102采用工作頻率進行計數(shù)計時得到的計時數(shù)據(jù)(一般可以為I分鐘)，得到新的計時數(shù)據(jù)，將其寫入存儲模塊中的下一頁，以此類推，重復(fù)上述過程。
[0039]為了防止存儲模塊103在存儲數(shù)據(jù)時出現(xiàn)數(shù)據(jù)錯誤，導(dǎo)致計時數(shù)據(jù)不準(zhǔn)確，本發(fā)明另一實施例公開的記錄板卡累計上電時間的裝置中，所述處理模塊102從所述存儲模塊當(dāng)前存儲頁中提取計時數(shù)據(jù)之后，還用于:采用循環(huán)冗余校驗方法校驗所述提取到的計時數(shù)據(jù)。
[0040]其中,循環(huán)冗余校驗(CRC:Cyclical Redundancy Check):是數(shù)據(jù)通信領(lǐng)域中最常用的一種差錯校驗碼，其特征是信息字段和校驗字段的長度可以任意選定，是一種數(shù)據(jù)傳輸檢錯功能，對數(shù)據(jù)進行多項式計算，并將得到的結(jié)果附在幀的后面，接收設(shè)備也執(zhí)行類似的算法，以保證數(shù)據(jù)傳輸?shù)恼_性和完整性。
[0041]具體的，所述處理模塊從所述存儲模塊當(dāng)前存儲頁中提取計時數(shù)據(jù)，采用循環(huán)冗余校驗方法校驗所述提取到的計時數(shù)據(jù)，較通過校驗后的計時數(shù)據(jù)，將所述通過校驗后的計時數(shù)據(jù)中的最大值累加所述處理模塊得到的計時數(shù)
[0042]據(jù)，并添加校驗碼后寫入所述存儲模塊的一頁。
[0043]以上實施例中，存儲模塊103為用戶可更改的只讀存儲器。
[0044]其中，用戶可更改的只讀存儲器(EEPROM:Electrically Erasable ProgrammableRead-Only Memory),可通過高于普通電壓的作用來擦除和重寫,不需從計算機中取出即可修改。
[0045]在以上實施例涉及到的晶振模塊101產(chǎn)生的輸入振蕩頻率為50MHz。
[0046]具體的，處理模塊102獲取晶振模塊101產(chǎn)生的50MHz的輸入振蕩頻率，通過處理模塊102的倍頻單元201整數(shù)倍增加得到10MHz的工作頻率，并利用10MHz的工作頻率對上電時間進行計時，得到計時數(shù)據(jù)。
[0047]本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。
[0048]對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【權(quán)利要求】
1.一種記錄板卡累計上電時間的裝置，其特征在于，包括: 與外部電源相連接的晶振模塊，用于產(chǎn)生輸入振蕩頻率； 與所述晶振模塊相連的處理模塊，所述處理模塊還連接有存儲模塊，所述處理模塊用于獲取所述輸入振蕩頻率，將所述輸入振蕩頻率整數(shù)倍增加得到工作頻率；利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)，并寫入所述存儲模塊； 所述存儲模塊用于存儲計時數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述晶振模塊與所述處理模塊的全局時鐘輸入管腳相連。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述存儲模塊與所述處理模塊的串行外設(shè)接口總線相連。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述處理模塊利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)，并累加存儲模塊中存儲的計時數(shù)據(jù)，得到當(dāng)前的計時數(shù)據(jù)時，具體用于: 所述處理模塊利用所述工作頻率進行計數(shù)計時，得到計時數(shù)據(jù)；從所述存儲模塊當(dāng)前存儲頁中提取計時數(shù)據(jù)，比較所述提取到的計時數(shù)據(jù)，將所述計時數(shù)據(jù)中的最大值累加所述處理模塊得到的計時數(shù)據(jù)后寫入所述存儲模塊的下一頁。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述處理模塊從所述存儲模塊當(dāng)前存儲頁中提取計時數(shù)據(jù)之后，還用于校驗所述提取到的計時數(shù)據(jù)； 其中，所述比較所述提取到的計時數(shù)據(jù)，將所述計時數(shù)據(jù)中的最大值累加所述處理模塊得到的計時數(shù)據(jù)后寫入所述存儲模塊的下一頁包括: 比較通過校驗后的計時數(shù)據(jù)，將所述通過校驗后的計時數(shù)據(jù)中的最大值累加所述處理模塊得到的計時數(shù)據(jù)，并添加校驗碼后寫入所述存儲模塊的下一頁。
6.根據(jù)權(quán)利要求1-5中任意一項所述的裝置，其特征在于，所述存儲模塊為用戶可更改的只讀存儲器。
7.根據(jù)權(quán)利要求1-5中任意一項所述的裝置，其特征在于，所述晶振模塊為50MHz的晶振模塊。
【文檔編號】G06F11/34GK104360933SQ201410690199
【公開日】2015年2月18日 申請日期:2014年11月25日 優(yōu)先權(quán)日:2014年11月25日
【發(fā)明者】黃銳, 王亨勇, 周加誼 申請人:綿陽市維博電子有限責(zé)任公司