一種面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法和裝置制造方法
【專利摘要】本發(fā)明介紹了一種面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法和裝置，具有容量大、功耗低、存儲(chǔ)速度快等特點(diǎn)。所謂異構(gòu)混合內(nèi)存即由DRAM和NVM兩種存儲(chǔ)介質(zhì)組成，其中DRAM具有功耗高、速度快、掉電數(shù)據(jù)丟失等特點(diǎn)，而NVM具有功耗低、數(shù)據(jù)非易失、但速度慢的特點(diǎn)。而異構(gòu)混合內(nèi)存將具有兩者的優(yōu)點(diǎn)，即容量大、功耗低、存儲(chǔ)速度快等特點(diǎn)。
【專利說(shuō)明】一種面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法和裝置
一、【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計(jì)算機(jī)領(lǐng)域，尤其涉及一種異構(gòu)混合內(nèi)存的設(shè)計(jì)方法和裝置。

二、【背景技術(shù)】
[0002]傳統(tǒng)計(jì)算機(jī)內(nèi)存和外存之間的I/O性能不匹配一直是造成數(shù)據(jù)處理速度低下的重要原因。近年來(lái)云計(jì)算、大數(shù)據(jù)等新一代信息技術(shù)迅速發(fā)展，內(nèi)存計(jì)算技術(shù)應(yīng)運(yùn)而生，內(nèi)存計(jì)算(In-Memory Computing)就是CPU直接從內(nèi)存而非硬盤上讀取數(shù)據(jù),將大量的數(shù)據(jù)裝載在內(nèi)存中，并對(duì)數(shù)據(jù)進(jìn)行計(jì)算、分析。所以傳統(tǒng)計(jì)算平臺(tái)面臨的問(wèn)題包括內(nèi)存容量不夠大、能耗聞等方面。
[0003]另外，傳統(tǒng)基于NVM(Non-VolatiIe Memory,非易失性存儲(chǔ)器)的應(yīng)用是將NVM作為 PCIE SSD(即 PCIe SSD, SSD 為固態(tài)硬盤 Solid State Drive)或 SAS SSD(SAS, SerialAttached SCSI即串行連接SCSI)使用，其主要特征是取代機(jī)械硬盤，或者是作為內(nèi)存與硬盤之間的Cache(緩存)使用。這樣做可以使得1性能提升很大，但是對(duì)內(nèi)存級(jí)別，如容量、功耗、速度等沒(méi)有任何改善。

三、
【發(fā)明內(nèi)容】

[0004]針對(duì)上述問(wèn)題，本發(fā)明提出基于DRAM和NVM的異構(gòu)混合內(nèi)存系統(tǒng)架構(gòu)，構(gòu)建大容量、低功耗的異構(gòu)混合內(nèi)存系統(tǒng)，以解決現(xiàn)有計(jì)算機(jī)內(nèi)存性能和容量較低、需頻繁與磁盤I/O交換等一系列問(wèn)題，以尋求速度接近DRAM、容量和能耗接近NVM的異構(gòu)混合內(nèi)存系統(tǒng)。
[0005]本發(fā)明系統(tǒng)包括處理器、DRAM內(nèi)存條、NVM控制器和NVM內(nèi)存條等部分，異構(gòu)混合內(nèi)存的存儲(chǔ)介質(zhì)由DRAM和NVM組成，DRAM和NVM兩者進(jìn)行統(tǒng)一編址，可提高CPU的訪問(wèn)效率。同時(shí)提出了 DRAM作為NVM的Cache使用，根據(jù)數(shù)據(jù)訪問(wèn)頻率存放在不同的地址空間以達(dá)到優(yōu)化內(nèi)存訪問(wèn)性能的目的。采用目錄的Home偵聽(tīng)方式實(shí)現(xiàn)多個(gè)處理器之間的異構(gòu)內(nèi)存數(shù)據(jù)一致性維護(hù)。
[0006]根據(jù)本發(fā)明的發(fā)明目的，其中提供一種面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存裝置，其組成包括:CPU處理器、DRAM內(nèi)存條、NVM控制器和NVM內(nèi)存條，其中DRAM內(nèi)存條通過(guò)DDR總線連接到CPU內(nèi)存控制器上，NVM控制器上行接口是通過(guò)CPU —致性總線連接到CPU，下行接口是通過(guò)NVM總線連接到NVM內(nèi)存條，其特征在于:
[0007]一方面CPU通過(guò)集成的內(nèi)存控制器訪問(wèn)DRAM內(nèi)存條；
[0008]另一方面CPU通過(guò)一致性總線(CPU coherence bus)訪問(wèn)NVM控制器下面的NVM內(nèi)存條。
[0009]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的，其中容量較小的DRAM作為近端內(nèi)存使用，而速度較慢、容量較大的NVM作為遠(yuǎn)端內(nèi)存使用。
[0010]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的，其中近端內(nèi)存和遠(yuǎn)端內(nèi)存兩者統(tǒng)一編址，可以提高CPU的訪問(wèn)效率。
[0011]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的，其中近端內(nèi)存就是將DRAM充當(dāng)NVM非易失存儲(chǔ)器的Cache，用于掩蓋和緩解NVM相對(duì)于DRAM較差的延遲性能。
[0012]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的，其中根據(jù)數(shù)據(jù)的訪問(wèn)頻率將數(shù)據(jù)存放在不同的地址空間以達(dá)到優(yōu)化內(nèi)存訪問(wèn)性能的目的。
[0013]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的,其中通過(guò)CPU—致性總線(CPU coherence bus)向NVM控制器發(fā)出讀寫(xiě)請(qǐng)求，NVM控制器根據(jù)DRAM Cache是否命中，決定是否返回?cái)?shù)據(jù)或轉(zhuǎn)換成為NVM讀寫(xiě)命令。
[0014]根據(jù)本發(fā)明的另一發(fā)明目的，其中提供一種面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法，其組成包括:CPU處理器、DRAM內(nèi)存條、NVM控制器和NVM內(nèi)存條，其中DRAM內(nèi)存條通過(guò)DDR總線連接到CPU內(nèi)存控制器上，NVM控制器上行接口是通過(guò)CPU —致性總線連接到CPU，下行接口是通過(guò)NVM總線連接到NVM內(nèi)存條，其特征在于:
[0015]一方面CPU通過(guò)集成的內(nèi)存控制器訪問(wèn)DRAM內(nèi)存條；
[0016]另一方面CPU通過(guò)一致性總線(CPU coherence bus)訪問(wèn)NVM控制器下面的NVM內(nèi)存條。
[0017]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的，其中容量較小的DRAM作為近端內(nèi)存使用，而速度較慢、容量較大的NVM作為遠(yuǎn)端內(nèi)存使用。
[0018]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的，其中近端內(nèi)存和遠(yuǎn)端內(nèi)存兩者統(tǒng)一編址，可以提高CPU的訪問(wèn)效率。
[0019]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的，其中近端內(nèi)存就是將DRAM充當(dāng)NVM非易失存儲(chǔ)器的Cache，用于掩蓋和緩解NVM相對(duì)于DRAM較差的延遲性能。
[0020]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的，其中根據(jù)數(shù)據(jù)的訪問(wèn)頻率將數(shù)據(jù)存放在不同的地址空間以達(dá)到優(yōu)化內(nèi)存訪問(wèn)性能的目的。
[0021]根據(jù)本發(fā)明進(jìn)一步的發(fā)明目的,其中通過(guò)CPU—致性總線(CPU coherence bus)向NVM控制器發(fā)出讀寫(xiě)請(qǐng)求，NVM控制器根據(jù)DRAM Cache是否命中，決定是否返回?cái)?shù)據(jù)或轉(zhuǎn)換成為NVM讀寫(xiě)命令。

四、【專利附圖】

【附圖說(shuō)明】
[0022]圖1為本發(fā)明異構(gòu)混合內(nèi)存系統(tǒng)框圖。

五、【具體實(shí)施方式】
[0023]如圖1所示為一種異構(gòu)混合內(nèi)存設(shè)計(jì)方法和裝置，其組成包括:CPU處理器、DRAM內(nèi)存條、NVM控制器和NVM內(nèi)存條。其中DRAM內(nèi)存條通過(guò)DDR總線連接到CPU內(nèi)存控制器上，NVM控制器上行接口是通過(guò)CPU —致性總線連接到CPU，下行接口是通過(guò)NVM總線連接到NVM內(nèi)存條。
[0024]一方面CPU通過(guò)集成的內(nèi)存控制器訪問(wèn)DRAM內(nèi)存條。
[0025]另一方面CPU通過(guò)一致性總線(CPU coherence bus)訪問(wèn)NVM控制器下面的NVM內(nèi)存條。
[0026]本發(fā)明中速度較快、容量較小的DRAM作為近端內(nèi)存使用，而速度較慢、容量較大的NVM作為遠(yuǎn)端內(nèi)存使用。近端內(nèi)存和遠(yuǎn)端內(nèi)存兩者統(tǒng)一編址,可以提高CPU的訪問(wèn)效率。
[0027]近端內(nèi)存就是將DRAM充當(dāng)NVM非易失存儲(chǔ)器的Cache，用于掩蓋和緩解NVM相對(duì)于DRAM較差的延遲性能，稱為DRAM Cache。對(duì)于上層而言看到的是一個(gè)由NVM構(gòu)成的具有非易失性的內(nèi)存空間，它們將是系統(tǒng)內(nèi)存數(shù)據(jù)的所在地，而DRAM將成為運(yùn)行時(shí)數(shù)據(jù)的緩沖區(qū)。
[0028]對(duì)于操作系統(tǒng)而言，其看到的是一個(gè)統(tǒng)一編址，統(tǒng)一管理的異構(gòu)混合內(nèi)存系統(tǒng)，使用統(tǒng)一的命令對(duì)混合內(nèi)存進(jìn)行管理。
[0029]異構(gòu)混合內(nèi)存系統(tǒng)中DRAM內(nèi)存的訪問(wèn)延遲約為10ns左右，而NVM內(nèi)存其訪問(wèn)延遲較DRAM內(nèi)存慢10?20倍左右。因此根據(jù)數(shù)據(jù)的訪問(wèn)頻率存放在不同的地址空間以達(dá)到優(yōu)化內(nèi)存訪問(wèn)性能的目的。
[0030]本發(fā)明中通過(guò)CPU—致性總線(CPU coherence bus)向NVM控制器發(fā)出讀寫(xiě)請(qǐng)求，NVM控制器根據(jù)DRAM Cache是否命中，決定是否返回?cái)?shù)據(jù)或轉(zhuǎn)換成為NVM讀寫(xiě)命令。
[0031]對(duì)于DRAM和NVM統(tǒng)一線性編址的系統(tǒng)中，內(nèi)存空間由DRAM地址空間和NVM(非易失性存儲(chǔ))地址空間組成，這兩個(gè)空間都需要進(jìn)行全局?jǐn)?shù)據(jù)一致性的維護(hù)。
[0032]對(duì)于傳統(tǒng)的DRAM地址空間，處理器內(nèi)部集成DRAM存儲(chǔ)控制器，且處理器中專門實(shí)現(xiàn)了內(nèi)存管理模塊對(duì)與之相關(guān)內(nèi)存地址空間進(jìn)行全局?jǐn)?shù)據(jù)一致性維護(hù)，因此無(wú)需對(duì)異構(gòu)混合內(nèi)存空間中的DRAM空間做額外的數(shù)據(jù)一致性維護(hù)。
[0033]對(duì)于內(nèi)存空間中的NVM存儲(chǔ)空間，其作為系統(tǒng)內(nèi)存的屬性決定了處理器在程序運(yùn)行的過(guò)程中需要將這片非易失性存儲(chǔ)空間內(nèi)的數(shù)據(jù)搬運(yùn)到處理器cache中，因此本發(fā)明中需要增加一個(gè)專門的內(nèi)存代理(Home Agent)模塊，內(nèi)存代理模塊采用基于目錄的Home偵聽(tīng)方式實(shí)現(xiàn)多個(gè)處理器之間的異構(gòu)內(nèi)存數(shù)據(jù)一致性維護(hù)。
[0034]雖然先前的描述和附圖描述了本發(fā)明的優(yōu)選實(shí)施例，但是可以理解:在不脫離本發(fā)明的精神的情況下，在此可以產(chǎn)生各種附加、修改和替換。本領(lǐng)域普通技術(shù)人員很清楚:在不脫離本發(fā)明的精神或本質(zhì)特性的情況下，可以以其他特殊形式、結(jié)構(gòu)、布置、比例、以及利用其他元件、材料和部件來(lái)實(shí)現(xiàn)本發(fā)明。本領(lǐng)域的技術(shù)人員將意識(shí)到:本發(fā)明可以使用發(fā)明實(shí)際中使用的結(jié)構(gòu)、布置、比例、材料以及部件和其他的許多修改，這些修改在不脫離本發(fā)明的原理的情況下而特別適應(yīng)于特殊環(huán)境和操作需求。因此，當(dāng)前公開(kāi)的實(shí)施例在所有方面應(yīng)被理解為說(shuō)明性的而非對(duì)其請(qǐng)求保護(hù)的范圍的限制。
【權(quán)利要求】
1.一種面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存裝置，其組成包括:CPU處理器、DRAM內(nèi)存條、NVM控制器和NVM內(nèi)存條，其中DRAM內(nèi)存條通過(guò)DDR總線連接到CPU內(nèi)存控制器上，NVM控制器上行接口是通過(guò)CPU —致性總線連接到CPU，下行接口是通過(guò)NVM總線連接到NVM內(nèi)存條，其特征在于: 一方面CPU通過(guò)集成的內(nèi)存控制器訪問(wèn)DRAM內(nèi)存條； 另一方面CPU通過(guò)一致性總線(CPU coherence bus)訪問(wèn)NVM控制器下面的NVM內(nèi)存條。
2.如權(quán)利要求1所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存裝置，其中容量較小的DRAM作為近端內(nèi)存使用，而速度較慢、容量較大的NVM作為遠(yuǎn)端內(nèi)存使用。
3.如權(quán)利要求2所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存裝置，其中近端內(nèi)存和遠(yuǎn)端內(nèi)存兩者統(tǒng)一編址，可以提高CPU的訪問(wèn)效率。
4.如權(quán)利要求2所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存裝置，其中近端內(nèi)存就是將DRAM充當(dāng)NVM非易失存儲(chǔ)器的Cache，用于掩蓋和緩解NVM相對(duì)于DRAM較差的延遲性能。
5.如權(quán)利要求2所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存裝置，其中根據(jù)數(shù)據(jù)的訪問(wèn)頻率將數(shù)據(jù)存放在不同的地址空間以達(dá)到優(yōu)化內(nèi)存訪問(wèn)性能的目的。
6.如權(quán)利要求2所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存裝置，其中通過(guò)CPU—致性總線(CPU coherence bus)向NVM控制器發(fā)出讀寫(xiě)請(qǐng)求，NVM控制器根據(jù)DRAM Cache是否命中，決定是否返回?cái)?shù)據(jù)或轉(zhuǎn)換成為NVM讀寫(xiě)命令。
7.一種面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法，其組成包括:CPU處理器、DRAM內(nèi)存條、NVM控制器和NVM內(nèi)存條，其中DRAM內(nèi)存條通過(guò)DDR總線連接到CPU內(nèi)存控制器上，NVM控制器上行接口是通過(guò)CPU —致性總線連接到CPU，下行接口是通過(guò)NVM總線連接到NVM內(nèi)存條，其特征在于: 一方面CPU通過(guò)集成的內(nèi)存控制器訪問(wèn)DRAM內(nèi)存條； 另一方面CPU通過(guò)一致性總線(CPU coherence bus)訪問(wèn)NVM控制器下面的NVM內(nèi)存條。
8.如權(quán)利要求7所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法，其中容量較小的DRAM作為近端內(nèi)存使用，而速度較慢、容量較大的NVM作為遠(yuǎn)端內(nèi)存使用。
9.如權(quán)利要求8所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法，其中近端內(nèi)存和遠(yuǎn)端內(nèi)存兩者統(tǒng)一編址，可以提高CPU的訪問(wèn)效率。
10.如權(quán)利要求8所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法，其中近端內(nèi)存就是將DRAM充當(dāng)NVM非易失存儲(chǔ)器的Cache，用于掩蓋和緩解NVM相對(duì)于DRAM較差的延遲性能。
11.如權(quán)利要求8所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法，其中根據(jù)數(shù)據(jù)的訪問(wèn)頻率將數(shù)據(jù)存放在不同的地址空間以達(dá)到優(yōu)化內(nèi)存訪問(wèn)性能的目的。
12.如權(quán)利要求8所述的面向內(nèi)存計(jì)算的異構(gòu)混合內(nèi)存方法，其中通過(guò)CPU—致性總線(CPU coherence bus)向NVM控制器發(fā)出讀寫(xiě)請(qǐng)求，NVM控制器根據(jù)DRAM Cache是否命中，決定是否返回?cái)?shù)據(jù)或轉(zhuǎn)換成為NVM讀寫(xiě)命令。
【文檔編號(hào)】G06F13/16GK104360963SQ201410696883
【公開(kāi)日】2015年2月18日 申請(qǐng)日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】貢維, 林楷智, 李鵬翀 申請(qǐng)人:浪潮(北京)電子信息產(chǎn)業(yè)有限公司