基于fpga實(shí)現(xiàn)mipi模組dsi時(shí)鐘重配的方法
【專利摘要】本發(fā)明公開了一種基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法，包括如下步驟：1)確定FPGA輸入輸出時(shí)鐘倍數(shù)N的值，則FPGA的輸出時(shí)鐘與輸入時(shí)鐘滿足FCLKOUT＝FCLKIN*N；2)將需要配置的DSI時(shí)鐘頻率FDSI的值設(shè)置到DSI時(shí)鐘頻率配置參數(shù)中；3)調(diào)用DSI時(shí)鐘頻率配置參數(shù)，并計(jì)算出需要配置的DSI時(shí)鐘頻率FDSI與時(shí)鐘管理芯片的輸入時(shí)鐘fin的倍數(shù)參數(shù)m＝FDSI/(fin*N)；4)將時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù)m轉(zhuǎn)換為時(shí)鐘管理芯片寄存器配置數(shù)據(jù)格式，則時(shí)鐘管理芯片的輸出時(shí)鐘與輸入時(shí)鐘fin的關(guān)系為fout＝fin*m；5)FPGA接收到時(shí)鐘管理芯片的輸出時(shí)鐘fout，即FPGA的輸入時(shí)鐘FCLKIN＝fout＝fin*m，則FPGA的輸出時(shí)鐘FCLKOUT＝FCLKIN*N＝fin*m*N＝FDSI，實(shí)現(xiàn)FPGA的輸出時(shí)鐘FCLKOUT等于需要配置的DSI時(shí)鐘頻率FDSI。
【專利說(shuō)明】基于FPGA實(shí)現(xiàn)ΜIΡI模組DSI時(shí)鐘重配的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及MIPI模組DSI時(shí)鐘頻率【技術(shù)領(lǐng)域】，具體地指一種基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法。

【背景技術(shù)】
[0002]MIPI測(cè)試模組在測(cè)試大小或是分辨率不同的MIPI模組時(shí)需要調(diào)整DSI的時(shí)鐘頻率。由于DSI的時(shí)鐘頻率很廣，從62.5MHz到1.1GHz不等，同一測(cè)試設(shè)備在測(cè)試不同的MIPI模組時(shí)需要做到DSI時(shí)鐘實(shí)時(shí)可調(diào)。MIPI模組測(cè)試設(shè)備信號(hào)源由FPGA產(chǎn)生，DSI時(shí)鐘由FPGA提供。
[0003]目前，F(xiàn)PGA得到想要的輸出時(shí)鐘的方法通常有兩種:
[0004]1)方法一是采用震蕩器或是時(shí)鐘buffer (緩沖器)給FPGA提供一個(gè)固定的差分或是單端時(shí)鐘，再由FPGA內(nèi)部PLL(鎖相環(huán))來(lái)產(chǎn)生需要的時(shí)鐘。但是由FPGA內(nèi)部PLL的產(chǎn)生的時(shí)鐘在步進(jìn)和精度上達(dá)不到DSI對(duì)時(shí)鐘步進(jìn)和精度的要求。
[0005]將FaKQUT設(shè)為FPGA的輸出時(shí)鐘、F ακ?Ν設(shè)為FPGA的輸入時(shí)鐘，則F CLK0UT= F ακ?Ν*Ν，Ν為FPGA輸入輸出時(shí)鐘倍數(shù)。當(dāng)FaKIN為定值時(shí)，要改變輸出頻率就必須要調(diào)整N。調(diào)整N的值就意味著要修改FPGA代碼，操作極為不便。
[0006]2)方法二是采用時(shí)鐘管理芯片產(chǎn)生可以調(diào)整的時(shí)鐘提供給FPGA，再由FPGA內(nèi)部PLL來(lái)產(chǎn)生需要的DSI時(shí)鐘。但是仍然無(wú)法實(shí)現(xiàn)輸出時(shí)鐘頻率的實(shí)時(shí)調(diào)整。
[0007]此方法優(yōu)于方法一，可以通過(guò)改變FPGA的輸入時(shí)鐘匕_來(lái)達(dá)到改變輸出時(shí)鐘的目的，而不用改變FPGA輸入輸出時(shí)鐘倍數(shù)N的值，從而省去了修改FPGA代碼的麻煩。但是對(duì)于操作者來(lái)說(shuō)，首先確定FPGA輸入輸出時(shí)鐘倍數(shù)N的值是多少，再根據(jù)需要的DSI時(shí)鐘(即Fqut)來(lái)計(jì)算FPGA的輸入時(shí)鐘FCLKIN的值
[0008]Fclkin= F 0UT/N
[0009]然后使時(shí)鐘管理芯片產(chǎn)生FPGA需要的輸入時(shí)鐘FMIN的值，具體步驟為:
[0010]設(shè)時(shí)鐘管理芯片的輸出時(shí)鐘為f；ut，則f；ut= F CLKIN= F 0UT/N對(duì)于時(shí)鐘管理芯片，其內(nèi)部也是由PLL結(jié)構(gòu)組成，輸入輸出時(shí)鐘也有一定的倍數(shù)關(guān)系。
[0011]則fout= f in*m
[0012]其中，fin為時(shí)鐘管理芯片的輸入時(shí)鐘，是一個(gè)固定值，m為時(shí)鐘管理芯片調(diào)整倍數(shù)，為可變值。要得到f；ut，可以通過(guò)改變時(shí)鐘管理芯片調(diào)整倍數(shù)m值得到，而時(shí)鐘管理芯片調(diào)整倍數(shù)m值的改變需要通過(guò)外部的控制器操作時(shí)鐘管理芯片的寄存器來(lái)實(shí)現(xiàn)。
[0013]因此，需要知道fwt的值，時(shí)鐘管理芯片才能正確配置輸出時(shí)鐘，而且還需要一個(gè)額外的控制界面，由此可見，此方法要得到正確的DSI時(shí)鐘步驟比較繁瑣，不具備實(shí)時(shí)性。


【發(fā)明內(nèi)容】

[0014]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種小步進(jìn)、高精度、寬范圍的基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法，由系統(tǒng)自動(dòng)控制產(chǎn)生需要的輸出時(shí)鐘頻率，調(diào)整方便、實(shí)時(shí)，優(yōu)化了系統(tǒng)的時(shí)鐘結(jié)構(gòu)。
[0015]為實(shí)現(xiàn)上述目的，本發(fā)明所設(shè)計(jì)的基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法，其特殊之處在于，包括如下步驟:
[0016]1)確定FPGA輸入輸出時(shí)鐘倍數(shù)N的值，則FPGA的輸出時(shí)鐘FMQUT與FPGA的輸入時(shí)鐘
Fclkin 滿足F

CLKOUT — F CLKIN*N ;
[0017]2)將需要配置的DSI時(shí)鐘頻率FDSI的值設(shè)置到MIPI模組配置文件對(duì)應(yīng)的DSI時(shí)鐘頻率配置參數(shù)中；
[0018]3)調(diào)用所述MIPI模組配置文件中的DSI時(shí)鐘頻率配置參數(shù)，并計(jì)算出所述需要配置的DSI時(shí)鐘頻率FDSI與時(shí)鐘管理芯片的輸入時(shí)鐘f in的倍數(shù)關(guān)系，即時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù) m = Fdsi/ (fin*N)；
[0019]4)將所述時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù)m轉(zhuǎn)換為時(shí)鐘管理芯片寄存器配置數(shù)據(jù)格式，并寫入時(shí)鐘管理芯片的寄存器，則所述時(shí)鐘管理芯片的輸出時(shí)鐘f；ut與時(shí)鐘管理芯片的輸入時(shí)鐘fin的關(guān)系為f Mt= f in*m ；
[0020]5)FPGA接收到所述時(shí)鐘管理芯片的輸出時(shí)鐘f；ut，即所述FPGA的輸入時(shí)鐘FMIN =fout= f in*m，則所述 FPGA 的輸出時(shí)鐘 F_UT= F clkin*N = fin*m*N = FDSI，實(shí)現(xiàn)所述 FPGA 的輸出時(shí)鐘FaK()UT等于需要配置的DSI時(shí)鐘頻率F DSI。
[0021]優(yōu)選地，所述MIPI模組配置文件通過(guò)UDP網(wǎng)絡(luò)協(xié)議從電腦⑶I界面?zhèn)魉椭罬IPI模組測(cè)試設(shè)備，所述需要配置的DSI時(shí)鐘頻率FDSI的值從所述電腦GUI界面中的人工輸入得到。在上層軟件的GUI界面中輸入需要配置的DSI時(shí)鐘頻率FDSI的值，上層軟件將輸入的FDSI的值存到相對(duì)應(yīng)的配置文件中。
[0022]優(yōu)選地，MIPI模組測(cè)試設(shè)備獲取配置文件中的DSI時(shí)鐘頻率配置參數(shù)后通過(guò)IIC接口對(duì)時(shí)鐘管理芯片的寄存器進(jìn)行配置，將所述時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù)m轉(zhuǎn)換為時(shí)鐘管理芯片中對(duì)應(yīng)的寄存器配置數(shù)據(jù)格式。MIPI模組測(cè)試設(shè)備的ARM/MCU通過(guò)IIC接口對(duì)時(shí)鐘管理芯片的寄存器進(jìn)行配置。
[0023]優(yōu)選地，所述FPGA輸入輸出時(shí)鐘倍數(shù)N為5?10中任一自然數(shù)。將FPGA輸入輸出時(shí)鐘倍數(shù)N固定為一個(gè)自然數(shù)，F(xiàn)PGA內(nèi)部的PLL根據(jù)FPGA輸入輸出時(shí)鐘倍數(shù)N產(chǎn)生相應(yīng)的DSI時(shí)鐘。
[0024]優(yōu)選地，所述MIPI模組測(cè)試設(shè)備與電腦⑶I界面通信的端口為12582。MIPI模組測(cè)試設(shè)備通過(guò)12582端口獲取MIPI模組配置文件。
[0025]本發(fā)明通過(guò)時(shí)鐘管理芯片和FPGA結(jié)合的方式輸出高精度、小步進(jìn)、寬范圍的輸出時(shí)鐘頻率，只需要操作者在電腦GUI界面輸入需要的DSI時(shí)鐘頻率，應(yīng)用程序?qū)⒆詣?dòng)計(jì)算出時(shí)鐘管理芯片的寄存器配置數(shù)據(jù)，時(shí)鐘管理芯片的輸出時(shí)鐘被FPGA接收后，F(xiàn)PGA根據(jù)固定的FPGA輸入輸出時(shí)鐘倍數(shù)N向DSI輸出與需要的DSI時(shí)鐘頻率相等的FPGA的輸出時(shí)鐘。操作者不用關(guān)心任何其他參數(shù)，只要輸出時(shí)鐘值不超過(guò)規(guī)定的范圍，可以很方便地得到需要的DSI時(shí)鐘頻率。MIPI模組測(cè)試設(shè)備配有一個(gè)功能強(qiáng)大的GUI，本方案只需要在原來(lái)的⑶I上增加一個(gè)輸入窗口即可，無(wú)需專門制作⑶I。
[0026]本發(fā)明具有如下優(yōu)點(diǎn):
[0027]1)時(shí)鐘頻率調(diào)整通過(guò)電腦的⑶I界面操作；
[0028]2)時(shí)鐘頻率調(diào)整方便、實(shí)時(shí)，簡(jiǎn)單；
[0029]3)時(shí)鐘調(diào)整步進(jìn)小，精度高；
[0030]4)時(shí)鐘頻率調(diào)整范圍寬(本方案實(shí)現(xiàn)的輸出時(shí)鐘范圍可達(dá)10MHz到1.5GHz)。

【專利附圖】

【附圖說(shuō)明】
[0031]圖1為實(shí)現(xiàn)本發(fā)明的MIPI模組測(cè)試設(shè)備的連接結(jié)構(gòu)圖。
[0032]圖2為實(shí)現(xiàn)本發(fā)明的MIPI模組測(cè)試設(shè)備的結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0033]以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。
[0034]如圖1所示，本發(fā)明所提供的基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法基于MIPI模組測(cè)試設(shè)備實(shí)現(xiàn)，MIPI模組測(cè)試設(shè)備包括控制器ARM/MCU、時(shí)鐘管理芯片和FPGA。如圖1所示，MIPI模組測(cè)試設(shè)備的ARM/MCU通過(guò)網(wǎng)口與電腦上位機(jī)的⑶I連接，MIPI模組測(cè)試設(shè)備的MIPI接口與MIPI模組連接。MIPI模組測(cè)試設(shè)備的結(jié)構(gòu)框圖如圖2所示。
[0035]本發(fā)明基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法包括如下步驟:
[0036]1)確定FPGA輸入輸出時(shí)鐘倍數(shù)N的值，則FPGA的輸出時(shí)鐘FMQUT與FPGA的輸入時(shí)鐘
Fclkin 滿足F

CLKOUT — F clkin*N ;例如設(shè)置Ν = 8，則




^CLKOUT — F CLKIN*^。
[0037]2)將MIPI模組測(cè)試設(shè)備和電腦通過(guò)UDP網(wǎng)絡(luò)協(xié)議進(jìn)行連接，在模組測(cè)試設(shè)備和電腦建立連接時(shí)，上層界面對(duì)應(yīng)的電腦端口是12582。
[0038]3)操作者根據(jù)需要測(cè)試的MIPI模組的規(guī)格，在電腦的⑶I界面中輸入需要的DSI
時(shí)鐘頻率參數(shù)Fdsi。
[0039]4)上層軟件將輸入的DSI時(shí)鐘頻率參數(shù)FDSI存到相應(yīng)的MIPI模組配置文件中，不同的MIPI模組對(duì)應(yīng)不同的配置文件，配置文件中有很多參數(shù)，其中有一項(xiàng)“mdlmipidsiclock”對(duì)就是DSI時(shí)鐘頻率配置參數(shù)的設(shè)置。
[0040]5)在上層軟件中點(diǎn)“初始化”按鈕，MIPI模組測(cè)試設(shè)備的控制器ARM/MCU通過(guò)12582端口找到對(duì)應(yīng)的配置文件，并從配置文件中讀取配置信息。
[0041]MIPI模組測(cè)試設(shè)備通過(guò)UDP網(wǎng)絡(luò)協(xié)議取到需要的DSI時(shí)鐘頻率參數(shù)FDSI后，通過(guò)固定的端口 η (這個(gè)端口是ARM/MCU的應(yīng)用軟件定義好的，不同的應(yīng)用軟件端口可以不同，一旦端口定下來(lái)就不會(huì)變動(dòng))找到時(shí)鐘管理芯片相應(yīng)的執(zhí)行文件X。
[0042]6)控制器ARM/MCU調(diào)用ΜΙΡΙ模組配置文件中的DSI時(shí)鐘頻率配置參數(shù)，并計(jì)算出需要配置的DSI時(shí)鐘頻率FDSI與時(shí)鐘管理芯片的輸入時(shí)鐘fin的倍數(shù)關(guān)系，即時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù)m = Fdsi/ (fin*N)。
[0043]時(shí)鐘管理芯片的輸入時(shí)鐘為固定值fin= 25MHz，則本例中m = FDSI/(25*8)。
[0044]7)控制器ARM/MCU調(diào)用執(zhí)行文件X，執(zhí)行文件x通過(guò)IIC接口對(duì)時(shí)鐘管理芯片的寄存器進(jìn)行配置?？刂破鰽RM/MCU將時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù)m轉(zhuǎn)換為時(shí)鐘管理芯片寄存器配置數(shù)據(jù)格式，并寫入時(shí)鐘管理芯片的寄存器，則時(shí)鐘管理芯片的輸出時(shí)鐘f；ut與時(shí)鐘管理芯片的輸入時(shí)鐘fin的關(guān)系為f out= f in*m。
[0045]時(shí)鐘管理芯片的輸出時(shí)鐘fQUt= 25*Fdsi/(25*8) = FDSI/8。
[0046]8)FPGA從時(shí)鐘輸入引腳接收到時(shí)鐘管理芯片的輸出時(shí)鐘f；ut= F DSI/8，再經(jīng)過(guò)FPGA內(nèi)部的PLL，F(xiàn)PGA的輸出時(shí)鐘FMQUT= F clkin*N = FDSI/8*8 = FDSI，實(shí)現(xiàn)FPGA的輸出時(shí)鐘匕0?^等于需要配置的DSI時(shí)鐘頻率F DSI。MIPI模組測(cè)試設(shè)備根據(jù)DSI時(shí)鐘頻率通過(guò)MIPI接口完成需要測(cè)試的MIPI模組的時(shí)鐘重配。
[0047]以上僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以設(shè)計(jì)出若干改進(jìn)，這些改進(jìn)也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法，其特征在于:包括如下步驟: 1)確定FPGA輸入輸出時(shí)鐘倍數(shù)N的值，則FPGA的輸出時(shí)鐘Fmqut與FPGA的輸入時(shí)鐘Fclkin 滿足F
CLKOUT — F CLKIN*N ; 2)將需要配置的DSI時(shí)鐘頻率Fdsi的值設(shè)置到MIPI模組配置文件對(duì)應(yīng)的DSI時(shí)鐘頻率配置參數(shù)中； 3)調(diào)用所述MIPI模組配置文件中的DSI時(shí)鐘頻率配置參數(shù)，并計(jì)算出所述需要配置的DSI時(shí)鐘頻率Fdsi與時(shí)鐘管理芯片的輸入時(shí)鐘f in的倍數(shù)關(guān)系，即時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù) m = FDSI/(fin*N)； 4)將所述時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù)m轉(zhuǎn)換為時(shí)鐘管理芯片寄存器配置數(shù)據(jù)格式，并寫入時(shí)鐘管理芯片的寄存器，則所述時(shí)鐘管理芯片的輸出時(shí)鐘f-與時(shí)鐘管理芯片的輸入時(shí)鐘fin的關(guān)系為f out= f in*m ； 5)FPGA接收到所述時(shí)鐘管理芯片的輸出時(shí)鐘f；ut，即所述FPGA的輸入時(shí)鐘Fmin=f out=則所述FPGA的輸出時(shí)鐘F_UT= F clkin*N = fin*m*N = Fdsi,實(shí)現(xiàn)所述FPGA的輸出時(shí)鐘Fototit等于需要配置的DSI時(shí)鐘頻率F DSI。
2.根據(jù)權(quán)利要求1所述的基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法，其特征在于:所述MIPI模組配置文件通過(guò)UDP網(wǎng)絡(luò)協(xié)議從電腦⑶I界面?zhèn)魉椭罬IPI模組測(cè)試設(shè)備，所述需要配置的DSI時(shí)鐘頻率Fdsi的值從所述電腦GUI界面中的人工輸入得到。
3.根據(jù)權(quán)利要求1或2所述的基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法，其特征在于:MIPI模組測(cè)試設(shè)備獲取配置文件中的DSI時(shí)鐘頻率配置參數(shù)后通過(guò)IIC接口對(duì)時(shí)鐘管理芯片的寄存器進(jìn)行配置，將所述時(shí)鐘管理芯片調(diào)整倍數(shù)參數(shù)m轉(zhuǎn)換為時(shí)鐘管理芯片中對(duì)應(yīng)的寄存器配置數(shù)據(jù)格式。
4.根據(jù)權(quán)利要求1或2所述的基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法，其特征在于:所述FPGA輸入輸出時(shí)鐘倍數(shù)N為5?10中任一自然數(shù)。
5.根據(jù)權(quán)利要求2所述的基于FPGA實(shí)現(xiàn)MIPI模組DSI時(shí)鐘重配的方法，其特征在于:所述MIPI模組測(cè)試設(shè)備與電腦⑶I界面通信的端口為12582。
【文檔編號(hào)】G06F1/08GK104460826SQ201410745797
【公開日】2015年3月25日 申請(qǐng)日期:2014年12月5日 優(yōu)先權(quán)日:2014年12月5日
【發(fā)明者】彭騫, 余廣德, 趙勇, 沈亞非, 陳凱 申請(qǐng)人:武漢精測(cè)電子技術(shù)股份有限公司