一種具有監(jiān)控功能的pcie板卡的制作方法
【專利摘要】本實用新型涉及一種具有監(jiān)控功能的PCIE板卡，所述板卡通過連接器與主板相連，所述主板設(shè)有相互連接的平臺控制交換器和基板管理控制器；所述板卡包括設(shè)置在所述板卡上的多個PCIE槽或設(shè)備、兩組排針和與所述PCIE槽或PCIE設(shè)備連接的IIC總線接口IO拓展芯片；其中一組所述排針通過與所述平臺控制交換器連接實現(xiàn)BIOS自動智能識別和自適應(yīng)不同的PCIE板卡；另一組所述排針通過與所述基板管理控制器連接實現(xiàn)BMC自動智能識別不同的PCIE板卡。本實用新型的技術(shù)方案簡單、實用，能夠?qū)崿F(xiàn)對板卡更靈活的監(jiān)控功能和更準確的故障定位能力。
【專利說明】—種具有監(jiān)控功能的PCIE板卡

【技術(shù)領(lǐng)域】
:
[0001]本實用新型涉及一種PCIE板卡，更具體涉及一種具有監(jiān)控功能的PCIE板卡。

【背景技術(shù)】
:
[0002]PCI (PeripheralComponentlnterconnect,外設(shè)部件互連)Express 是由 Intel 倡導開發(fā)的處理器系統(tǒng)總線，是一種串行互連技術(shù)，目前已經(jīng)被PCISIG(PCI專業(yè)組)接受并成為PC1、PC1-X(PCIextended, PCI擴展)的繼承者，目標是完全取代PCI和PC1-X。隨著PCIExpress (簡稱PCIE)規(guī)范的發(fā)布，越來越多的廠家開始推出基于PCIE規(guī)范的芯片和基于PCIE的交換器。PCIE的交換器在一個系統(tǒng)中可以連接很多設(shè)備，基于PCIE交換器的通信設(shè)備(如路由器、交換機、網(wǎng)關(guān)等)也成為一種選擇。
[0003]PCI Express Bus (PCIE)在目前IT技術(shù)的發(fā)展中占據(jù)越來越重要的位置。現(xiàn)在絕大部分CPU已把PCIE bus集成在CPU內(nèi)部，而且把所支持的最大PCIE Lane數(shù)作為一個很重要的技術(shù)指標。目前PCIE板卡的監(jiān)控技術(shù)過于簡單，只是單純地依靠B1S和OS自身監(jiān)控的信息報警，缺少靈活性、直觀性、準確性，欠缺更準確的故障定位能力。本實用新型設(shè)計一套更加有效地監(jiān)控和管理PCIE板卡的方法，來克服目前的缺陷或不足。
實用新型內(nèi)容:
[0004]本實用新型的目的是提供一種具有監(jiān)控功能的PCIE板卡，本實用新型的技術(shù)方案簡單、實用，能夠?qū)崿F(xiàn)對板卡更靈活的監(jiān)控功能和更準確的故障定位能力。
[0005]為實現(xiàn)上述目的，本實用新型采用以下技術(shù)方案:一種具有監(jiān)控功能的PCIE板卡，所述板卡通過連接器與主板相連，所述主板設(shè)有依次連接的CPU、平臺控制交換器和基板管理控制器；其特征在于:所述板卡包括設(shè)置在板卡上的至少一個PCIE槽或PCIE設(shè)備、兩組排針和與所述PCIE槽或PCIE設(shè)備連接的IIC總線接口 1拓展芯片；其中一組所述排針與所述平臺控制交換器連接；另一組所述排針與所述基板管理控制器連接。
[0006]本實用新型提供的一種如權(quán)利要求1所述的一種具有監(jiān)控功能的PCIE板卡，所述另一組排針通過IIC總線接口 1拓展芯片和連接器與所述主板的基板管理控制器連接。
[0007]本實用新型提供的一種具有監(jiān)控功能的PCIE板卡，與所述平臺控制交換器連接的排針組包括至少一個排針；所述排針包括通過上拉電阻與設(shè)置在所述板卡上的輔助電源連接的針腳、與所述平臺控制交換器的GP1針腳連接的針腳和與設(shè)置在所述板卡上的地連接的針腳。
[0008]本實用新型提供的另一優(yōu)選的一種具有監(jiān)控功能的PCIE板卡，與所述基板管理控制器連接的排針組包括至少一個排針；所述排針包括通過上拉電阻與設(shè)置在所述板卡上的輔助電源連接的針腳、與所述IIC總線接口 1拓展芯片的1針腳連接的針腳和與設(shè)置在所述板卡上的地連接的針腳。
[0009]本實用新型提供的再一優(yōu)選的一種具有監(jiān)控功能的PCIE板卡，所述板卡設(shè)有與所述IIC總線接口連接的PCIE槽或者PCIE設(shè)備；將所述PCIE槽或者PCIE設(shè)備與所述IIC總線接口 1拓展芯片的1針腳相連。
[0010]本實用新型提供的又一優(yōu)選的一種具有監(jiān)控功能的PCIE板卡，所述CPU與所述PCIE槽或者PCIE設(shè)備連接，所述CPU收集的B1S信息通過DMI2和LPC鏈路傳遞給所述基板管理控制器。
[0011]本實用新型提供的又一優(yōu)選的一種具有監(jiān)控功能的PCIE板卡，所述基板管理控制器通過以太網(wǎng)接口與所述終端電腦連接。
[0012]本實用新型提供的又一優(yōu)選的一種具有監(jiān)控功能的PCIE板卡，所述排針的個數(shù)nl與所述PCIE總線的組合方式種類ml間的關(guān)系為JinHk = ml< = 2nl。
[0013]本實用新型提供的又一優(yōu)選的一種具有監(jiān)控功能的PCIE板卡，所述排針的個數(shù)n2與所述PCIE板卡個數(shù)m2間的關(guān)系為:2= m2< = 2n2。
[0014]和最接近的現(xiàn)有技術(shù)比，本實用新型提供技術(shù)方案具有以下優(yōu)異效果
[0015]1、本實用新型中根據(jù)不同的PCIE板卡能夠智能地告之B1S PCIE總線的分配方式，使B1S能夠順利地初始化PCIE板卡，因此可以實現(xiàn)在同一塊主板上PCIE板卡的多樣化；
[0016]2、本實用新型能夠唯一確定PCIE板卡ID號，因此BMC (Baseboard ManagementController)能夠知道PCIE板卡的配置情況；
[0017]3、本實用新型BMC利用LPC總線能夠?qū)崿F(xiàn)從B1S讀取PCIE板卡信息；BMC也能通過SMB (System Management Bus)總線讀取PCIE板卡的信息；通過對比兩方面得到的信息，可以實現(xiàn)PCIE板卡的監(jiān)控管理、故障報警的功能；
[0018]4、本實用新型的板卡具有靈活性、直觀性、準確性的特點，具有更準確的故障定位能力。

【專利附圖】

【附圖說明】
[0019]圖1為本實用新型的板卡結(jié)構(gòu)示意圖；
[0020]其中，1-主板，2-PCIE板卡，3-終端電腦，4-連接器；
[0021]101-CPU, 102-內(nèi)存，103-PCH，104-BMC ；
[0022]201-PCIE槽或PCIE設(shè)備，202-1IC總線接口 10拓展芯片，203-排針，204-上拉電阻，205-3.3V輔助電源，206-地。

【具體實施方式】
[0023]下面結(jié)合實施例對實用新型作進一步的詳細說明。
[0024]實施例1:
[0025]如圖1所示，本例的實用新型具有監(jiān)控功能的PCIE板卡通過連接器4將PCIELane與主板I相連，所述主板I設(shè)有依次連接的CPU101、平臺控制交換器PCH103和基板管理控制器BMC104 ;所述PCIE板卡2包括設(shè)置在所述板卡上的至少一個PCIE槽或PCIE設(shè)備201、兩組排針203和與所述PCIE槽或PCIE設(shè)備201連接的IIC總線接口 10拓展芯片
202;其中一組所述排針203通過與所述平臺控制交換器連接實現(xiàn)B1S自動智能地識別和自適應(yīng)不同的PCIE板卡2 ;另一組所述排針203通過與所述基板管理控制器連接實現(xiàn)BMC自動智能地識別不同的PCIE板卡2。所述另一組排針通過IIC總線接口 10拓展芯片202和連接器4與所述主板I的基板管理控制器連接。
[0026]PCIE Lane的分配和識別
[0027]PCIE總線有非常靈活的劃分方式，具體能夠支持的劃分類型取決于相應(yīng)的芯片。本實施例采用Intel Haswell-EP CPUlOl來闡述本實用新型的技術(shù)方案，但不只限于此CPU。Haswell-EP CPU 共計有 401ane PCIE3.0 信號，擁有 3 個 PCIE 接口。根據(jù) Haswell-EPCPU的規(guī)范，每個PORT 口可以劃分成如表I中的組合。PORTl和P0RT2可以有4種組合，P0RT3可以有2種組合，所以共有32 (4*4*2)種組合，也即可以有32種的PCIE Lane組合方式。
[0028]為了充分利用PCIE總線劃分的靈活性，本實用新型的主板I是通過連接器4把Haswell-EP CPUlOl所有的PCIE Iane信號都引入到PCIE板卡2上，這樣可以在同一塊主板I上實現(xiàn)多達32種PCIE Lane組合方式，能夠滿足不同應(yīng)用場合的需求。如圖1所示，Haswell-EP CPUlOl通過PCIE x40信號連接到多個PCIE槽或PCIE設(shè)備201上。如果用于GPU應(yīng)用，那么PCIE總線可以設(shè)計成2個PCIE xl6和I個PCIE x8。如果一些場合不要求PCIE帶寬指標只要求插入更多的PCIE設(shè)備，那么PCIE總線可以設(shè)計成10個PCIE x4。
[0029]表I PCIE x40 bus的分配方式
[0030]
PORTlP0RT2P0RT3
組合 I xl6xl6X8
組合 2 x8x8x8\8x4 x4
組合 3 x8x4 x4 x8x4 x4
組合 4 x4 x4 x4 x4 x4 x4 x4 x4
[0031]以上主板I和PCIE板卡2的連接結(jié)構(gòu)保證了系統(tǒng)可以擁有多變多用途的PCIE板卡2設(shè)計，但還需要解決不同PCIE Lane組合方式能夠被B1S順利識別和初始化的問題。
[0032]給每種PCIE組合方式編一個唯一的二進制代碼，稱為PCIE組合方式代碼WD，固化在每個PCIE板卡2上，在B1S初始化PCIE bus之前，首先通過PCH103讀取WD，然后根據(jù)讀取的WD對CPUlOl的PCIE Lane進行合理的劃分和初始化，實現(xiàn)B1S能夠自動智能地識別和自適應(yīng)不同的PCIE板卡2。WD代碼有幾位就采用幾個排針203，WD每個二進制位對應(yīng)一個排針203。這些排針設(shè)計在PCIE板卡2上，每個排針都引出一根信號線通過連接器4連接到主板PCH103的GP1腳上。而且排針203能夠把其所引出的信號線設(shè)置為高電平或者低電平。根據(jù)WD每位的值，設(shè)置相應(yīng)排針203為高電平或低電平，就實現(xiàn)了 WD固化在PCIE板卡2上。所以PCH103能夠通過讀取在PCIE板卡2上排針的高低電平就能識別出WD。
[0033]在PCIE板卡2上設(shè)計多個3針的排針203，排針的第I個針腳通過一個阻值為4.7千歐姆的上拉電阻204上拉到輔助電源3.3V_AUX205,第2針腳的信號設(shè)置為PCIE帶寬信號(PCIE_LINK_WIDTH_ID1，— , PCIE_LINK_WIDTH_IDn)連接到 Intel PCH103 的 GP1 針腳上，第3個針腳下拉到地206，即下拉到零電平。當跳帽安裝在第I個針腳和第2個針腳時，會把PCIE帶寬信號拉高，當跳帽安裝在第2個針腳和第3個針腳時，會把PCIE帶寬信號拉低。假設(shè)PCIE總線的組合方式有ml種，則需要nl個排針，且ml和nl需要滿足2(nH)〈=ml〈 = 2n1。對于Haswell-EP CPUlOl來說，至少有32種PCIE組合方式，所以至少需要用5個排針203來區(qū)分。利用這5個排針203對每個PCIE帶寬信號進行拉高或者拉低，實現(xiàn)對每一種PCIE Lane組合方式進行唯一的二進制編碼，此編碼稱為PCIE組合方式代碼WD。B1S據(jù)此WD可以唯一區(qū)分和確定每一個PCIE板卡2的PCIE分配方式，如表2所示。當然在實際的系統(tǒng)設(shè)計中，這些組合方式不可能全部都會用到，所以可以減少排針203的使用數(shù)量。主板I開機后，PCH103通過信號線PCIE_LINK_WIDTH_IDx(X = I?nl)檢查排針
203的電平，從而使B1S得知PCIE板卡2所需的PCIE總線分配方式，然后對PCIE總線進行相應(yīng)的劃分和初始化。
[0034]表2 PCIE板卡的帶寬信號代碼(WD)
[0035]

PCIE組合方式代碼(WD) PCIE分配方式
PCIE—LINK—WIDTH—ID[5:1]
PCIE 組合 I 000002 個 PCIExl6, PCIEx8
[0036]
PCIE 組合 32 1111110 個 PCIEx4
[0037]PCIE板卡ID的設(shè)計和識別
[0038]為了對PCIE板卡2進行更好的監(jiān)控，需要給每個PCIE板卡2賦予一個唯一的二進制識別號，稱之為PCIE板卡ID。PCIE板卡ID固化在每個PCIE板卡2上，BMC104借助于SMB Bus (System Management Bus)讀取每個PCIE板卡ID,然后根據(jù)讀取的ID在BMC104程序數(shù)據(jù)庫中調(diào)取對應(yīng)板卡的相關(guān)信息，實現(xiàn)BMC104能夠自動智能地識別不同的PCIE板卡2。ID代碼有幾位就采用幾個排針203，ID每個二進制位對應(yīng)一個排針203。這些排針203設(shè)計在PCIE板卡2上，每個排針203都弓I出一根信號線連接IIC總線接口 1拓展芯片202。而且排針203能夠把其所引出的信號線設(shè)置為高電平或者低電平。根據(jù)ID每位的值，設(shè)置相應(yīng)排針203為高電平或低電平，就實現(xiàn)了 ID固化在PCIE板卡2上。1拓展芯片利用SMB總線通過連接器4與BMC104相連。所以BMC104能夠通過所述1拓展芯片讀取在PCIE板卡2上排針203的高低電平就能識別出ID。
[0039]為此在PCIE板卡2內(nèi)，設(shè)計多個3針的排針203，所述排針203的第I個針腳通過一個阻值為4.7千歐姆的上拉電阻204上拉到輔助電源3.3V_AUX205,第2個針腳的信號設(shè)置為PCIE板卡ID信號(PCIE_CARD_ID1，…，PCIE_CARD_IDn)連接到一個IIC總線接口1拓展芯片202的1針腳上，第3個針腳下拉到地206，即下拉到零電平。當跳帽安裝在第I個針腳和第2個針腳時，會把PCIE板卡ID信號拉高，當跳帽安裝在第2個針腳和第3個針腳時，會把PCIE板卡ID信號拉低。假設(shè)PCIE板卡有m2個，則需要n2個排針，且m2和2n需要滿足2("2-1^ = m2< = 2112。利用這些排針203對每個PCIE板卡ID信號進行拉高或者拉低，為每個PCIE板卡2進行統(tǒng)一編號，標識一個唯一的二進制ID號，于是BMC104可以根據(jù)ID號唯一區(qū)分和確定每一個PCIE板卡2。需要注意的是，每種PCIE總線的分配方式有可能對應(yīng)多種PCIE板卡2，也即PCIE板卡2的ID號能夠唯一確定每塊PCIE板卡2，而不是根據(jù)每種PCIE總線分配方式來確定。
[0040]把PCIE板卡2上的每個PCIE槽或PCIE設(shè)備201的present信號PCIE_SL0Tx_PRSNT_N(x= I?η)引入到IIC總線接口 1拓展芯片202的1針腳上，用于檢測每個設(shè)備的在位狀態(tài)。當PCIE設(shè)備存在時，PCIE_SLOTx_PRSNT_N信號電平會變低，1拓展芯片會檢測到低電平，于是判斷PCIE槽上已經(jīng)插入PCIE卡，或者存在PCIE設(shè)備，否則PCIE_SL0Tx_PRSNT_N信號應(yīng)該為高電平。
[0041]IIC總線接口 1拓展芯片202通過SMB總線與BMC104相連。所述BMC104通過SMB總線讀取1拓展芯片檢測到的PCIE板卡ID信息和PCIE設(shè)備的信息，從而為整個PCIE板卡2的監(jiān)控提供基礎(chǔ)數(shù)據(jù)。
[0042]主板監(jiān)控系統(tǒng)的設(shè)計
[0043]Intel Haswell-EP CPUlOl 通過 DMI2 (Direct Media Interface Gen2)總線與PCH103連接，卩01103通過^^仏0￥ Pin Count Bus)總線與BMC104連接。所述CPUlOl收集的B1S信息通過DMI2和LPC鏈路傳遞給BMC104。
[0044]所述BMC104通過自己的以太網(wǎng)絡(luò)接口與終端電腦3相連，可以把BMC芯片監(jiān)控的信息時時傳輸?shù)浇K端電腦3上，并以友好的界面向用戶展現(xiàn)，實現(xiàn)智能監(jiān)控PCIE板卡2的功能。
[0045]所述BMC芯片采用輔助電源工作，即在主板I未開機但有輔助電源時，BMC104可以正常工作。
[0046]PCIE板卡信息的監(jiān)控
[0047]PCIE板卡信息的監(jiān)控方法如下:
[0048]I)在BMC104的程序數(shù)據(jù)庫中給每種PCIE板卡2建立板卡ID數(shù)據(jù)庫，至少包括每種PCIE板卡的ID號、PCIE Lane分配形式、PCIE槽或PCIE設(shè)備數(shù)量201等信息。
[0049]2)在B1S的程序數(shù)據(jù)庫中給每種PCIE分配組合建立PCIE組合方式代碼W)數(shù)據(jù)庫，至少包括每種PCIE分配組合的WD號、PCIE Lane分配形式。
[0050]3)根據(jù)PCIE板卡2實際的設(shè)計情況，對每種PCIE板卡2的ID排針、WD排針進行正確的設(shè)置。然后插入主板I中。
[0051 ] 4)在未開機時所述主板I通過輔助電源使得BMC104正常工作。
[0052]5)BMC104通過SMB總線讀取IIC總線接口 1拓展芯片202的1接口寄存器，一方面可以得知每個PCIE_CARD_IDx信號的電平，然后組合成PCIE板卡的ID號，另一方面可以得知每個在位信號PCIE_SLOTx_PRSNT_N的電平，由此可以知道對應(yīng)PCIE插卡或者PCIE設(shè)備的在位信息。BMC104根據(jù)讀取到的ID號在自己的程序數(shù)據(jù)庫中調(diào)出相對應(yīng)PCIE板卡2的PCIE Lane分配形式、PCIE槽或PCIE設(shè)備201數(shù)量等信息。
[0053]6)主板I開機，PCH103首先通過信號線PCIE_LINK_WIDTH_IDx讀取排針203的電平，從而得知此PCIE板卡2所需要的PCIE Lane分配形式。B1S于是據(jù)此對PCIE總線進行劃分和相應(yīng)的初始化。
[0054]7)主板I開機完成后，BMC104可以通過LPC總線讀取主板B10SP0ST (Power OnSelf Test,上電自檢)信息，這些信息包括PCIE設(shè)備的數(shù)量、PCIE總線位寬等。
[0055]8)BMC104對比分析兩方面的數(shù)據(jù)，得出相關(guān)的監(jiān)控和分析數(shù)據(jù)。
[0056]一個方面的對比是PCIE設(shè)備的數(shù)量是否一致。BMC104把從B1S POST信息中得出的PCIE設(shè)備數(shù)量信息(即第7步)與從PCIE板卡2在位信號得知的PCIE設(shè)備數(shù)量信息(即第5步)進行對比，如果不一致則表明出現(xiàn)PCIE插卡未插緊、或者PCIE設(shè)備初始化錯誤、或者PCIE設(shè)備損壞等故障情況。
[0057]另一個方面的對比是PCIE總線的位寬是否一致。BMC104把從B1S POST信息中得出的PCIE設(shè)備總線位寬信息(即第7步)與從PCIE板卡ID代碼查詢得知的PCIE設(shè)備總線位寬信息(即第5步)進行對比，如果不一致則表明出現(xiàn)PCIE位寬(WD)排針設(shè)置錯誤、或者PCIE插卡未插緊、或者PCIE設(shè)備初始化錯誤、或者PCIE設(shè)備損壞等故障情況。
[0058]9)終端電腦3通過以太網(wǎng)絡(luò)讀取BMC104監(jiān)控的信息(即第8步信息)以友好的界面向用戶展現(xiàn)，實現(xiàn)智能監(jiān)控PCIE板卡功能。
[0059]本申請中的CPUlOl 為:Intel 公司的 Haswell-EP ；PCH103:1ntel 公司的Wellsburg C610 Series chipset ;BMC104:ASPEED 公司的 AST2400 ;IIC 總線接口 1 拓展芯片 202 =ONSEMI 公司的型號為 PCA9535PW ;連接器 4:AMPHENOL 公司的 G630HAA22246EU。
[0060]Grantley平臺為Intel公司即將在2014年底發(fā)布的服務(wù)器新平臺；Haswell_EP為Intel公司即將在2014年底發(fā)布的最新CPU ；PCH為Platform Controller Hub,平臺控制交換器，Intel 對南橋的稱謂；NCSI 為 Network Controller Sideband Interface,網(wǎng)絡(luò)控制器邊帶接口，就是一個由分布式管理任務(wù)組(Distributed Management TaskForce, DMTF)定義的用于支持服務(wù)器帶外管理的邊帶接口網(wǎng)絡(luò)控制器的工業(yè)標準。QPI為QuickPath Interconnect, Intel CPU 之間的總線；DMI2 為 Direct Media Interface Gen2operating at PCI Express 2.0speed ;BMC為Baseboard Management Controller,基板管理控制器，支持行業(yè)標準的 Intelligent Platform Management Interface (IPMI)規(guī)范。此規(guī)范描述了已構(gòu)建到主板中的管理功能。其中包括:診斷、本地和遠程、控制臺支持、配置管理、硬件管理和故障排除。輔助(standby)電源為即電腦未開機就存在的那種電；IIC總線為一種信號協(xié)議總線，只有2個信號:數(shù)據(jù)信號SDA，時鐘信號CLK ；SMB總線為SMB (SystemManagement Bus)實際上就是常說的 I2C 總線；LPC 總線為 Low Pin Count Bus ；PCIE Lane為ILane包括一對發(fā)送差分對和一對接收的差分對。
[0061]最后應(yīng)當說明的是:以上實施例僅用以說明本實用新型的技術(shù)方案而非對其限制，所屬領(lǐng)域的普通技術(shù)人員盡管參照上述實施例應(yīng)當理依然可以對本實用新型的【具體實施方式】進行修改或者等同替換，這些未脫離本實用新型精神和范圍的任何修改或者等同替換，均在申請待批的本實用新型的權(quán)利要求保護范圍之內(nèi)。
【權(quán)利要求】
1.一種具有監(jiān)控功能的PCIE板卡，所述板卡通過連接器與主板相連，所述主板設(shè)有依次連接的CPU、平臺控制交換器和基板管理控制器；其特征在于:所述板卡包括設(shè)置在板卡上的至少一個PCIE槽或PCIE設(shè)備、兩組排針和與所述PCIE槽或PCIE設(shè)備連接的IIC總線接口 1拓展芯片；其中一組所述排針與所述平臺控制交換器連接；另一組所述排針與所述基板管理控制器連接。
2.如權(quán)利要求1所述的一種具有監(jiān)控功能的PCIE板卡，其特征在于:所述另一組排針通過IIC總線接口 1拓展芯片和連接器與所述主板的基板管理控制器連接。
3.如權(quán)利要求1所述的一種具有監(jiān)控功能的PCIE板卡，其特征在于:與所述平臺控制交換器連接的排針組包括至少一個排針；所述排針包括通過上拉電阻與設(shè)置在所述板卡上的輔助電源連接的針腳、與所述平臺控制交換器的GP1針腳連接的針腳和與設(shè)置在所述板卡上的地連接的針腳。
4.如權(quán)利要求2所述的一種具有監(jiān)控功能的PCIE板卡，其特征在于:與所述基板管理控制器連接的排針組包括至少一個排針；所述排針包括通過上拉電阻與設(shè)置在所述板卡上的輔助電源連接的針腳、與所述IIC總線接口 1拓展芯片的1針腳連接的針腳和與設(shè)置在所述板卡上的地連接的針腳。
5.如權(quán)利要求4所述的一種具有監(jiān)控功能的PCIE板卡，其特征在于:所述板卡設(shè)有與所述IIC總線接口連接的PCIE槽或者PCIE設(shè)備；將所述PCIE槽或者PCIE設(shè)備與所述IIC總線接口 1拓展芯片的1針腳相連。
6.如權(quán)利要求5所述的一種具有監(jiān)控功能的PCIE板卡，其特征在于:所述CPU與所述PCIE槽或者PCIE設(shè)備連接，所述CPU收集的B1S信息通過DMI2和LPC鏈路傳遞給所述基板管理控制器。
7.如權(quán)利要求1所述的一種具有監(jiān)控功能的PCIE板卡，其特征在于:所述基板管理控制器通過以太網(wǎng)接口與終端電腦連接。
8.如權(quán)利要求3所述的一種具有監(jiān)控功能的PCIE板卡，其特征在于:所述排針的個數(shù)nl與所述PCIE總線的組合方式種類ml間的關(guān)系為JinHk = ml< = 2nl。
9.如權(quán)利要求4所述的一種具有監(jiān)控功能的PCIE板卡，其特征在于:所述排針的個數(shù)n2與所述PCIE板卡個數(shù)m2間的關(guān)系為:2= m2< = 2n2。
【文檔編號】G06F13/40GK204009881SQ201420353506
【公開日】2014年12月10日 申請日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】鄭臣明, 柳勝杰 申請人:曙光信息產(chǎn)業(yè)(北京)有限公司