本發(fā)明是有關(guān)于一種存儲(chǔ)器，且特別是有關(guān)于一種多通道存儲(chǔ)器及其存儲(chǔ)器存取方法。

背景技術(shù)：

多通道存儲(chǔ)器(multi-channel memory)具有多個(gè)存取通道，每個(gè)通道各自對(duì)應(yīng)一個(gè)存儲(chǔ)器模塊。這些通道可讓多個(gè)外部裝置同時(shí)存取。相較于傳統(tǒng)的單通道存儲(chǔ)器，多通道存儲(chǔ)器可達(dá)到數(shù)倍的存取帶寬。關(guān)于存取地址和多個(gè)通道之間的對(duì)應(yīng)關(guān)系，多通道存儲(chǔ)器有三種常見的地址映射(address mapping)方法，分別是獨(dú)立(independent)地址映射方法、順序(sequential)地址映射方法、以及交織(interleaved)地址映射方法。

圖1是習(xí)知的多通道存儲(chǔ)器的交織地址映射方法的示意圖。此范例的存儲(chǔ)器模塊110和120映射到同一地址空間。如箭頭250所示，這種多通道存儲(chǔ)器是依照地址順序，以預(yù)設(shè)的交織區(qū)塊大小為單位，將地址以交織方式配置在兩個(gè)存儲(chǔ)器模塊中。例如，若交織區(qū)塊大小為1KB，則第一個(gè)1KB的地址位于第一個(gè)通道的存儲(chǔ)器模塊110，第二個(gè)1KB的地址位于第二個(gè)通道的存儲(chǔ)器模塊120，第三個(gè)1KB的地址位于存儲(chǔ)器模塊110，第四個(gè)1KB的地址位于存儲(chǔ)器模塊120，依此類推。

一般來說，多通道存儲(chǔ)器內(nèi)的存儲(chǔ)器模塊通常為對(duì)稱的。換句話說，多通道存儲(chǔ)器內(nèi)的各個(gè)存儲(chǔ)器模塊的存取帶寬與存儲(chǔ)器容量通常為相同的。然而，對(duì)于當(dāng)前的需要多通道存儲(chǔ)器的電子裝置而言，如何在達(dá)到存儲(chǔ)器需求的前提下降低硬件成本時(shí)為本領(lǐng)域技術(shù)人員關(guān)心的議題之一。可以知道的是，在達(dá)到存儲(chǔ)器需求并利用交織地址映射方法的前提下，具有非對(duì)稱的存儲(chǔ)器模塊的設(shè)計(jì)雖然可降低硬件成本，但具有低存取帶寬的存儲(chǔ)器模塊將拖慢具有高存取帶寬的存儲(chǔ)器模塊的存取速度，而大幅延長(zhǎng)多通道存儲(chǔ)器的反應(yīng)時(shí)間。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種多通道存儲(chǔ)器及其存儲(chǔ)器存取方法，可依據(jù)各存儲(chǔ)器模塊的存取帶寬而對(duì)應(yīng)設(shè)置交織區(qū)塊尺寸，從而改善非對(duì)稱多通道存儲(chǔ)器的存取效率。

本發(fā)明提出一種多通道存儲(chǔ)器，其包括多個(gè)通道控制器以及多個(gè)存儲(chǔ)器模塊。每一通道控制器分別對(duì)應(yīng)至多通道存儲(chǔ)器的多個(gè)通道其中之一。每一存儲(chǔ)器模塊分別對(duì)應(yīng)至上述通道其中之一，并分別耦接對(duì)應(yīng)的通道控制器。每一通道的存儲(chǔ)器地址采用交織地址映射機(jī)制來指派。存儲(chǔ)器模塊中對(duì)應(yīng)至這些通道中的第一通道的第一存儲(chǔ)器模塊具有第一存取帶寬，存儲(chǔ)器模塊中對(duì)應(yīng)至這些通道中的第二通道的第二存儲(chǔ)器模塊具有第二存取帶寬。上述的第一存儲(chǔ)器模塊的第一交織區(qū)塊尺寸與上述的第二存儲(chǔ)器模塊的第二交織區(qū)塊尺寸基于第一存取帶寬與第二存取帶寬之間的帶寬比例而定。

在本發(fā)明的一實(shí)施例中，上述的多通道存儲(chǔ)器更包括地址映射橋接器。地址映射橋接器耦接通道控制器，接收用以存取多通道存儲(chǔ)器的多個(gè)請(qǐng)求，并依據(jù)第一交織區(qū)塊尺寸與第二交織區(qū)塊尺寸配置這些請(qǐng)求至第一通道與第二通道。

在本發(fā)明的一實(shí)施例中，上述的請(qǐng)求中的至少一第一請(qǐng)求配置至第一通道，而上述的請(qǐng)求中的至少一第二請(qǐng)求配置至第二通道。所述的第一請(qǐng)求的數(shù)據(jù)量與所述的第二請(qǐng)求的數(shù)據(jù)量之間的比例與第一存取帶寬與第二存取帶寬之間的帶寬比例相同。

在本發(fā)明的一實(shí)施例中，上述的多通道存儲(chǔ)器更包括暫存器。此暫存器耦接上述的地址映射橋接器，儲(chǔ)存存儲(chǔ)器模塊各自對(duì)應(yīng)的多個(gè)交織區(qū)塊尺寸，這些交織區(qū)塊尺寸包括第一交織區(qū)塊尺寸與第二交織區(qū)塊尺寸。

在本發(fā)明的一實(shí)施例中，上述的地址映射橋接器提供輸入介面以供設(shè)定及調(diào)整暫存器儲(chǔ)存的第一交織區(qū)塊尺寸與第二交織區(qū)塊尺寸。

在本發(fā)明的一實(shí)施例中，至少一處理單元耦接至上述的地址映射橋接器，且這些處理單元傳輸上述的請(qǐng)求至上述的地址映射橋接器，以存取存儲(chǔ)器模塊。

在本發(fā)明的一實(shí)施例中，上述的地址映射橋接器包括多個(gè)橋接單元。每一橋接單元分別對(duì)應(yīng)至處理單元其中的部分，且每一橋接單元接收對(duì)應(yīng)的處理單元所傳輸請(qǐng)求以依據(jù)交織區(qū)塊尺寸配置請(qǐng)求。

在本發(fā)明的一實(shí)施例中，上述的第一存取帶寬與第二存取帶寬之間的帶寬比例與第一交織區(qū)塊尺寸與第二交織區(qū)塊尺寸之間的比例相同。

在本發(fā)明的一實(shí)施例中，上述的第一存儲(chǔ)器模塊與第二存儲(chǔ)器模塊的存儲(chǔ)器容量相異。

在本發(fā)明的一實(shí)施例中，上述的第一存儲(chǔ)器模塊與第二存儲(chǔ)器模塊的存儲(chǔ)器容量相同。

從另一觀點(diǎn)來看，本發(fā)明提出一種多通道存儲(chǔ)器的存儲(chǔ)器存取方法，此多通道存儲(chǔ)器包括分別對(duì)應(yīng)至多個(gè)通道的多個(gè)存儲(chǔ)器模塊。所述存儲(chǔ)器存取方法包括下列步驟。紀(jì)錄每一存儲(chǔ)器模塊的交織區(qū)塊尺寸，其中所述的交織區(qū)塊尺寸依據(jù)對(duì)應(yīng)的存儲(chǔ)器模塊的存取帶寬而定。接收至少一處理單元所傳送的至少一請(qǐng)求。依據(jù)每一存儲(chǔ)器模塊的交織區(qū)塊尺寸之間的比例分配請(qǐng)求至這些通道的部分或全部。每一通道接收到的請(qǐng)求的數(shù)據(jù)量與每一存儲(chǔ)器模塊的交織區(qū)塊尺寸之間的比例相關(guān)。依據(jù)每一通道接收到的請(qǐng)求存取每一通道所對(duì)應(yīng)的存儲(chǔ)器模塊。

基于上述，對(duì)于非對(duì)稱的多通道存儲(chǔ)器而言，本發(fā)明可依據(jù)各存儲(chǔ)器通道所對(duì)應(yīng)的存取帶寬大小來設(shè)定交織區(qū)塊尺寸。另外，本發(fā)明可依據(jù)各存儲(chǔ)器通道所對(duì)應(yīng)的存取帶寬大小來分配存儲(chǔ)器存取請(qǐng)求的數(shù)據(jù)量。如此，藉由彈性地配置交織區(qū)塊尺寸來進(jìn)行存儲(chǔ)器地址映射，可提升多通道存儲(chǔ)器的存取速率。再者，藉由本發(fā)明提高非對(duì)稱之多通道存儲(chǔ)器的存儲(chǔ)器存取需求，可降低多通道存儲(chǔ)器的硬件成本與節(jié)省硬件配置空間。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。

附圖說明

圖1是習(xí)知的多通道存儲(chǔ)器的交織地址映射方法的示意圖。

圖2是依照本發(fā)明的一實(shí)施例的一種多通道存儲(chǔ)器系統(tǒng)的示意圖。

圖3至圖6是依照本發(fā)明的多個(gè)實(shí)施例的多通道存儲(chǔ)器的地址映射方法的示意圖。

圖7是依據(jù)本發(fā)明一實(shí)施例所繪示的存儲(chǔ)器存取方法的流程圖。

附圖標(biāo)記說明

110、120：存儲(chǔ)器模塊

250：表示地址映射方法的箭頭

20：多通道存儲(chǔ)器系統(tǒng)

40：內(nèi)部互聯(lián)

IP1～I(xiàn)Pm：處理單元

230：多通道存儲(chǔ)器

210：地址映射橋接器

B1～Bn：橋接單元

220：暫存器

ch1：第一通道

ch2：第二通道

231、232：通道控制器

241、242：存儲(chǔ)器模塊

341、342：存儲(chǔ)器模塊

441、442：存儲(chǔ)器模塊

541、542、543：存儲(chǔ)器模塊

641、642、643：存儲(chǔ)器模塊

E1～E8：邊界

310、410、510、610：存儲(chǔ)器區(qū)域

BW1～BW10：存取帶寬

A1～A10：交織區(qū)塊

S701～S704：步驟

具體實(shí)施方式

在利用非對(duì)稱的多通道存儲(chǔ)器的應(yīng)用場(chǎng)景中，為了可充分利用各通道的存取帶寬而提升存取效率，本發(fā)明的非對(duì)稱惡存儲(chǔ)器模塊的交織區(qū)塊尺寸可依據(jù)各存儲(chǔ)器模塊的存取帶寬而決定。為了使本發(fā)明之內(nèi)容更為明了，以下列舉實(shí)施例作為本發(fā)明確實(shí)能夠據(jù)以實(shí)施的范例。

圖2是依照本發(fā)明的一實(shí)施例的一種多通道存儲(chǔ)器系統(tǒng)20的示意圖。請(qǐng)參照?qǐng)D2，多通道存儲(chǔ)器系統(tǒng)20包括多通道存儲(chǔ)器230以及m個(gè)處理單元IP1～I(xiàn)Pm，其中m為大于0的整數(shù)。多通道存儲(chǔ)器230與處理單元IP1～I(xiàn)Pm透過內(nèi)部互聯(lián)40相互連接。換言之，處理單元IP1～I(xiàn)Pm除了可經(jīng)由內(nèi)部互聯(lián)40存取多通道存儲(chǔ)器230，處理單元IP1～I(xiàn)Pm間也可經(jīng)由內(nèi)部互聯(lián)40的聯(lián)接而相互溝通。多通道存儲(chǔ)器230可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM:dynamic random-access memory)或靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM:static random-access memory)，本發(fā)明并不以此為限制。

本發(fā)明的多通道存儲(chǔ)器可具備多個(gè)存儲(chǔ)器模塊與其存儲(chǔ)器控制器，并據(jù)此提供多個(gè)存取通道。然而，為了清楚且詳細(xì)說明本發(fā)明，圖2將以多通道存儲(chǔ)器230具備兩個(gè)存取通道為例進(jìn)行說明，但本發(fā)明并不限制于此。請(qǐng)參照?qǐng)D2，多通道存儲(chǔ)器230包括地址映射橋接器210、暫存器(register)220、通道控制器231和232、以及存儲(chǔ)器模塊241和242。

本實(shí)施例的多通道存儲(chǔ)器230提供兩個(gè)存取通道。通道控制器231耦接存儲(chǔ)器模塊241，并和存儲(chǔ)器模塊241對(duì)應(yīng)第一通道ch1。其中，在一實(shí)施例中，存儲(chǔ)器模塊241儲(chǔ)存第一通道ch1的資料，通道控制器231處理第一通道ch1的存儲(chǔ)器存取，也就是控制存儲(chǔ)器模塊241的存取。

通道控制器232耦接存儲(chǔ)器模塊242，并和存儲(chǔ)器模塊242對(duì)應(yīng)第二通道ch2。存儲(chǔ)器模塊242儲(chǔ)存第二通道ch2的資料，通道控制器232處理第二通道ch2的存儲(chǔ)器存取，也就是控制存儲(chǔ)器模塊242的存取。須特別說明的是，于本實(shí)施例中，每一通道的存儲(chǔ)器地址采用交織地址映射機(jī)制來指派。換言之，第一通道ch1以及第二通道ch2映射至相同的存儲(chǔ)器空間，且采用交織地址映射機(jī)制來配置存儲(chǔ)器地址。

地址映射橋接器210耦接暫存器220、通道控制器231和通道控制器232。透過內(nèi)部互聯(lián)40的連接，地址映射橋接器210可自處理單元IP1～I(xiàn)Pm接收存取多通道存儲(chǔ)器230的請(qǐng)求(request)，并分派上述請(qǐng)求至通道控制器231和232。暫存器220可儲(chǔ)存地址映射橋接器210分派請(qǐng)求所需的多項(xiàng)參數(shù)，后面會(huì)有較詳細(xì)的說明。

多通道存儲(chǔ)器230可依據(jù)第一通道ch1以及第二通道ch2各自的存取帶寬來配置第一通道ch1的交織區(qū)塊尺寸以及第二通道ch2的交織區(qū)塊尺寸。更詳細(xì)來說，在一實(shí)施例中，對(duì)應(yīng)至第一通道ch1的存儲(chǔ)器模塊241具有第一存取帶寬，對(duì)應(yīng)至第二通道ch2的存儲(chǔ)器模塊242具有第二存取帶寬，且第一存取帶寬相異于第二存取帶寬。

基于上述的地址映射方法，地址映射橋接器210可接收用以存取多通道存儲(chǔ)器230的多個(gè)請(qǐng)求，并依據(jù)存儲(chǔ)器模塊241的交織區(qū)塊尺寸與存儲(chǔ)器模塊242的交織區(qū)塊尺寸配置這些請(qǐng)求至第一通道ch1與第二通道ch2?？梢灾赖氖牵捎诖鎯?chǔ)器模塊241的交織區(qū)塊尺寸與存儲(chǔ)器模塊242的交織區(qū)塊尺寸系依據(jù)第一存取帶寬與第二存取帶寬之間的帶寬比例而定，因此處理單元IP1～I(xiàn)Pm所發(fā)出的請(qǐng)求可依據(jù)第一存取帶寬與第二存取帶寬之間的帶寬比例而被配置至第一通道ch1與第二通道ch2。于一實(shí)施例中，為了充分利用第一通道ch1與第二通道ch2之存取帶寬的總和，依據(jù)帶寬比例而 決定被配置到第一通道ch1的請(qǐng)求的數(shù)據(jù)量與被配置到第一通道ch2的請(qǐng)求的數(shù)據(jù)量之間的比例。

多通道存儲(chǔ)器230具有可彈性配置交織區(qū)塊尺寸的優(yōu)點(diǎn)。像是中央處理單元和圖形處理單元之類的處理單元IP1～I(xiàn)Pm可依據(jù)各存取通道所對(duì)應(yīng)的交織區(qū)塊尺寸來存取各存儲(chǔ)器模塊，以發(fā)揮多通道存儲(chǔ)器230的最大頻寬。

在一實(shí)施例中，暫存器220可儲(chǔ)存存儲(chǔ)器模塊的交織區(qū)塊尺寸，這些交織區(qū)塊尺寸包括存儲(chǔ)器模塊241的交織區(qū)塊尺寸與存儲(chǔ)器模塊242的交織區(qū)塊尺寸。地址映射橋接器210可根據(jù)暫存器220儲(chǔ)存的交織區(qū)塊尺寸分派來自處理單元IP1～I(xiàn)Pm的請(qǐng)求至通道控制器231和通道控制器232。在本發(fā)明的一實(shí)施例中，處理單元IP1～I(xiàn)Pm可設(shè)定暫存器220儲(chǔ)存的交織區(qū)塊尺寸。此外，地址映射橋接器210更可提供介面，以供一外部裝置設(shè)定及調(diào)整暫存器220儲(chǔ)存之對(duì)應(yīng)至各個(gè)存儲(chǔ)器模塊的交織區(qū)塊尺寸。換言之，地址映射橋接器210可提供一輸入介面，以接收來自外部裝置的一設(shè)定輸入?；?，地址映射橋接器210可依據(jù)上述的設(shè)定輸入設(shè)定與調(diào)整存儲(chǔ)器模塊241與存儲(chǔ)器模塊242各自的交織區(qū)塊尺寸。

在一實(shí)施例中，地址映射橋接器210包括n個(gè)橋接單元B1～Bn，其中n為大于零的整數(shù)。每一橋接單元B1～Bn分別對(duì)應(yīng)至處理單元IP1～I(xiàn)Pm其中之部分，并接收對(duì)應(yīng)的處理單元所傳輸請(qǐng)求以依據(jù)交織區(qū)塊尺寸來配置請(qǐng)求。舉例來說，橋接單元B1可經(jīng)配置接收處理單元IP1以及處理單元IP2所發(fā)出的請(qǐng)求，而橋接單元B2可經(jīng)配置以接收處理單元IPm所發(fā)出的請(qǐng)求，但本發(fā)明并不限制于此。

基于上述可知，存儲(chǔ)器模塊241的交織區(qū)塊尺寸與存儲(chǔ)器模塊242的交織區(qū)塊尺寸基于存儲(chǔ)器模塊241的第一存取帶寬與存儲(chǔ)器模塊242第二存取帶寬之間的帶寬比例而定。具體而言，第一存取帶寬與第二存取帶寬之間的帶寬比例越大或越小，則存儲(chǔ)器模塊241的交織區(qū)塊尺寸與存儲(chǔ)器模塊242的交織區(qū)塊尺寸之間的差距也將據(jù)以變大或變小。如此，藉由提高具有高存取帶寬的存儲(chǔ)器模塊的交織區(qū)塊尺寸以及降低具有低存取帶寬的存儲(chǔ)器模塊的交織區(qū)塊尺寸，非對(duì)稱的多通道存儲(chǔ)器的存取效率可據(jù)以提升。

舉例而言，假設(shè)存儲(chǔ)器模塊241的第一存取帶寬為16bits，且存儲(chǔ)器模塊242的第二存取帶寬為32bits。倘若存儲(chǔ)器模塊241與存儲(chǔ)器模塊242的交織區(qū)塊尺寸相同，將導(dǎo)致32bits的第二存取帶寬損失了一半的可用帶寬而無法被充分利用。詳細(xì)來說，倘若存儲(chǔ)器模塊241與存儲(chǔ)器模塊242得到的請(qǐng)求數(shù)據(jù)量相同，但存儲(chǔ)器模塊241會(huì) 因?yàn)榈谝淮嫒捿^小而具有較長(zhǎng)的響應(yīng)時(shí)間。于是，處理單元IP1～I(xiàn)Pm發(fā)給存儲(chǔ)器模塊242的請(qǐng)求無法及時(shí)傳送到，且存儲(chǔ)器模塊242可能會(huì)具有閑置時(shí)期。

然而，于本發(fā)明的一實(shí)施例中，以存儲(chǔ)器模塊241的第一存取帶寬為16bits且存儲(chǔ)器模塊242的第二存取帶寬為32bits為例繼續(xù)說明。由于存儲(chǔ)器模塊241與存儲(chǔ)器模塊242之間的帶寬比例為1：2，存儲(chǔ)器模塊241的交織區(qū)塊尺寸可設(shè)定為128bytes，而存儲(chǔ)器模塊242的交織區(qū)塊尺寸可設(shè)定為256bytes。于是，存儲(chǔ)器模塊242于一存儲(chǔ)器存取周期中的可存取帶寬正好是存儲(chǔ)器模塊241于一存儲(chǔ)器存取周期中的可存取帶寬的兩倍。相較于兩存儲(chǔ)器模塊具備相同的交織區(qū)塊尺寸，由于存儲(chǔ)器模塊241的交織區(qū)塊尺寸與存儲(chǔ)器模塊242的交織區(qū)塊尺寸是響應(yīng)于帶寬比例而據(jù)以設(shè)定，因此可提升高存取帶寬之存儲(chǔ)器模塊的存取帶寬的使用率，并降低高存取帶寬的存儲(chǔ)器模塊的閑置時(shí)間。

于本發(fā)明的一實(shí)施例中，第一存取帶寬與第二存取帶寬之間的帶寬比例可與第一交織區(qū)塊尺寸與第二交織區(qū)塊尺寸之間的比例相同。例如圖3所示，存儲(chǔ)器模塊341和存儲(chǔ)器模塊342采用交織地址映射機(jī)制而映射至同一地址空間，其中，存儲(chǔ)器模塊341和存儲(chǔ)器模塊342各自的存取帶寬相異。進(jìn)一步來說，存儲(chǔ)器模塊342的存取帶寬BW2為存儲(chǔ)器模塊341的存取帶寬BW1的兩倍(2*BW1＝BW1)。因此，存儲(chǔ)器模塊342的交織區(qū)塊A2的交織區(qū)塊尺寸是存儲(chǔ)器模塊341的交織區(qū)塊A1的交織區(qū)塊尺寸的兩倍。其中，交織區(qū)塊A2所映射的存儲(chǔ)器地址與交織區(qū)塊A1所映射的存儲(chǔ)器地址連續(xù)。如圖3所示，在一實(shí)施例中，邊界E1與邊界E2之間的區(qū)域310采用交織地址映射機(jī)制，且邊界E1與邊界E2之間的交織區(qū)塊A2的交織區(qū)塊尺寸為邊界E1與邊界E2之間的交織區(qū)塊A1的交織區(qū)塊尺寸的兩倍。舉例而言，交織區(qū)塊A1的交織區(qū)塊尺寸可為128比特組(bytes)，而交織區(qū)塊A2的交織區(qū)塊尺寸則為256比特組。

基此，于圖3所示的實(shí)施例中，于一存儲(chǔ)器資料存取周期中，地址映射橋接器210所接收的請(qǐng)求中的第一請(qǐng)求配置至對(duì)應(yīng)于第一通道的存儲(chǔ)器模塊341，而請(qǐng)求中的第二請(qǐng)求配置至對(duì)應(yīng)于第二通道的存儲(chǔ)器模塊342。基于交織區(qū)塊A2的交織區(qū)塊尺寸是交織區(qū)塊A1的交織區(qū)塊尺寸的兩倍，第一請(qǐng)求的數(shù)據(jù)量與第二請(qǐng)求的數(shù)據(jù)量之間的比例與存取帶寬BW1與存取帶寬BW2之間的帶寬比例相同。舉例而言，當(dāng)存取帶寬BW2為存取帶寬BW1的兩倍時(shí)，地址映射橋接器210于一存儲(chǔ)器資料存取周期發(fā)出16個(gè)第二請(qǐng)求至對(duì)應(yīng)于第二通道的存儲(chǔ)器模塊342以及發(fā)出8個(gè)第一請(qǐng)求至對(duì)應(yīng)于第一通道的存儲(chǔ)器模塊341。

圖3所示之范例中，存儲(chǔ)器模塊341與存儲(chǔ)器模塊342的存儲(chǔ)器容量相異，但本發(fā)明并不限制于此。本發(fā)明之多通道存儲(chǔ)器中的各存儲(chǔ)器模塊的存儲(chǔ)器容量也可以是相同。例如圖4所示，存儲(chǔ)器模塊441和存儲(chǔ)器模塊442采用交織地址映射機(jī)制而映射至同一地址空間。在一實(shí)施例中，存儲(chǔ)器模塊441和存儲(chǔ)器模塊442各自的存取帶寬相異，但存儲(chǔ)器模塊441和存儲(chǔ)器模塊442的存儲(chǔ)器容量相同。舉例來說，存儲(chǔ)器模塊441和存儲(chǔ)器模塊442的存儲(chǔ)器容量可皆為256Mb，但本發(fā)明并不限制于此。進(jìn)一步來說，存儲(chǔ)器模塊442的存取帶寬BW4為存儲(chǔ)器模塊441的存取帶寬BW3的兩倍(2*BW3＝BW4)。其中，交織區(qū)塊A3所映射的存儲(chǔ)器地址與交織區(qū)塊A4所映射的存儲(chǔ)器地址連續(xù)。如圖4所示，邊界E3與邊界E4之間的區(qū)域410采用交織地址映射機(jī)制，且邊界E3與邊界E4之間的交織區(qū)塊A4的交織區(qū)塊尺寸為邊界E3與邊界E4之間的交織區(qū)塊A3的交織區(qū)塊尺寸的兩倍。

圖3與圖4所示的范例皆以兩個(gè)存取通道為例進(jìn)行說明，但本發(fā)明并不限制于此。在其他實(shí)施例中，兩個(gè)以上的存儲(chǔ)器模塊各自對(duì)應(yīng)的交織區(qū)塊尺寸同樣可依據(jù)各自的存取帶寬而定。例如圖5所示，存儲(chǔ)器模塊541、存儲(chǔ)器模塊542和存儲(chǔ)器模塊543采用交織地址映射機(jī)制而映射至同一地址空間。存儲(chǔ)器模塊541的存取帶寬BW5和存儲(chǔ)器模塊542的存取帶寬BW6相異，存儲(chǔ)器模塊541的存取帶寬BW5和存儲(chǔ)器模塊543的存取帶寬BW7相異，且存儲(chǔ)器模塊542的存取帶寬BW6和存儲(chǔ)器模塊543的存取帶寬BW7相同。在一實(shí)施例中，存儲(chǔ)器模塊542的存取帶寬BW6與存儲(chǔ)器模塊543的存取帶寬BW7可為存儲(chǔ)器模塊541的存取帶寬BW5的兩倍(2*BW5＝BW6＝BW7)。其中，交織區(qū)塊A5所映射的存儲(chǔ)器地址、交織區(qū)塊A6所映射的存儲(chǔ)器地址與交織區(qū)塊A7所映射的存儲(chǔ)器地址連續(xù)。

如圖5所示，邊界E5與邊界E6之間的區(qū)域510采用交織地址映射機(jī)制，且邊界E5與邊界E6之間的交織區(qū)塊A6的交織區(qū)塊尺寸為交織區(qū)塊A5的交織區(qū)塊尺寸的兩倍。此外，邊界E5與邊界E6之間的交織區(qū)塊A7的交織區(qū)塊尺寸為交織區(qū)塊A5的交織區(qū)塊尺寸的兩倍，且交織區(qū)塊A6的交織區(qū)塊尺寸與交織區(qū)塊A7的交織區(qū)塊尺寸相同。

另外，圖5是以兩個(gè)存儲(chǔ)器模塊具有相同的存取帶寬為例進(jìn)行說明，但本發(fā)明并不限制于此。于其他實(shí)施例中，各個(gè)存儲(chǔ)器模塊的存取帶寬可彼此不相同。例如圖6所示，存儲(chǔ)器模塊641、存儲(chǔ)器模塊642和存儲(chǔ)器模塊643采用交織地址映射機(jī)制而映射至同一地址空間。存儲(chǔ)器模塊641的存取帶寬BW8、存儲(chǔ)器模塊642的存取帶寬 BW9以及存儲(chǔ)器模塊643的存取帶寬BW10彼此相異。在一實(shí)施例中，存儲(chǔ)器模塊643的存取帶寬BW10可為存儲(chǔ)器模塊641的存取帶寬BW8的四倍，而存儲(chǔ)器模塊642的存取帶寬BW9可為存儲(chǔ)器模塊641的存取帶寬BW8的兩倍(4*BW8＝2*BW9＝BW10)。其中，交織區(qū)塊A8所映射的存儲(chǔ)器地址、交織區(qū)塊A9所映射的存儲(chǔ)器地址與交織區(qū)塊A10所映射的存儲(chǔ)器地址連續(xù)。

如圖6所示，邊界E7與邊界E8之間的區(qū)域610采用交織地址映射機(jī)制，且邊界E7與邊界E8之間的交織區(qū)塊A9的交織區(qū)塊尺寸為交織區(qū)塊A8的交織區(qū)塊尺寸的兩倍。此外，邊界E5與邊界E6之間的交織區(qū)塊A10的交織區(qū)塊尺寸為交織區(qū)塊A8的交織區(qū)塊尺寸的四倍，且交織區(qū)塊A10的交織區(qū)塊尺寸為交織區(qū)塊A9的交織區(qū)塊尺寸的兩倍。

圖7為依照本發(fā)明一實(shí)施例所繪示的存儲(chǔ)器存取方法的流程圖。在本實(shí)施例中，所述存儲(chǔ)器存取方法可適用于如圖2所繪示的多通道存儲(chǔ)器系統(tǒng)20，但本發(fā)明的方法不僅限于此。

請(qǐng)同時(shí)參照?qǐng)D2以及圖7，在一實(shí)施例中，暫存器220于步驟S701中紀(jì)錄每一存儲(chǔ)器模塊241～242的交織區(qū)塊尺寸，其中這些交織區(qū)塊尺寸依據(jù)對(duì)應(yīng)的存儲(chǔ)器模塊241～242的存取帶寬而定。于步驟S702中，地址映射橋接器210接收來自至少一處理單元IP1～I(xiàn)Pm的至少一請(qǐng)求。

在一實(shí)施例中，于步驟S703中，地址映射橋接器210依據(jù)每一存儲(chǔ)器模塊241～242的交織區(qū)塊尺寸之間的比例分配請(qǐng)求至存取通道的部分或全部。每一通道ch1～ch2各自接收到的請(qǐng)求的數(shù)據(jù)量與每一存儲(chǔ)器模塊241～242的交織區(qū)塊尺寸之間的比例相關(guān)。于步驟S704中，通道控制器231～232依據(jù)每一通道ch1～ch2接收到的請(qǐng)求來存取每一通道ch1～ch2所對(duì)應(yīng)的存儲(chǔ)器模塊241～242。

綜上所述，本發(fā)明的多通道存儲(chǔ)器可依據(jù)存儲(chǔ)器模塊的存取帶寬來設(shè)定交織區(qū)塊尺寸，并可依據(jù)存儲(chǔ)器模塊的存取帶寬來配置存取請(qǐng)求的數(shù)據(jù)量。如此，對(duì)于非對(duì)稱的多通道存儲(chǔ)器來說，本發(fā)明可降低具有高存取帶寬之存取通道的閑置時(shí)間，從而提高多通道存儲(chǔ)器的存取效率。此外，本發(fā)明的多通道存儲(chǔ)器的存儲(chǔ)器模塊可具有多種不同容量與存取頻帶，可以較低成本提供交織地址映射方法的較大頻寬。

雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。