本發(fā)明系關(guān)于一種數(shù)據(jù)儲存裝置，特別是關(guān)于可將不同存儲器平面的頁面合并存取的數(shù)據(jù)儲存裝置。

背景技術(shù)：

快閃存儲器為一種可以被電抹除并且重新寫入的非易失性存儲器，并且主要是應(yīng)用在存儲卡、USB隨身盤、eMMC以及固態(tài)硬盤(Solid-State Disk)中，借以作為一般的儲存與電腦裝置和數(shù)字產(chǎn)品間的數(shù)據(jù)的轉(zhuǎn)運。

快閃存儲器于生產(chǎn)過程中，會因為粉塵或是光罩問題，使得快閃存儲單元中的一整列(column)的數(shù)據(jù)都無法正確存取。傳統(tǒng)上，可以掃描的方式檢測出壞列的數(shù)量。但是，一旦無法存取的數(shù)據(jù)列數(shù)目太多，則會影響到錯誤檢查碼進行修正的能力。

技術(shù)實現(xiàn)要素：

本發(fā)明所提供的數(shù)據(jù)儲存裝置以及錯誤校正方法，可將不同存儲器平面的頁面合并存取。

本發(fā)明提供一種數(shù)據(jù)儲存裝置包括一快閃存儲器以及一控制器。快閃存儲器包括多個芯片(die)，并且每一芯片包括一第一存儲器平面(plane)以及一第二存儲器平面(plane)，其中第一存儲器平面以及第二存儲器平面分別包括多個實體頁面(page)?？刂破鞅辉O(shè)置為用以根據(jù)用以對一目標頁面進行讀取的一讀取命令，讀取第一存儲器平面中的一第一實體頁面以及第二存儲器平面中的一第二實體頁面。

在一實施例中，控制器更包括一錯誤校正引擎，并且控制器更被設(shè)置為用以將所讀取的第一實體頁面的數(shù)據(jù)以及第二實體頁面的數(shù)據(jù)傳送至錯誤校正引擎，使得錯誤校正引擎根據(jù)第一實體頁面的數(shù)據(jù)以及第二實體頁面的數(shù)據(jù)對 目標頁面進行錯誤校正。

詳細而言，控制器被設(shè)置為用以根據(jù)讀取命令，依序傳送多個數(shù)據(jù)塊讀取命令至快閃存儲器，以依序讀取由第一實體頁面以及第二實體頁面所構(gòu)成的目標頁面中的多個數(shù)據(jù)塊，其中控制器更被設(shè)置為用以借由數(shù)據(jù)塊讀取命令中的兩者，分別對第一實體頁面中的多個字節(jié)以及第二實體頁面中的多個字節(jié)進行讀取，以獲得數(shù)據(jù)塊中的一第一數(shù)據(jù)塊。每一數(shù)據(jù)塊包括一數(shù)據(jù)段以及用以校正數(shù)據(jù)段的一校驗碼。控制器更被設(shè)置為用以將根據(jù)數(shù)據(jù)塊讀取命令中的兩者所讀取的第一實體頁面以及第二實體頁面中的字節(jié)傳送至錯誤校正引擎，使得錯誤校正引擎可根據(jù)所讀取的第一實體頁面以及第二實體頁面中的字節(jié)對第一數(shù)據(jù)塊進行錯誤校正。在一實施例中，數(shù)據(jù)塊讀取命令包括一地址閂鎖致能信號(address latch enable，ALE)以及命令閂鎖致能信號(command latch enable，CLE)。

本發(fā)明亦提供一種數(shù)據(jù)讀取方法，適用于一快閃存儲器，其中快閃存儲器包括多個芯片(die)，每一芯片包括一第一存儲器平面(plane)以及一第二存儲器平面(plane)，第一存儲器平面以及第二存儲器平面分別包括多個實體頁面(page)。數(shù)據(jù)讀取方法包括：自主機接收一讀取命令，其中讀取命令是用以對一目標頁面進行讀??；以及根據(jù)讀取命令，讀取第一存儲器平面中的一第一實體頁面以及第二存儲器平面中的一第二實體頁面。

在另一實施例中，數(shù)據(jù)讀取方法更包括：將所讀取的第一實體頁面的數(shù)據(jù)以及第二實體頁面的數(shù)據(jù)傳送至一錯誤校正引擎；以及借由錯誤校正引擎根據(jù)第一實體頁面的數(shù)據(jù)以及第二實體頁面的數(shù)據(jù)對目標頁面進行錯誤校正。

詳細而言，根據(jù)讀取命令讀取第一存儲器平面中的第一實體頁面以及第二存儲器平面中的第二實體頁面的步驟更包括：根據(jù)讀取命令，依序傳送多個數(shù)據(jù)塊讀取命令至快閃存儲器，以依序讀取由第一實體頁面以及第二實體頁面所構(gòu)成的目標頁面中的多個數(shù)據(jù)塊，其中數(shù)據(jù)塊讀取命令中的兩者，分別對第一實體頁面中的多個字節(jié)以及第二實體頁面中的多個字節(jié)進行讀取，以獲得數(shù)據(jù)塊中的一第一數(shù)據(jù)塊。每一數(shù)據(jù)塊包括一數(shù)據(jù)段以及用以校正數(shù)據(jù)段的一校驗碼。

在一實施例中，數(shù)據(jù)讀取方法更包括：根據(jù)數(shù)據(jù)塊讀取命令中的兩者所讀 取的第一實體頁面以及第二實體頁面中的字節(jié)傳送至一錯誤校正引擎；以及借由錯誤校正引擎，根據(jù)所讀取的第一實體頁面以及第二實體頁面中的字節(jié)對第一數(shù)據(jù)塊進行錯誤校正。

附圖說明

圖1為本發(fā)明所提供的一電子系統(tǒng)的一種實施例的方塊圖。

圖2為本發(fā)明所提供的芯片的一種實施例的示意圖。

圖3為本發(fā)明所提供的實體頁面的一種實施例的示意圖。

圖4為本發(fā)明所提供的實體頁面的另一種實施例的示意圖。

圖5為本發(fā)明所提供的芯片的另一種實施例的示意圖。

圖6為本發(fā)明所提供的一數(shù)據(jù)讀取方法的一種實施例的流程圖。

圖7為本發(fā)明所提供的一數(shù)據(jù)讀取方法的另一種實施例的流程圖。

附圖標記說明：

100 電子系統(tǒng)；

120 主機；

140 數(shù)據(jù)儲存裝置；

160 控制器；

162 運算單元；

164 永久存儲器；

166 隨機存取存儲器；

168 錯誤校正引擎；

180 快閃存儲器；

D0～DN 芯片；

BU 緩沖器；

MD 元數(shù)據(jù)；

PL0、PL1 存儲器平面；

P0_1～P0_N、P1_0～P1_N 實體頁面；

P0’～PN’ 頁面；

S600～S602、S700～S706 步驟。

具體實施方式

以下將詳細討論本發(fā)明各種實施例的裝置及使用方法。然而值得注意的是，本發(fā)明所提供的許多可行的發(fā)明概念可實施在各種特定范圍中。這些特定實施例僅用于舉例說明本發(fā)明的裝置及使用方法，但非用于限定本發(fā)明的范圍。

圖1為本發(fā)明所提供的一電子系統(tǒng)的一種實施例的方塊圖。電子系統(tǒng)100包括一主機120以及一數(shù)據(jù)儲存裝置140。數(shù)據(jù)儲存裝置140包括一快閃存儲器180以及一控制器160，且可根據(jù)主機110所下達的命令操作?？刂破?60包括一運算單元162、一永久存儲器(如，只讀存儲器ROM)164、隨機存取存儲器(RAM)166以及一錯誤校正引擎168。永久存儲器164與所載的程序碼、數(shù)據(jù)組成固件(firmware)，由運算單元162執(zhí)行，使控制器160基于該固件控制該快閃存儲器180。隨機存取存儲器(RAM)166用以載入程序碼與參數(shù)以提供控制器160根據(jù)所載入的程序碼與參數(shù)動作。錯誤校正引擎168用以對所讀取的數(shù)據(jù)進行錯誤校正(Error Correction)，以及對寫入的數(shù)據(jù)進行編碼以獲得校驗碼(parity)?？扉W存儲器180包括多個芯片(die)D0～DN，如圖2所示。每一芯片D0～DN包括一緩沖器BU、一第一存儲器平面(plane)PL0以及一第二存儲器平面(plane)PL1。每一第一存儲器平面PL0以及第二存儲器平面PL1分別包括多個實體頁面(page)P0～PN。值得注意的是，在本實施例中，每一芯片D0～DN包括一緩沖器BU，用以緩沖第一存儲器平面PL0以及第二存儲器平面PL1的數(shù)據(jù)，但本發(fā)明不限于此。在其他實施例中，每一芯片D0～DN可包括兩個緩沖器，分別用以緩沖第一存儲器平面PL0以及第二存儲器平面PL1的數(shù)據(jù)。

快閃存儲器于生產(chǎn)過程中，會因為粉塵或是光罩問題，使得快閃存儲單元中的一整列(column)的數(shù)據(jù)都無法正確存取，損毀的列稱為壞列(bad column)。然而，在同一芯片中的存儲器平面所具有壞列的數(shù)量可能彼此不同。壞列的數(shù)量越多，存儲器平面中的實體頁面里可利用的存儲器空間則越少，其中存儲器空間的大小影響到錯誤比特校正能力。詳細而言，具有越高的錯誤比特校正能力的錯誤校正(Error Correction)的編碼，會產(chǎn)生長度越長的校驗碼(Parity)。

圖3為本發(fā)明所提供的實體頁面的一種實施例的示意圖。在本實施例中， 第一存儲器平面PL0的每一實體頁面P0_0～P0_N分別具有1000字節(jié)(Byte)無法使用的壞列，第二存儲器平面PL1的每一實體頁面P1_0～P1_N中，分別具有900字節(jié)(Byte)無法使用的壞列。另外，在本實施例中，實體頁面為快閃存儲器180的最小讀取單位。換言之，每一實體頁面為一頁面。值得注意的是，圖3示意性的將壞列顯示于實體頁面P0_0以及P1_0尾端，但實際上壞列是隨機散落于實體頁面P0_0以及P1_0中。在本實施例中，產(chǎn)品設(shè)計者將同一芯片中具有不同壞列數(shù)量的第一存儲器平面PL0以及第二存儲器平面PL1的錯誤比特校正能力，皆定義為同一錯誤比特校正能力值。舉例而言，在本實施例中，第一存儲器平面PL0以及第二存儲器平面PL1的錯誤比特校正能力值皆為59比特(Bit)，59比特的錯誤比特校正能力值需要長度為104字節(jié)的校驗碼。以第一存儲器平面PL0的實體頁面P0_0以及第二存儲器平面PL1的實體頁面P1_0為例，實體頁面P0_0以及實體頁面P1_0分別具有7個數(shù)據(jù)塊(Chunk)C0～C6以及一元數(shù)據(jù)段(Meta data)MD。每一數(shù)據(jù)塊C0～C6分別具有一數(shù)據(jù)段以及一校驗碼段(parity)。數(shù)據(jù)段的長度為1024字節(jié)。校驗碼的長度為104字節(jié)。元數(shù)據(jù)段MD的長度為32字節(jié)。如圖3所示，具有較少壞列的第二存儲器平面PL1由于配合具有較多壞列的第一存儲器平面PL0，會損失可使用的100字節(jié)，造成資源的浪費。值得注意的是，壞列的數(shù)量、元數(shù)據(jù)段MD的長度、數(shù)據(jù)段的長度、以及錯誤比特校正能力值皆為本發(fā)明的一種實施例，但本發(fā)明不限于此。每一個不同的存儲器平面皆可能由于不同的生產(chǎn)環(huán)境具有不同數(shù)量的壞列。實體頁面中數(shù)據(jù)塊的數(shù)量、錯誤比特校正能力值以及數(shù)據(jù)段的長度皆可由產(chǎn)品開發(fā)者自行決定，其中元數(shù)據(jù)段MD的長度則是由所決定的錯誤比特校正能力值以及錯誤校驗的種類而決定的。

圖4為本發(fā)明所提供的實體頁面的另一種實施例的示意圖。在本實施例中，第一存儲器平面PL0的每一實體頁面P0_0～P0_N分別具有1000字節(jié)(Byte)無法使用的壞列，第二存儲器平面PL1的每一實體頁面P1_0～P1_N分別具有900字節(jié)(Byte)無法使用的壞列。值得注意的是，圖4示意性的將壞列顯示于實體頁面P0_0以及實體頁面P1_0尾端，但實際上壞列是隨機散落于實體頁面中。另外，在本實施例中，快閃存儲器180的最小讀取單位為頁面P0’～PN’，如圖5所示。換言之，在本實施例中，快閃存儲器180的最小讀取單位(頁面)是由第 一存儲器平面PL0中的一實體頁面以及第二存儲器平面PL1中的一實體頁面所構(gòu)成的。在本實施例中，由第一存儲器平面PL0與第二存儲器平面PL1所構(gòu)成的頁面P0’～PN’具有一錯誤比特校正能力值。值得注意的是，由于第一存儲器平面PL0中的實體頁面P0_0～P0_N以及第二存儲器平面PL1中的實體頁面P1_0～P1_N已分別依序被合并為頁面P0’～PN’，因此在圖3中所示未使用的字節(jié)(100Byte)可在本實施例中作為的校驗碼空間。由于有相較于圖3中的實施例較多用以儲存校驗碼的空間并且兩個實體頁面僅需要一個元數(shù)據(jù)MD，因此在本實施例中頁面P0’～PN’可具有相較于圖3的實施例更高的錯誤比特校正能力值。舉例而言，在本實施例中，第一存儲器平面PL0以及第二存儲器平面PL1所構(gòu)成的頁面P0’～PN’的錯誤比特校正能力值為65比特，但本發(fā)明不限于此。65比特的錯誤比特校正能力值需要長度為114字節(jié)的校驗碼。以第一存儲器平面PL0的實體頁面P0_0以及第二存儲器平面PL1的實體頁面P1_0所構(gòu)成的頁面P0’為例，頁面P0’具有14個數(shù)據(jù)塊(Chunk)C0～C13以及一元數(shù)據(jù)段(Meta data)MD。每一數(shù)據(jù)塊C0～C13分別具有一數(shù)據(jù)段以及一校驗碼段(parity)。數(shù)據(jù)段的長度為1024字節(jié)、校驗碼的長度為114字節(jié)以及元數(shù)據(jù)段MD的長度為32字節(jié)。值得注意的是，壞列的數(shù)量、元數(shù)據(jù)段MD的長度、數(shù)據(jù)段的長度、以及錯誤比特校正能力值皆為本發(fā)明的一種實施例，但本發(fā)明不限于此。每一個不同的存儲器平面皆可能由于不同的生產(chǎn)環(huán)境具有不同數(shù)量的壞列。頁面中數(shù)據(jù)塊的數(shù)量、錯誤比特校正能力值以及數(shù)據(jù)段的長度皆可由產(chǎn)品開發(fā)者自行決定，其中元數(shù)據(jù)段MD的長度則是由所決定的錯誤比特校正能力值以及錯誤校驗的種類決定。

詳細而言，在圖4以及圖5的實施例中，控制器160被設(shè)置為根據(jù)用以對一目標頁面P0’進行讀取的一讀取命令，讀取第一存儲器平面PL0中的第一實體頁面P0_0以及第二存儲器平面PL1中的第二實體頁面P1_0。另外，控制器160更被設(shè)置為用以將所讀取的第一實體頁面P0_0的數(shù)據(jù)以及第二實體頁面P1_0的數(shù)據(jù)傳送至錯誤校正引擎168，使得錯誤校正引擎168可根據(jù)第一實體頁面P0_0的數(shù)據(jù)以及第二實體頁面P1_0的數(shù)據(jù)對目標頁面P0’進行錯誤校正。詳細而言，控制器160被設(shè)置為用以根據(jù)讀取命令，依序傳送多個數(shù)據(jù)塊讀取命令至快閃存儲器180，以依序讀取由第一實體頁面P0_0以及第二實體頁面 P1_0所構(gòu)成的目標頁面中的多個數(shù)據(jù)塊C0～C13。值得注意的是，每一數(shù)據(jù)塊讀取命令中皆包括一地址閂鎖致能信號(address latch enable，ALE)以及命令閂鎖致能信號(command latch enable，CLE)。

另外，在某些實施例中，控制器160更被設(shè)置為用以借由數(shù)據(jù)塊讀取命令中的兩者，分別對第一實體頁面P0_0中的多個字節(jié)以及第二實體頁面P1_0中的多個字節(jié)進行讀取，以獲得數(shù)據(jù)塊中的一數(shù)據(jù)塊?？刂破?60更被設(shè)置為用以將根據(jù)數(shù)據(jù)塊讀取命令所讀取數(shù)據(jù)塊C0～C13，傳送至錯誤校正引擎168，使得錯誤校正引擎168可根據(jù)所讀取的數(shù)據(jù)塊C0～C13進行錯誤校正。舉例而言，如圖4所示，由于第一存儲器平面PL0的存儲器空間不夠，因此數(shù)據(jù)塊C6中的數(shù)據(jù)有一部分被分配至第二存儲器平面PL1。因此，在本實施例中，控制器160更被設(shè)置為用以借由數(shù)據(jù)塊讀取命令中的兩者，分別對第一實體頁面P0_0中的多個字節(jié)以及第二實體頁面P1_0中的多個字節(jié)進行讀取，以獲得數(shù)據(jù)塊中的數(shù)據(jù)塊C6。接著，控制器160更被設(shè)置為用以將根據(jù)數(shù)據(jù)塊讀取命令中的兩者所讀取的第一實體頁面P0_0以及第二實體頁面P1_0中的字節(jié)傳送至錯誤校正引擎168，使得錯誤校正引擎168可根據(jù)所讀取的第一實體頁面P0_0以及第二實體頁面P1_0中的字節(jié)對數(shù)據(jù)塊C6進行錯誤校正。

值得注意的是，在一實施例中，快閃存儲器180可更包括一對應(yīng)表，用以儲存頁面P0’～PN’所對應(yīng)的實體頁面。當(dāng)數(shù)據(jù)儲存裝置140上電時，控制器160可將對應(yīng)表載入隨機存取存儲器166中，以當(dāng)接收到讀取命令或者寫入命令時，將目標頁面的地址轉(zhuǎn)換為所相應(yīng)的實體頁面的地址，并根據(jù)所轉(zhuǎn)換的地址對快閃存儲器180進行存取。在另一實施例中，控制器160更可包括一頁面轉(zhuǎn)換電路。頁面轉(zhuǎn)換電路以硬件的方式，將第一存儲器平面PL0中的實體頁面P0_0～P0_N的數(shù)據(jù)以及第二存儲器平面PL1中的實體頁面P1_0～P1_N的數(shù)據(jù)合并為頁面P0’～PN’的數(shù)據(jù)，以將所合并的的頁面P0’～PN’數(shù)據(jù)提供給控制器160進行讀取以及寫入，但本發(fā)明不限于此。

圖6為本發(fā)明所提供的一數(shù)據(jù)讀取方法的一種實施例的流程圖。數(shù)據(jù)讀取方法適用于圖1～圖5所示的電子系統(tǒng)100。流程開始于步驟S600。

在步驟S600中，控制器160自主機120接收一讀取命令，其中讀取命令是用以對一目標頁面進行讀取。

接著，在步驟S602中，控制器160根據(jù)讀取命令，讀取第一存儲器平面PL0中的一第一實體頁面以及第二存儲器平面PL1中的一第二實體頁面。詳細而言，控制器160被設(shè)置為用以根據(jù)讀取命令，依序傳送多個數(shù)據(jù)塊讀取命令至快閃存儲器180，以依序讀取由第一實體頁面P0_0以及第二實體頁面P1_0所構(gòu)成的目標頁面中的多個數(shù)據(jù)塊C0～C13。值得注意的是，每一數(shù)據(jù)塊讀取命令中皆包括一地址閂鎖致能信號(address latch enable，ALE)以及命令閂鎖致能信號(command latch enable，CLE)。另外，在某些實施例中，控制器160更被設(shè)置為用以借由數(shù)據(jù)塊讀取命令中的兩者，分別對第一實體頁面P0_0中的多個字節(jié)以及第二實體頁面P1_0中的多個字節(jié)進行讀取，以獲得數(shù)據(jù)塊中的一數(shù)據(jù)塊。舉例而言，如圖4所示，由于第一存儲器平面PL0的存儲器空間不夠，因此數(shù)據(jù)塊C6中的數(shù)據(jù)有一部分被分配至第二存儲器平面PL1。因此，在本實施例中，控制器160更被設(shè)置為用以借由數(shù)據(jù)塊讀取命令中的兩者，分別對第一實體頁面P0_0中的多個字節(jié)以及第二實體頁面P1_0中的多個字節(jié)進行讀取，以獲得數(shù)據(jù)塊中的數(shù)據(jù)塊C6。流程結(jié)束于步驟S602。

圖7為本發(fā)明所提供的一數(shù)據(jù)讀取方法的另一種實施例的流程圖。數(shù)據(jù)讀取方法適用于圖1～圖5所示的電子系統(tǒng)100。流程開始于步驟S700。值得注意的是，步驟S700～S702相似于步驟S600～S602，因此步驟S700～S702的細節(jié)請參考圖7的說明，在此不再贅述。

在步驟S704中，控制器160更被設(shè)置為用以將所讀取的第一實體頁面P0_0的數(shù)據(jù)以及第二實體頁面P1_0的數(shù)據(jù)傳送至錯誤校正引擎168。詳細而言，控制器160是被設(shè)置為用以將根據(jù)數(shù)據(jù)塊讀取命令所讀取數(shù)據(jù)塊，傳送至錯誤校正引擎168。在圖4的實施例中，當(dāng)控制器160借由數(shù)據(jù)塊讀取命令中的兩者，分別對第一實體頁面P0_0中的多個字節(jié)以及第二實體頁面P1_0中的多個字節(jié)進行讀取后，控制器160將根據(jù)數(shù)據(jù)塊讀取命令中的兩者所讀取的第一實體頁面P0_0以及第二實體頁面P1_0中的字節(jié)傳送至錯誤校正引擎168。

在步驟S706中，錯誤校正引擎168根據(jù)第一實體頁面P0_0的數(shù)據(jù)以及第二實體頁面P1_0的數(shù)據(jù)對目標頁面進行錯誤校正。詳細而言，錯誤校正引擎168是根據(jù)所讀取的數(shù)據(jù)塊進行錯誤校正。在圖4的實施例中，錯誤校正引擎168是根據(jù)所讀取的第一實體頁面P0_0中的字節(jié)以及第二實體頁面P1_0中的 字節(jié)對數(shù)據(jù)塊C6進行錯誤校正。流程結(jié)束于步驟S706。

本發(fā)明所提供的數(shù)據(jù)儲存裝置140以及數(shù)據(jù)讀取方法合并兩個存儲器平面的頁面。換言之，數(shù)據(jù)儲存裝置140中的最小讀取單位是由兩個存儲器平面的頁面所構(gòu)成的。

本發(fā)明的方法，或特定型態(tài)或其部分，可以以程序碼的型態(tài)存在。程序碼可儲存于實體媒體，如軟盤、光盤片、硬盤、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限于外在形式的電腦程序產(chǎn)品，其中，當(dāng)程序碼被機器，如電腦載入且執(zhí)行時，此機器變成用以參與本發(fā)明的裝置。程序碼也可通過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態(tài)進行傳送，其中，當(dāng)程序碼被機器，如電腦接收、載入且執(zhí)行時，此機器變成用以參與本發(fā)明的裝置。當(dāng)在一般用途處理單元實作時，程序碼結(jié)合處理單元提供一操作類似于應(yīng)用特定邏輯電路的獨特裝置。

惟以上所述者，僅為本發(fā)明的較佳實施例而已，當(dāng)不能以此限定本發(fā)明實施的范圍，即大凡依本發(fā)明權(quán)利要求及發(fā)明說明內(nèi)容所作的簡單的等效變化與修飾，皆仍屬本發(fā)明專利涵蓋的范圍內(nèi)。另外本發(fā)明的任一實施例或權(quán)利要求不須達成本發(fā)明所揭露的全部目的或優(yōu)點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，并非用來限制本發(fā)明的權(quán)利范圍。