本發(fā)明涉及電子設計領域，尤其涉及嵌入式ARM處理器開發(fā)板接入ADSL網(wǎng)絡技術。

背景技術：

目前基于ARM處理器的嵌入式系統(tǒng)接入ADSL網(wǎng)絡的辦法普遍采用嵌入式系統(tǒng)與獨立的ADSL調(diào)制解調(diào)器相聯(lián)接，ADSL調(diào)制解調(diào)器又與ADSL專線連接的方式；或采用在嵌入式系統(tǒng)電路板的PCI總線上擴展ADSL插卡的辦法實現(xiàn)基于ARM處理器的嵌入式系統(tǒng)與ADSL網(wǎng)絡的連接。

無論是獨立的ADSL調(diào)制解調(diào)器或PCI總線擴展的ADSL插卡都包含有共同的ADSL模塊，該ADSL模塊又可進一步細化分為下一級的模塊，下一級的模塊有：USB接口控制器(USB Interface Controller)、ADSL離散多音頻數(shù)據(jù)泵模塊(ADSL DMT Data Pump，ADDP)、模擬前端模塊(Analog Front End，AFE)、線驅(qū)動器模塊(Line Driver，LD)。ADDP模塊的功能是對T1.413發(fā)布的2版本，G.992.1與兼容G.992.2用戶數(shù)據(jù)進行處理，特別是對離散多音頻數(shù)據(jù)進行傳輸處理，該模塊一般采用CX11627芯片，ADDP模塊包含的功能塊有：ATM傳輸聚集(TC)、數(shù)據(jù)界面(DI)、正交振幅調(diào)制與解調(diào)(QAM Encoder/Decoder)、快速傅里葉變換(FFT)。AFE模塊完成功能有：傳輸信號的濾波、信號在時間域上的均衡、時間域信號強度的平均、以及過濾回波，該模塊一般采用CX20431芯片。LD模塊支持全速(T1.413和G.992.1)以及G.lite(G.992.2)調(diào)制解調(diào)器，對LD模塊的優(yōu)化可以得到理想的低噪聲、高帶寬、較優(yōu)的線性傳輸特性，該模塊一般采用CX20441芯片。

技術實現(xiàn)要素：

本發(fā)明的目的在于：在基于ARM處理器的嵌入式系統(tǒng)中利用系統(tǒng)總線直接連接ADSL模塊，而不是采用外接的ADSL調(diào)制解調(diào)器或通過PCI總線擴展插卡的方式接入ADSL。

本發(fā)明在基于ARM處理器的嵌入式系統(tǒng)中，利用系統(tǒng)總線直連ADSL模塊，ADSL模塊包括的子模塊有ADDP模塊、AFE模塊、和LD模塊的串接。

系統(tǒng)總線到ADSL模塊電路電氣連接包括以下幾個部分：1.系統(tǒng)總線與ADSL的ADDP模塊的電路連接：系統(tǒng)總線的地址總線和數(shù)據(jù)總線與ADDP地址總線和數(shù)據(jù)總線的連接，ADDP模塊控制總線與系統(tǒng)控制總線的連接；2.系統(tǒng)總線與ADSL的AFE模塊的電路連接：AFE模塊的數(shù)據(jù)選通、控制輸入輸出、模塊喚醒、復位信號與系統(tǒng)總線的若干GPIO信號相連接，這 些GPIO信號通過GPIO控制寄存器設定為以下的功能：AFE模塊的數(shù)據(jù)選通、控制輸入輸出、模塊喚醒、復位信號；3.系統(tǒng)總線與ADSL的LD模塊的電路連接：LD模塊輸入驅(qū)動正端、負端、芯片復位與系統(tǒng)總線的若干GPIO信號相連接，這些GPIO信號通過GPIO控制寄存器設定為以下的功能：LD模塊輸入驅(qū)動正端、負端、以及芯片復位。

附圖說明

圖1——ARM系統(tǒng)總線連接ADSL網(wǎng)絡界面原理圖

圖2——系統(tǒng)總線到ADDP模塊電路圖

圖3——系統(tǒng)總線到AFE模塊電路圖

圖4——系統(tǒng)總線到LD模塊電路圖

具體實施方式

一種從ARM處理器系統(tǒng)總線連結ADSL模塊的方法(參考圖1)，系統(tǒng)總線連接ADSL的ADDP模塊，ADDP模塊連接AFE模塊，AFE模塊連接LD模塊；其中ADDP模塊、AFE模塊和LD模塊為傳統(tǒng)的ADSL調(diào)制解調(diào)器模塊。

在本具體實施方式中，ARM處理器系統(tǒng)總線與ADDP模塊的連接如下所述(參考圖1和圖2)：ARM處理器s3c2410A的數(shù)據(jù)線DATA15連接芯片CX11627的數(shù)據(jù)線FD15，ARM處理器s3c2410A的數(shù)據(jù)線DATA14連接芯片CX11627的數(shù)據(jù)線FD14，ARM處理器s3c2410A的數(shù)據(jù)線DATA13連接芯片CX11627的數(shù)據(jù)線FD13，ARM處理器s3c2410A的數(shù)據(jù)線DATA12連接芯片CX11627的數(shù)據(jù)線FD12，ARM處理器s3c2410A的數(shù)據(jù)線DATA11連接芯片CX11627的數(shù)據(jù)線FD11，ARM處理器s3c2410A的數(shù)據(jù)線DATA10連接芯片CX11627的數(shù)據(jù)線FD10，ARM處理器s3c2410A的數(shù)據(jù)線DATA9連接芯片CX11627的數(shù)據(jù)線FD9，ARM處理器s3c2410A的數(shù)據(jù)線DATA8連接芯片CX11627的數(shù)據(jù)線FD8，ARM處理器s3c2410A的數(shù)據(jù)線DATA7連接芯片CX11627的數(shù)據(jù)線FD7，ARM處理器s3c2410A的數(shù)據(jù)線DATA6連接芯片CX11627的數(shù)據(jù)線FD6，ARM處理器s3c2410A的數(shù)據(jù)線DATA5連接芯片CX11627的數(shù)據(jù)線FD5，ARM處理器s3c2410A的數(shù)據(jù)線DATA4連接芯片CX11627的數(shù)據(jù)線FD4，ARM處理器s3c2410A的數(shù)據(jù)線DATA3連接芯片CX11627的數(shù)據(jù)線FD3，ARM處理器s3c2410A的數(shù)據(jù)線DATA2連接芯片CX11627的數(shù)據(jù)線FD2，ARM處理器s3c2410A的數(shù)據(jù)線DATA1連接芯片CX11627的數(shù)據(jù)線FD1，ARM處理器s3c2410A的數(shù)據(jù)線DATA0連接芯片CX11627的數(shù)據(jù)線FD0，ARM處理器s3c2410A的地址線ADDR9連接芯片CX11627的地址線FA9，ARM處理器s3c2410A的地址線ADDR8連接芯片CX11627的地址線FA8，ARM處理器s3c2410A的地址線ADDR7連接芯片CX11627的地址線FA7，ARM處理器 s3c2410A的地址線ADDR6連接芯片CX11627的地址線FA6，ARM處理器s3c2410A的地址線ADDR5連接芯片CX11627的地址線FA5，ARM處理器s3c2410A的地址線ADDR4連接芯片CX11627的地址線FA4，ARM處理器s3c2410A的地址線ADDR3連接芯片CX11627的地址線FA3，ARM處理器s3c2410A的地址線ADDR2連接芯片CX11627的地址線FA2，ARM處理器s3c2410A的地址線ADDR1連接芯片CX11627的地址線FA1，ARM處理器s3c2410A的地址線ADDR0連接芯片CX11627的地址線FA0，ARM處理器s3c2410A的數(shù)據(jù)輸出允許nOE信號連接芯片CX11627的數(shù)據(jù)讀nFRD，ARM處理器s3c2410A的數(shù)據(jù)寫nWE連接芯片CX11627的數(shù)據(jù)寫nFWR，ARM處理器s3c2410A的GPD1連接芯片CX11627的復位信號nFRST，ARM處理器s3c2410A的中斷申請EINT0連接芯片CX11627的中斷申請nFIRQ1，ARM處理器s3c2410A的中斷申請EINT1連接芯片CX11627的中斷申請nFIRQ2，ARM處理器s3c2410A的GPD0連接芯片CX11627的電源休眠控制FPWRDWN。

在本具體實施方式中，ARM處理器與AFE模塊的連接如下所述(參考圖1和圖3)：ARM處理器s3c2410A的GPD2連接芯片CX20431的模式喚醒AFEWAKEUP，ARM處理器s3c2410A的GPD3連接芯片CX20431的控制輸出AFECDOUT，ARM處理器s3c2410A的GPD4連接芯片CX20431的控制輸入AFECDIN，ARM處理器s3c2410A的GPD5連接芯片CX20431的選通控制AFECSTB，ARM處理器s3c2410A的GPD6連接芯片CX20431的選通信號AFESTB，ARM處理器s3c2410A的GPD7連接芯片CX20431的ADSL GPIO2信號，ARM處理器s3c2410A的GPD8連接芯片CX20431的復位信號nAFERST。

在本具體實施方式中，ARM處理器與LD模塊的連接如下所述(參考圖1和圖4)：ARM處理器s3c2410A的GPD9連接芯片CX20441的nROH信號，ARM處理器s3c2410A的GPD10連接芯片CX20441的電源驅(qū)動nDRVPWR信號，ARM處理器s3c2410A的GPD11連接芯片CX20441的通用輸入輸出ADSL GPIO3信號，ARM處理器s3c2410A的GPD12連接芯片CX20441的通用輸入輸出ADSL GPIO5信號。