技術(shù)總結(jié)
本發(fā)明涉及一種基于微控制器和FPGA的并行通信方法，微控制器與FPGA芯片采用一種簡(jiǎn)單有效的并行連接方式，將FPGA作為外部SRAM器件，使用微控制器內(nèi)置的FSMC控制器，通過(guò)擴(kuò)展的數(shù)據(jù)總線、地址總線及控制線對(duì)FPGA內(nèi)部SRAM空間進(jìn)行讀操作和寫操作，以該方式完成微控制器與FPGA的雙向并行通信。本發(fā)明實(shí)現(xiàn)內(nèi)置靜態(tài)存儲(chǔ)器控制器FSMC的微控制器與FPGA之間高速并行總線通信，相對(duì)以往微控制器與FPGA串行通信方式速度低、并行通信結(jié)構(gòu)復(fù)雜，源代碼多等缺點(diǎn)，使用易于配置的FSMC控制器，具有并行連接結(jié)構(gòu)簡(jiǎn)單、通信速度快，通信可靠性高且源代碼少等優(yōu)點(diǎn)。

技術(shù)研發(fā)人員：焦平;楊志家;呂巖
受保護(hù)的技術(shù)使用者：中國(guó)科學(xué)院沈陽(yáng)自動(dòng)化研究所
文檔號(hào)碼：201510582840
技術(shù)研發(fā)日：2015.09.14
技術(shù)公布日：2017.03.22