本發(fā)明總的來說涉及硬件安全領(lǐng)域，具體而言涉及一種用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路以及相應(yīng)的運(yùn)行方法。

背景技術(shù)：

物理不可克隆函數(shù)(puf)是一種應(yīng)用于集成電路芯片安全領(lǐng)域的新方法。puf是一種芯片領(lǐng)域的“生物特征”識(shí)別技術(shù)，也可以稱之為“芯片指紋”技術(shù)。puf從各個(gè)芯片中提取每個(gè)芯片特有的“指紋”信息，這些“指紋”信息可以用來驗(yàn)證芯片的真?zhèn)?、保護(hù)存儲(chǔ)器中的數(shù)據(jù)，在芯片的安全和防偽領(lǐng)域有著巨大的應(yīng)用前景。

這種“指紋”信息的原理在于，不同芯片在制造過程中總會(huì)產(chǎn)生許多不可避免的個(gè)體差異。芯片的制造差異來自兩個(gè)方面，一個(gè)是芯片的固有結(jié)構(gòu)差異，另一個(gè)就是制造過程中由于外界條件的影響所產(chǎn)生的隨機(jī)差異。芯片是通過晶片經(jīng)顯影、刻蝕等步驟制成的，而且即使是同一晶棒上切下來的晶片，它們也存在各自的結(jié)構(gòu)差異，這種物理結(jié)構(gòu)差異稱為芯片的固有結(jié)構(gòu)差異；芯片在制造的過程中，由于溫度、電壓等外界條件的隨機(jī)差異，制造出的芯片不可避免地具有差異性(即使芯片的版圖是完全一致的)，這種差異稱之為芯片的隨機(jī)差異。通過提取芯片在制造過程中所產(chǎn)生的差異，就能夠生成芯片獨(dú)特的“指紋”信息，這些“指紋”信息即使是芯片的制造商也無法復(fù)制和預(yù)測。

puf的種類有很多，適合在智能卡中實(shí)現(xiàn)的puf包括srampuf、仲裁器puf和振蕩器puf。其中振蕩器puf由于其穩(wěn)定的特性、較好的可實(shí)現(xiàn)性以及較高的物理安全性受到了廣泛的關(guān)注。最初的振蕩器puf通過對振蕩器頻率進(jìn)行兩兩比較來得到一位響應(yīng)，其挑戰(zhàn)響應(yīng)空間非常小，因此其應(yīng)用十分受限。改進(jìn)的振蕩器累加和puf將振蕩器頻率兩兩比較之后的差值進(jìn)行累加，由挑戰(zhàn)來決定振蕩器頻率差值的取值。由于puf需要較大的挑戰(zhàn)響應(yīng)空間來滿足各類應(yīng)用場景，例如 身份認(rèn)證協(xié)議，因此振蕩器累加和puf需要大量的振蕩器來實(shí)現(xiàn)。為了滿足安全性，通常對于挑戰(zhàn)響應(yīng)空間的要求為2⁶⁴，因此振蕩器累加和puf中至少需要128個(gè)振蕩器。另外，由于振蕩器的數(shù)目增加，為了對這些振蕩器進(jìn)行頻率測量和比較的邏輯也相應(yīng)增加。為了節(jié)省面積和降低功耗，可以將多個(gè)振蕩器共用頻率測量和比較邏輯，但是會(huì)大幅增加頻率測量的時(shí)間。因此，為了實(shí)現(xiàn)符合安全要求的挑戰(zhàn)響應(yīng)空間，振蕩器累加和puf需要較大的時(shí)間、面積和功耗開銷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的任務(wù)是提供一種用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路以及相應(yīng)的運(yùn)行方法，所述電路和方法能夠在滿足安全性要求并且不增加頻率測量時(shí)間的同時(shí)減少振蕩器的數(shù)目，從而降低芯片面積和功耗開銷。

在本發(fā)明的第一方面，該任務(wù)通過一種用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路來解決，一種用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路，該電路包括n個(gè)延時(shí)通路可配置的振蕩器ro0，ro1，……ron-2，ron-1，其中n為偶數(shù)，并且所述振蕩器ro0，ro1，……ron-2，ron-1分別具有頻率f0，f1，……fn-2，fn-1，并且所述n個(gè)振蕩器ro0，ro1，……ron-2，ron-1被分為n/2組，每組包含兩個(gè)振蕩器ro2j，ro2j+1，其中0≤j≤n/2-1，每個(gè)振蕩器ro0，ro1，……ron-2，ron-1包括m個(gè)延時(shí)單元組di，其中0≤i≤m-1，并且每個(gè)延時(shí)單元組di包括至少兩個(gè)延時(shí)單元，該電路被配置為：

根據(jù)挑戰(zhàn)的相應(yīng)延時(shí)單元選擇位c[0]，...c[m-1]，...c[(n/2-1)m]，...c[nm/2-1]來選擇每個(gè)振蕩器ro0，ro1，……ron-2，ron-1的每個(gè)延時(shí)單元組di的延時(shí)單元之一以形成延時(shí)通路，其中每組的兩個(gè)振蕩器ro2j，ro2j+1的對應(yīng)延時(shí)單元被分配相同的延時(shí)單元選擇位；

將每組的兩個(gè)振蕩器ro2j，ro2j+1的頻率f2j，f2j+1相減得到頻率差值δfj＝f2j-f2j+1，并且根據(jù)挑戰(zhàn)的相應(yīng)差值取值控制位d[0]，...d[n/2-1]對每組的兩個(gè)振蕩器ro2j，ro2j+1的頻率差值進(jìn)行取值控制，其中如果相應(yīng)差值取值控制位為1，則將δfj取反并且如果相應(yīng)差值取值控制位為0，則維持原值，或者如果相應(yīng)差值取值控制位為0，則將δfj取反并且如果相應(yīng)差值取值控制位為1，則維持原值； 以及

將所有頻率差值δfj相加得到振蕩器頻率差值累加和，并且根據(jù)振蕩器頻率差值累加和得到1比特響應(yīng)。

根據(jù)本發(fā)明的電路的原理在于，通過延時(shí)通路可配置的振蕩器來實(shí)現(xiàn)puf。所有振蕩器在實(shí)現(xiàn)時(shí)盡可能保持一致，但是由于芯片的固有結(jié)構(gòu)差異和制造差異，制造出的振蕩器中的延時(shí)單元的延時(shí)必然會(huì)存在差異，振蕩器的頻率必然也會(huì)存在差異。這樣的差異既存在于同一顆芯片的不同振蕩器中，也存在于不同芯片的振蕩器中。挑戰(zhàn)的比特位分為兩個(gè)部分、即延時(shí)單元選擇位和差值取值控制位，其中延時(shí)單元選擇位用于在單個(gè)振蕩器中選擇延時(shí)通路來控制該振蕩器的頻率，而差值取值控制位用于對兩個(gè)振蕩器的頻率差值進(jìn)行維持原值或者取反的取值控制。不同的挑戰(zhàn)將導(dǎo)致不同的延時(shí)單元被選擇，以及振蕩器的頻率差異以何種取值加入頻率累加和中，從而導(dǎo)致生成不同的響應(yīng)。延時(shí)單元和振蕩器的頻率差異完全由芯片的固有結(jié)構(gòu)差異和制造差異導(dǎo)致，因此即使使用精密的制造工藝也無法復(fù)制出相同的電路。由此可見，根據(jù)本發(fā)明的電路能夠滿足puf的基本要求。

本發(fā)明的優(yōu)點(diǎn)在于：傳統(tǒng)振蕩器累加和物理不可克隆函數(shù)的挑戰(zhàn)只用來選擇控制振蕩器頻率差值的取值，因此需要大量振蕩器來提升挑戰(zhàn)響應(yīng)空間。而本發(fā)明中的振蕩器累加和物理不可克隆函數(shù)的挑戰(zhàn)分為兩個(gè)部分，除了傳統(tǒng)方法中所需要的挑戰(zhàn)，還需要額外的挑戰(zhàn)比特位在單個(gè)振蕩器中選擇延時(shí)通路來控制該振蕩器的頻率。與傳統(tǒng)方案相比，本發(fā)明中的方案通過振蕩器中延時(shí)通路可配置的方法使得更多的選擇控制由挑戰(zhàn)來決定，只需要較少振蕩器就能實(shí)現(xiàn)相同的挑戰(zhàn)響應(yīng)空間。例如為了實(shí)現(xiàn)2⁶⁴的響應(yīng)空間，現(xiàn)有技術(shù)中的方案需要128個(gè)振蕩器，而通過在每個(gè)振蕩器中設(shè)置三級(jí)延時(shí)單元組，本發(fā)明中的方案只需要32個(gè)振蕩器就能實(shí)現(xiàn)相同的響應(yīng)空間。因此，本發(fā)明中的方案能夠在保證安全性并且不增加頻率測量時(shí)間的情況下大幅減小芯片面積和功耗開銷。

在根據(jù)本發(fā)明的一個(gè)優(yōu)選方案中規(guī)定，每個(gè)延時(shí)單元組di包含第一和第二延時(shí)單元di，0和di，1并且所述第一和第二延時(shí)單元di，0和di，1用一個(gè)多路選擇器來選擇控制，其中將挑戰(zhàn)的延時(shí)單元選擇位用作多路選擇器的選擇控制位，其中如果多路選擇器的選擇控制位輸入為0， 則選擇第一延時(shí)單元di，0，并且如果多路選擇器的選擇控制位輸入為1，則選擇第二延時(shí)單元di，1。通過優(yōu)選方案，可以以每兩個(gè)延時(shí)單元分別實(shí)現(xiàn)雙倍的響應(yīng)空間、即通過分別選擇每個(gè)延時(shí)單元組中的第一延時(shí)單元和第二延時(shí)單元來得到不同的響應(yīng)，由此以最少的延時(shí)器件得到最大化的響應(yīng)空間。

在根據(jù)本發(fā)明的一個(gè)擴(kuò)展方案中規(guī)定，每個(gè)延時(shí)單元組di包含第一多個(gè)延時(shí)單元和第二多個(gè)延時(shí)單元并且所述第一多個(gè)延時(shí)單元和第二多個(gè)延時(shí)單元用一個(gè)多路選擇器來選擇控制，其中將挑戰(zhàn)的延時(shí)單元選擇位用作多路選擇器的選擇控制位，其中如果多路選擇器的選擇控制位輸入為0，則選擇第一多個(gè)延時(shí)單元，并且如果多路選擇器的選擇控制位輸入為1，則選擇第二多個(gè)延時(shí)單元。與前述優(yōu)選方案不同，在該擴(kuò)展方案中，每個(gè)延時(shí)單元組包括第一多個(gè)延時(shí)單元和第二多個(gè)延時(shí)單元。通過這樣做，可以在不增加多路選擇器的情況下將盡可能多的延時(shí)單元納入延時(shí)通路中，從而使比較結(jié)果更充分地體現(xiàn)電路之間的差異性，從而增加安全性。在一個(gè)優(yōu)選的方案中，每個(gè)延時(shí)單元組包括第一兩個(gè)延時(shí)單元和第二兩個(gè)延時(shí)單元，但是延時(shí)單元的其它數(shù)目也是可以設(shè)想的。

在本發(fā)明的另一擴(kuò)展方案中規(guī)定，如果振蕩器頻率差值累加和大于等于一閾值，則使響應(yīng)為1并且如果振蕩器頻率差值累加和小于該閾值，則使響應(yīng)為0，或者如果振蕩器頻率差值累加和大于等于一閾值，則使響應(yīng)為0并且如果振蕩器頻率差值累加和小于該閾值，則使響應(yīng)為1。該閾值可以由廠家或用戶設(shè)定，且該閾值的優(yōu)選值為0。通過該可配置的閾值，可以實(shí)現(xiàn)認(rèn)證過程的附加的靈活性和安全性。

在本發(fā)明的一個(gè)優(yōu)選方案中規(guī)定，n為32，m為3。該通過該優(yōu)選方案，可以實(shí)現(xiàn)盡可能大的響應(yīng)空間與盡可能少的振蕩器和多路選擇器的折中，從而以合理成本實(shí)現(xiàn)較高的安全性。

在本發(fā)明的第二方面，前述任務(wù)通過一種運(yùn)行用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路的方法來解決，該電路包括n個(gè)延時(shí)通路可配置的振蕩器ro0，ro1，……ron-2，ron-1，其中n為偶數(shù)，并且所述振蕩器ro0，ro1，……ron-2，ron-1分別具有頻率f0，f1，……fn-2，fn-1，每個(gè)振蕩器ro0，ro1，……ron-2，ron-1包括m個(gè)延時(shí)單元組di，其中0≤i≤m-1，并且每個(gè)延時(shí)單元組di包括至少兩個(gè)延時(shí)單元，并且所有振蕩器 ro0，ro1，……ron-2，ron-1被分為n/2組，每組包含兩個(gè)振蕩器ro2j，ro2j+1，其中0≤j≤n/2-1，該方法包括如下步驟：

接收挑戰(zhàn)，其中所述挑戰(zhàn)包括延時(shí)單元選擇位c[0]，...c[m-1]，...c[(n/2-1)m]，...c[nm/2-1]和差值取值控制位d[0]，...d[n/2-1]；

根據(jù)挑戰(zhàn)的相應(yīng)延時(shí)單元選擇位c[0]，...c[m-1]，...c[(n/2-1)m]，...c[nm/2-1]來選擇每個(gè)振蕩器ro0，ro1，……ron-2，ron-1的每個(gè)延時(shí)單元組di的延時(shí)單元之一以形成延時(shí)通路，其中每組的兩個(gè)振蕩器ro2j，ro2j+1的對應(yīng)延時(shí)單元被分配相同的延時(shí)單元選擇位；

將每組的兩個(gè)振蕩器ro2j，ro2j+1的頻率f2j，f2j+1相減得到頻率差值δfj＝f2j-f2j+1，并且根據(jù)挑戰(zhàn)的相應(yīng)差值取值控制位d[0]，...d[n/2-1]對每組的兩個(gè)振蕩器ro2j，ro2j+1的頻率差值進(jìn)行取值控制，其中如果相應(yīng)差值取值控制位為1，則將δfj取反并且如果相應(yīng)差值取值控制位為0，則維持原值，或者如果相應(yīng)差值取值控制位為0，則將δfj取反并且如果相應(yīng)差值取值控制位為1，則維持原值；以及

將所有頻率差值δfj相加得到振蕩器頻率差值累加和，并且根據(jù)振蕩器頻率差值累加和得到1比特響應(yīng)。

通過本發(fā)明的方法，同樣可以實(shí)現(xiàn)前述優(yōu)點(diǎn)。

應(yīng)當(dāng)指出，本發(fā)明的技術(shù)方案不僅可以用于認(rèn)證或鑒權(quán)，而且可以應(yīng)用于其它應(yīng)用，例如密鑰生成、射頻識(shí)別等等。

附圖說明

下面參考附圖根據(jù)實(shí)施例進(jìn)一步闡述本發(fā)明。

圖1示出了根據(jù)本發(fā)明的用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路的電路原理圖；

圖2示出了振蕩器的單個(gè)延時(shí)單元組的示意圖；以及

圖3示出了根據(jù)本發(fā)明的運(yùn)行用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路的方法的流程圖。

具體實(shí)施方式

圖1示出了根據(jù)本發(fā)明的用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路100 的電路原理圖。在圖1中，電路100包括32個(gè)振蕩器ro0，……ro31，這些振蕩器被分為16組，每組兩個(gè)振蕩器ro2j，ro2j+1，其中0≤j≤15，每個(gè)振蕩器包括3個(gè)延時(shí)單元組di，其中0≤i≤2，并且每個(gè)延時(shí)單元組包括兩個(gè)延時(shí)單元、即第一延時(shí)單元和第二延時(shí)單元。但是應(yīng)當(dāng)理解，這僅僅是示例性的，而在其它實(shí)施例中，可以設(shè)置其它數(shù)目的振蕩器和延時(shí)單元組以及每個(gè)延時(shí)器組中的延時(shí)單元的數(shù)目，例如可以設(shè)置64個(gè)振蕩器，每個(gè)振蕩器包括6個(gè)延時(shí)單元組，并且每個(gè)延時(shí)單元組包括4個(gè)延時(shí)單元、即第一兩個(gè)延時(shí)單元和第二兩個(gè)延時(shí)單元。

挑戰(zhàn)c的長度為64位，對應(yīng)于1比特的響應(yīng)r，也就是說，將64位的挑戰(zhàn)輸入到本發(fā)明的電路中，可以得到1比特的輸出響應(yīng)。挑戰(zhàn)c被分為兩個(gè)部分、即48位的延時(shí)單元選擇位c[0]，...c[2]，...c[45]，...c[47]和16位的差值取值控制位d[0]，...d[15]，其中每一位的延時(shí)單元選擇位分別控制一組振蕩器中的兩個(gè)對應(yīng)的延時(shí)單元組的延時(shí)單元選擇，例如，延時(shí)單元選擇位c[0]控制振蕩器ro0中的延時(shí)單元組d0和振蕩器ro1中的延時(shí)單元d0的延時(shí)單元選擇，并且延時(shí)單元選擇位c[3]控制振蕩器ro2中的延時(shí)單元組d0和振蕩器ro3中的延時(shí)單元d0的延時(shí)單元選擇，并且以此類推；每一位的差值取值控制位控制每組兩個(gè)振蕩器的頻率差值的取值、即取正還是取反，例如差值取值控制位d[0]控制振蕩器ro0和ro1的頻率差值的取值，差值取值控制位d[1]控制振蕩器ro2和ro3的頻率差值的取值，并且以此類推。

根據(jù)本發(fā)明的電路100被配置為實(shí)現(xiàn)如下功能：

根據(jù)挑戰(zhàn)的相應(yīng)延時(shí)單元選擇位c[0]，...c[2]，...c[45]，...c[47]來選擇每個(gè)振蕩器ro0，ro1，……ro30，ro31的每個(gè)延時(shí)單元組di的延時(shí)單元之一以形成延時(shí)通路，其中每組的兩個(gè)振蕩器ro2j，ro2j+1的對應(yīng)延時(shí)單元被分配相同的延時(shí)單元選擇位；

將每組的兩個(gè)振蕩器ro2j，ro2j+1的頻率f2j，f2j+1相減得到頻率差值δfj＝f2j-f2j+1，并且根據(jù)挑戰(zhàn)的相應(yīng)差值取值控制位d[0]，...d[15]對每組的兩個(gè)振蕩器ro2j，ro2j+1的頻率差值進(jìn)行取值控制，其中如果相應(yīng)差值取值控制位為1，則將δfj取反并且如果相應(yīng)差值取值控制位為0，則維持原值，或者如果相應(yīng)差值取值控制位為0，則將δfj取反并且如果相應(yīng)差值取值控制位為1，則維持原值；以及

將所有頻率差值δfj相加得到振蕩器頻率差值累加和，并且根據(jù)振蕩器頻率差值累加和得到1比特響應(yīng)。例如，如果頻率差值大于等于閾值0，則輸出響應(yīng)1，否則輸出響應(yīng)0。但是這僅僅是示意性的，在其它實(shí)施例中，可以選擇其它閾值。

應(yīng)當(dāng)注意，該電路的上述功能可以通過硬件來實(shí)現(xiàn)。例如，延時(shí)單元的選擇可以使用多路選擇器來實(shí)現(xiàn)(具體選擇過程參見圖2)，差值的形成例如可以使用減法器或者、反相器和加法器來實(shí)現(xiàn)。但是，該電路的一部分功能也可以通過軟件來實(shí)現(xiàn)，例如在由硬件功能生成并測量得到各個(gè)振蕩器的頻率以后，可以將各個(gè)振蕩器的頻率用作數(shù)字輸入，并由軟件編程的處理器對這些數(shù)字輸入進(jìn)行減法、差值取值、累加和比較輸出操作。這樣的操作是可行的，因?yàn)樯刹y量頻率以后的諸如減法、差值取值、累加和比較輸出之類的操作并不涉及電路之間的個(gè)體差異，因此可以以軟件方式實(shí)現(xiàn)而不會(huì)影響安全性。

從上面可以看出，與傳統(tǒng)方法相比，本發(fā)明中的電路通過振蕩器中延時(shí)通路可配置的方式使得能夠通過挑戰(zhàn)實(shí)現(xiàn)更多的選擇控制，因此只需要較少振蕩器就能實(shí)現(xiàn)相同的挑戰(zhàn)響應(yīng)空間，因此能夠在保證安全性并且不增加頻率測量時(shí)間的情況下大幅減小芯片面積和功耗開銷。

圖2示出了振蕩器的單個(gè)延時(shí)單元組di的示意圖。在圖2中，延時(shí)單元組di包括兩個(gè)延時(shí)單元、即第一延時(shí)單元di，0和第二延時(shí)單元di，1。但是這僅僅是示例性的，在其它實(shí)施例中，延時(shí)單元組di可以包括其它數(shù)目的延時(shí)單元、例如四個(gè)延時(shí)單元、即第一兩個(gè)延時(shí)單元和第二兩個(gè)延時(shí)單元。在該實(shí)施例中，振蕩器為環(huán)形振蕩器，并且延時(shí)單元為具有一定延時(shí)的反相器，其中每個(gè)振蕩器具有奇數(shù)個(gè)反相器。在圖1中，輸入ln為環(huán)形振蕩器的反饋輸入、或者經(jīng)過一個(gè)或多個(gè)延時(shí)單元組的反饋輸入，選擇輸入sel為挑戰(zhàn)的延時(shí)單元選擇位，輸出out為經(jīng)過第一延時(shí)單元di，0或者第二延時(shí)單元di，1的反饋輸入。當(dāng)該延時(shí)單元選擇位為1時(shí)，多路選擇器例如選擇輸出經(jīng)過第一延時(shí)單元di，0的反饋輸出，而當(dāng)該延時(shí)單元選擇位為0時(shí)，多路選擇器例如選擇輸出經(jīng)過第二延時(shí)單元di，1的反饋輸出。

從圖2中可以看出，每個(gè)延時(shí)單元組都提供了兩種不同的輸出，這兩種不同的輸出進(jìn)而造成兩種不同的響應(yīng)，從而可以通過設(shè)置延時(shí) 單元組在不增加振蕩器數(shù)目的情況下實(shí)現(xiàn)更大的響應(yīng)空間。

圖3示出了根據(jù)本發(fā)明的運(yùn)行用于實(shí)現(xiàn)物理不可克隆函數(shù)的電路100的方法300的流程圖。應(yīng)當(dāng)指出，步驟310的虛線框表示該步驟是可選步驟。

在步驟302，接收挑戰(zhàn)，其中所述挑戰(zhàn)包括延時(shí)單元選擇位c[0]，...c[m-1]，...c[(n/2-1)m]，...c[nm/2-1]和差值取值控制位d[0]，...d[n/2-1]。

在步驟304，根據(jù)挑戰(zhàn)的相應(yīng)延時(shí)單元選擇位c[0]，...c[m-1]，...c[(n/2-1)m]，...c[nm/2-1]來選擇每個(gè)振蕩器ro0，ro1，……ron-2，ron-1的每個(gè)延時(shí)單元組di的延時(shí)單元之一以形成延時(shí)通路，其中每組的兩個(gè)振蕩器ro2j，ro2j+1的對應(yīng)延時(shí)單元被分配相同的延時(shí)單元選擇位。

在步驟306，將每組的兩個(gè)振蕩器ro2j，ro2j+1的頻率f2j，f2j+1相減得到頻率差值δfj＝f2j-f2j+1，并且根據(jù)挑戰(zhàn)的相應(yīng)差值取值控制位d[0]，...d[n/2-1]對每組的兩個(gè)振蕩器ro2j，ro2j+1的頻率差值進(jìn)行取值控制，其中如果相應(yīng)差值取值控制位為1，則將δfj取反并且如果相應(yīng)差值取值控制位為0，則維持原值，或者如果相應(yīng)差值取值控制位為0，則將δfj取反并且如果相應(yīng)差值取值控制位為1，則維持原值；

在步驟308，將所有頻率差值δfj相加得到振蕩器頻率差值累加和，并且根據(jù)振蕩器頻率差值累加和得到1比特響應(yīng)；以及

在可選的步驟310，根據(jù)所述1比特響應(yīng)輸出計(jì)算結(jié)果。

上述方法闡述了根據(jù)本發(fā)明的電路的運(yùn)行原理，但是應(yīng)當(dāng)指出，如上所述，該方法的步驟既可以全部用硬件來實(shí)現(xiàn)，也可以部分用硬件、部分用軟件來實(shí)現(xiàn)。本領(lǐng)域的技術(shù)人員能夠根據(jù)需要選擇合適的軟件/硬件實(shí)現(xiàn)方式。

雖然本發(fā)明的一些實(shí)施方式已經(jīng)在本申請文件中予以了描述，但是對本領(lǐng)域技術(shù)人員顯而易見的是，這些實(shí)施方式僅僅是作為示例示出的。本領(lǐng)域技術(shù)人員可以想到眾多的變型方案、替代方案和改進(jìn)方案而不超出本發(fā)明的范圍。所附權(quán)利要求書旨在限定本發(fā)明的范圍，并藉此涵蓋這些權(quán)利要求本身及其等同變換的范圍內(nèi)的方法和結(jié)構(gòu)。