本申請要求于2015年4月30日提交的美國實用申請第14/700,755號的優(yōu)先權，并且還要求于2014年5月7日提交的美國臨時申請第61/989,697號的權益。上面所引用的申請的整個公開內容通過引用并入本文。

技術領域

本公開涉及存儲器控制系統(tǒng)和方法，并且更具體地涉及用于降低包括存儲器的系統(tǒng)的功耗的系統(tǒng)和方法。

背景技術：

本文中所提供的背景技術描述是為了一般地呈現本公開的情景的目的。當前指定的發(fā)明人的工作、在該背景技術部分中描述的工作的程度以及在提交時可能不另外作為現有技術限定的描述的方面既不明確地也不隱含地被承認作為針對本公開的現有技術。

易失性存儲器和非易失性存儲器是兩種不同類型的存儲器。存儲在一些類型的易失性存儲器中的數據可能在存儲器斷電時丟失。然而，即使在存儲器斷電之后，存儲在非易失性存儲器中的數據也可以被保留。

各種類型的數據可以存儲在存儲器中。例如，數字信號處理器(DSP)對輸入數據執(zhí)行信號處理函數，并且將信號處理函數存儲在存儲器中。

技術實現要素：

數字信號處理(DSP)系統(tǒng)包括模數轉換器、程序隨機存取存儲器(PRAM)、N個開關設備和控制模塊。模數轉換器被配置成將模擬信號的樣本轉換為數字樣本。PRAM包括：N個PRAM塊，其中N是大于1的整數；以及用于存儲在N個PRAM塊中的M個數字信號處理函數的代碼，其中M是大于1的整數。N個開關設備被配置成分別將N個PRAM塊連接至電源和將N個PRAM塊與電源斷開?？刂颇K被配置成控制N個開關設備，并且對數字樣本執(zhí)行M個數字信號處理函數中的選定數字信號處理函數以產生輸出。

在其它特征中，DSP系統(tǒng)還包括寄存器，所述寄存器分別存儲是否執(zhí)行M個數字信號處理函數的M個指示符。控制模塊被配置成基于存儲在寄存器中的M個指示符來選擇和執(zhí)行M個數字信號處理函數中的選定數字信號處理函數。

在其它特征中，當寄存器中的M個指示符中的一個指示符指示M個數字信號處理函數中的一個數字信號處理函數的執(zhí)行被禁用時，控制模塊在數字樣本的開始和數字樣本的結束之間的時段期間，將存儲M個數字信號中的一個數字信號處理函數的N個PRAM塊中的一個PRAM塊與電源斷開。

在其它特征中，其中，控制模塊被配置成：選擇性地致動N個開關設備中的一個開關設備以將N個PRAM塊中的一個PRAM塊連接至電源；執(zhí)行存儲在N個PRAM塊中的所述一個PRAM塊中的M個數字信號處理函數中的一個數字信號處理函數的代碼的一部分；以及在執(zhí)行M個數字信號處理函數中的所述一個數字信號處理函數的代碼的該部分之后，致動N個開關設備中的所述一個開關設備以將N個PRAM塊中的所述一個PRAM塊與電源斷開連接。

在其它特征中，控制模塊被配置成：響應于確定M個信號處理函數中的一個信號處理函數待被執(zhí)行，致動N個開關設備中的一個開關設備以將N個PRAM塊中的一個PRAM塊連接至電源。

在其它特征中，控制模塊被配置成：在致動N個PRAM塊中的一個PRAM塊以將N個PRAM塊中的一個PRAM塊連接至電源之后的預先確定的時段，開始執(zhí)行用于存儲在N個PRAM塊中的一個PRAM塊的M個數字信號處理函數中的一個數字信號處理函數的代碼的一部分。

在其它特征中，DSP系統(tǒng)還包括計數器，所述計數器被配置成基于時鐘信號來遞增計數器值?？刂颇K被配置成基于計數器值來執(zhí)行代碼的行。

在其它特征中，控制模塊被配置成：在致動N個開關設備中的一個開關設備以將N個PRAM塊中的一個PRAM塊連接至電源之后的預先確定的時段，將計數器值選擇性地設置為與M個數字信號處理函數中的一個數字信號處理函數的第一行相對應的代碼的行號。

在其它特征中，控制模塊被配置成：在致動N個開關設備中的一個開關設備以將N個PRAM塊中的一個PRAM塊連接至電源之后的預先確定的時段內，維持計數器值。

在其它特征中，控制模塊被配置成：每當接收到數字樣本時，重置計數器值。

在其它特征中，一種用于減少數字信號處理(DSP)系統(tǒng)的功耗的方法，包括：將模擬信號的樣本轉換成數字樣本；并且分別使用N個開關設備來選擇性地將N個程序隨機存取存儲器(PRAM)塊連接至電源和將N個程序隨機存取存儲器(PRAM)塊與電源斷開連接。N是大于1的整數，用于M個數字信號處理函數的代碼存儲在N個PRAM塊中，并且M是大于1的整數。該方法還包括：控制N個開關設備，并且對數字樣本執(zhí)行M個數字信號處理函數中的選定數字信號處理函數以產生輸出。

在其它特征中，該方法還包括：在寄存器中存儲分別是否執(zhí)行M個數字信號處理函數的M個指示符；并且基于存儲在寄存器中的M個指示符來選擇和執(zhí)行M個數字信號處理函數中的選定數字信號處理函數。

在其它特征中，該方法還包括：當寄存器中的M個指示符中的一個指示符指示M個數字信號處理函數中的一個數字信號處理函數的執(zhí)行被禁用時，在數字樣本的開始和數字樣本的結束之間的時段期間，將存儲有M個數字信號處理函數中的一個數字信號處理函數的N個PRAM塊中的一個PRAM塊與電源斷開。

在其它特征中，該方法還包括：選擇性地致動N個開關設備中的一個開關設備以將N個PRAM塊中的一個PRAM塊連接至電源；執(zhí)行存儲在N個PRAM塊中的一個PRAM塊中的M個數字信號處理函數中的一個數字信號處理函數的代碼的一部分；并且在執(zhí)行M個數字信號處理函數中的一個數字信號處理函數的代碼的一部分之后，致動N個開關設備中的一個開關設備以將N個PRAM塊中的一個PRAM塊與電源斷開。

在其它特征中，該方法還包括：響應于確定M個信號處理函數中的一個信號處理函數待被執(zhí)行，致動N個開關設備中的一個開關設備以將N個PRAM塊中的一個PRAM塊連接至電源。

在其它特征中，該方法還包括：在致動N個開關設備中的一個開關設備以將PRAM塊中的一個PRAM塊連接至電源之后的預先確定的時段，開始執(zhí)行存儲在N個PRAM塊中的一個PRAM塊的M個數字信號處理函數中的一個數字信號處理函數的代碼的一部分。

在其它特征中，該方法還包括：基于時鐘信號來遞增計數器值；并且基于計數器值來執(zhí)行代碼的行。

在其它特征中，該方法還包括：在致動N個數字信號處理函數中的一個數字信號處理函數以將N個PRAM塊中的一個PRAM塊連接至電源之后的預先確定的時段，將計數器值選擇性地設置為與M個數字信號處理函數中的一個數字信號處理函數的第一行相對應的代碼的行號。

在其它特征中，該方法還包括：在致動N個開關設備中的一個開關設備以將N個PRAM塊中的一個PRAM塊連接至電源之后的預先確定的時段內，維持計數器值。

在其它特征中，該方法還包括：每當接收到數字樣本時，重置計數器值。

根據具體實施方式、權利要求和附圖，本公開的其它應用領域將變得清楚。具體實施方式和具體示例僅旨在用于說明的目的，并且不旨在限制本公開的范圍。

附圖說明

圖1是示例數字信號處理系統(tǒng)的功能框圖；

圖2包括用于包括多個信號處理函數的固件的示例數據結構；

圖3、圖4和圖5包括用于執(zhí)行信號處理函數的不同示例集合的示例時序圖；

圖6包括數字信號處理函數的功能框圖；

圖7包括用于包括多個信號處理函數的固件的示例數據結構；

圖8和圖9包括用于執(zhí)行信號處理函數的不同示例集合的示例時序圖；和

圖10包括描繪對存儲器塊通電和斷電的示例方法的流程圖。

在附圖中，附圖標記可以被再次用來標識相似和/或相同的元件。

具體實施方式

數字信號處理函數被應用于數字樣本以執(zhí)行數字信號處理(DSP)。信號處理函數可以存儲在存儲器中，并且作為計數器遞增而逐行執(zhí)行。是否執(zhí)行信號處理函數的選定信號處理函數可以由例如用戶或包括DSP系統(tǒng)的設備來設置。

然而，如果包括沒有待被執(zhí)行的信號處理函數的存儲器的部分被斷電，則可以降低功耗。附加地，可以通過在執(zhí)行相應部分內的一個或多個信號處理函數的時段之外斷電存儲器的部分來降低功耗。

根據本公開，存儲器被劃分為可以獨立地通電和斷電的多個存儲器塊。一個或多個信號處理函數存儲在每個存儲器塊中。不包括待被執(zhí)行的一個或多個信號處理函數的存儲器塊被斷電。對包括待被執(zhí)行的一個或多個信號處理函數的存儲器塊通電以執(zhí)行一個或多個信號處理函數，否則關斷電源。由此相對于通電整個存儲器而降低功耗。

圖1示出了數字信號處理(DSP)系統(tǒng)。模數轉換器(ADC)104將模擬輸入信號的樣本轉換成數字輸入樣本。控制模塊108對數字輸入樣本執(zhí)行一個或多個信號處理函數以產生輸出。數字信號處理函數在固件112中實現，該固件112存儲在程序隨機存取存儲器(PRAM)116中。

程序計數器(PC)120用于讀取PRAM 116。PC 120響應于時鐘信號(CLK)的每個循環(huán)而遞增1。時鐘信號的頻率大于ADC 104的采樣頻率。當接收到數字輸入樣本時，控制模塊108將PC 120重置為零?？刂颇K108確定PC 120的值，并且讀取并執(zhí)行固件112的對應行。以這種方式，控制模塊108讀取并執(zhí)行固件112，從而使用信號處理函數來處理數字輸入樣本，逐行直到到達固件112的結束為止。這是針對每個所接收的數字輸入樣本而執(zhí)行。

可以被執(zhí)行的多個可能的信號處理函數可以被存儲在固件112中。被執(zhí)行的所存儲的信號處理函數和未被執(zhí)行的所存儲的信號處理函數可以例如由用戶或包括數字信號處理系統(tǒng)的系統(tǒng)來設置。盡管提供并且討論了音頻數字信號處理的示例，但是本公開可以應用于其它類型的信號的數字信號處理。

處理控制寄存器124(諸如I-2-C(I2C)寄存器)指示是否執(zhí)行所存儲的信號處理函數。處理控制寄存器124可以被稱為音頻處理控制寄存器。下文闡述了說明包括在處理控制寄存器124中的數據的示例表格，其中，在固件112中存儲8個信號處理函數f1，g1，f2，g2，f3，g3，f4和g4：

處理控制寄存器124包括用于各個信號處理函數的指示符(例如，標志)。指示符分別指示信號處理函數分別是待被執(zhí)行(啟用)還是沒有待被執(zhí)行(禁用)。例如，處理控制寄存器124中的1'b1的指示符可以指示所關聯(lián)的信號處理函數待被執(zhí)行。另一指示符(諸如1'b0的指示符)可以指示所關聯(lián)的信號處理函數沒有待被執(zhí)行。

控制模塊108可以執(zhí)行指令/命令以確定處理控制寄存器124中的指示符的狀態(tài)。這種指令/命令的示例包括Stata cond()函數。在一個示例中，確定是否執(zhí)行所存儲的信號處理函數的指令可以存儲在緊接在該信號處理函數的代碼的第一行之前的行上。對于每個所存儲的信號處理函數，一個這種指令可以存儲在固件112中。

當指示符指示相應的信號處理函數待被執(zhí)行時，控制模塊108隨著PC 120遞增而執(zhí)行固件的對應的行。當指示符指示相應的信號處理函數沒有待被執(zhí)行時，控制模塊108執(zhí)行指令/命令以跳過用于該信號處理函數的固件112的行。更具體地，當信號處理函數沒有待被執(zhí)行時，控制模塊108將PC 120設置為待被執(zhí)行的信號處理函數中的下一個信號處理函數的第一行。以這種方式，將僅執(zhí)行所啟用的信號處理函數。

例如，當處理控制寄存器124[7：0]被設置為7'b01010101時，將僅執(zhí)行信號處理函數f1，f2，f3和f4，并且信號處理函數g1，g2，g3和g4不會被執(zhí)行。圖2包括用于固件的示例數據結構的圖示，該固件包括八個信號處理函數f1-f4和g1-g4以及檢查處理控制寄存器124以確定是否執(zhí)行信號處理函數的相應命令。

僅作為示例，信號處理函數將被討論為按照以下順序執(zhí)行：f1，f2，f3，f4，g1，g2，g3和g4。檢查處理控制寄存器124以確定是否執(zhí)行各個信號處理函數的命令緊接在信號處理函數之前被存儲。例如，檢查處理控制寄存器124以確定是否執(zhí)行信號處理函數f1的命令被存儲在緊接在用于信號處理函數f1的代碼的第一行(行1)之前的行零(0)處。用于信號處理函數f1的代碼占據行1至C1-1。檢查處理控制寄存器124以確定是否執(zhí)行信號處理函數f2的命令緊接在用于信號處理函數f2的代碼之前被存儲在行C2處。用于信號處理函數f2的代碼占據行C2+1至C3-1。檢查處理控制寄存器124以確定是否執(zhí)行信號處理函數g2的命令被存儲在行C3處，等等。

圖3包括用于其中執(zhí)行信號處理函數f1-f4并且不執(zhí)行信號處理函數g1-g4的示例的時序圖。如圖3所示，當接收到數字樣本X[n]時，控制模塊108將PC 120重置為0。當PC 120等于0時，控制模塊108讀取行0，從而檢查處理控制寄存器124以確定是否執(zhí)行信號處理函數f1。當信號處理函數f1的指示符指示應當執(zhí)行信號處理函數f1時，當PC 120處于1時，控制模塊108執(zhí)行信號處理函數f1的第一行?？刂颇K108隨著PC 120遞增而繼續(xù)逐行執(zhí)行信號處理函數f1。

檢查處理控制寄存器124以確定是否執(zhí)行信號處理函數g1的指令存儲在固件112的行C1上。在該示例中，信號處理函數g1沒有待被執(zhí)行。

當信號處理函數沒有待被執(zhí)行時，控制模塊108確定待被執(zhí)行的下一個信號處理函數?？刂颇K108然后將PC 120設置為用于信號處理函數中的一個信號處理函數的固件112的第一行。

控制模塊108通過執(zhí)行檢查處理控制寄存器124以確定是否執(zhí)行所關聯(lián)的信號處理函數的指令來確定待被執(zhí)行的信號處理函數中的下一個信號處理函數。更具體地，按照順序執(zhí)行存儲在行C0，C1，C2，C3，C4，C5，C6，C7和C8上的指令以確定是否相應的信號處理函數待被執(zhí)行。例如，即使信號處理函數g1沒有待被執(zhí)行(如處理控制寄存器124中所指示的)，也執(zhí)行行C1以查看用于信號處理函數g1的指示符的處理控制寄存器124。在圖3的示例中，對于樣本x[n]，在檢查信號處理函數g1是否經由執(zhí)行行C1待被執(zhí)行(并且確定g1沒有被執(zhí)行)之后，控制模塊108接下來執(zhí)行行C2，其檢查信號處理函數f1是否經由處理控制寄存器124中的信號處理函數f1的指示符來執(zhí)行。一般來說，當信號處理函數沒有待被執(zhí)行時，控制模塊108將PC 120更新為其中存儲檢查處理控制寄存器124的指令的行中的下一行。當信號處理函數待被執(zhí)行時，控制模塊108隨著PC120遞增而執(zhí)行信號處理函數。

在圖3的示例中，信號處理函數f2是待被執(zhí)行的信號處理函數中的下一信號處理函數。然后，隨著PC 120遞增，逐行執(zhí)行信號處理函數f2。

檢查處理控制寄存器124是否執(zhí)行信號處理函數g2的指令存儲在固件112的行C3上。在該示例中，信號處理函數g2也沒有待被執(zhí)行。因此，控制模塊108將PC 120更新為行C4以檢查信號處理函數f3是否待被執(zhí)行。在該示例中，信號處理函數f3待被執(zhí)行。因此，控制模塊108隨著PC 120遞增而逐行執(zhí)行信號處理函數f3。

該過程繼續(xù)，直到到達固件112的結束為止，此時，控制模塊108將已經對數字輸入樣本X[n]執(zhí)行了信號處理函數中的所啟用的信號處理函數，跳過了信號處理函數中的所禁用的信號處理函數，并且生成對應的輸出。當接收到下一個數字輸入樣本X[n+1]時，固件112的執(zhí)行將重新開始。圖4包括其中執(zhí)行信號處理函數f1，g1和f2并且不執(zhí)行信號處理函數g2，f3，g3，f4和g4的時序圖。

如果整個PRAM 116在PC 120正在計數的整個時間內通電，則可能不必要地消耗功率。例如，如果PRAM 116在當PC 120在少于所有信號處理函數將被執(zhí)行時運行時的整個時間內通電，則可能發(fā)生不必要的功耗。還有，當在任何給定時間只執(zhí)行信號處理函數中的一個信號處理函數時，由于固件112的逐行執(zhí)行，所以可能消耗不必要的功率以供電未被使用的PRAM 116的部分。

圖5包括其中執(zhí)行信號處理函數f1，g1和f2并且不執(zhí)行信號處理函數g2，f3，g3，f4和g4的示例的時序圖。在時間t1和t2之間，僅使用與信號處理函數f1相關聯(lián)的固件112的部分。如果未被使用的PRAM 116的其它部分在時間t1和t2之間斷電，則可以降低功耗。附加地，待被執(zhí)行的所有信號處理函數在時間t1和t3之間執(zhí)行。通過斷電存儲器直到接收到下一個數字輸入樣本為止，可以降低功耗。

圖6包括數字信號處理系統(tǒng)的另一功能框圖。PRAM 116被劃分為多個單獨供電的存儲器塊，諸如存儲器塊204，208，212，216和220。存儲器塊還可以被稱為存儲器島。盡管提供并且將描述包括五個存儲器塊的PRAM 116的示例，但是PRAM 116可以包括兩個或更多個存儲器塊。存儲器塊204，208，212，216和220可以是相同(存儲)大小，或者可以具有不同的大小。

信號處理函數被分類，并且一個或多個類別的信號處理函數可以被存儲在每個存儲器塊中。大于存儲器塊的大小的信號處理函數可以被存儲在兩個或更多個不同的存儲器塊中。一個類別包括應該總是被執(zhí)行的強制信號處理函數。其它信號處理函數是可以執(zhí)行或可以不被執(zhí)行的可選信號處理函數?？蛇x信號處理函數被一起分類并且存儲在一個或多個存儲器塊中?？蛇x信號處理函數包括可以獨立于所有其它信號處理函數和可選信號處理函數執(zhí)行的可選信號處理函數，其當被執(zhí)行時，用一個或多個其它可選信號處理函數來執(zhí)行。

開關設備224，228，232，236和240分別控制存儲器塊204，208，212，216和220連接至電源和控制存儲器塊204，208，212，216和220與電源斷開。以這種方式，存儲器塊204，208，212，216和220可以獨立于存儲器塊204，208，212，216和220中的每一個而被通電或斷電。盡管開關設備224，228，232，236和240被示出為在PRAM116外部，但是開關設備224，228，232，236和240可以在PRAM 116內實現?？刂颇K108控制開關設備224，228，232，236，232，236和240以分別控制供電存儲器塊204，208，212，216和220。

存儲器塊204，208，212，216和220中的每一個存儲器塊具有保留能力。因此，當斷電時，存儲器塊204，208，212，216和220保持其內容?？刂颇K108僅當在存儲器塊204，208，212，216和220內存儲的信號處理函數正在被執(zhí)行時或在緊接在執(zhí)行之前的時間段內通電該存儲器塊204，208，212，216和220。默認地，所有存儲器塊204，208，212，216和220可以被斷電。

下面將根據執(zhí)行上文所提供的信號處理函數的示例順序(即f1，g1，f2，g2，f3，g3，f4和g4)來描述?？梢源鎯碳?，使得以以下示例順序(存儲器塊204、存儲器塊208、存儲器塊212、存儲器塊216、然后存儲器塊220)來尋址存儲器塊204，208，212，216和220。

固件112的不同部分是所存儲的存儲器塊204，208，212，216和220。例如，固件部分244，248，252，256和260在圖6中圖示。一個或多個強制信號處理函數首先存儲在固件112中，諸如從第0行開始，其以上文所提供的示例順序在存儲器塊204中。在圖6的示例中，信號處理函數f1和g1是強制信號處理函數，并且存儲在存儲器塊204中的固件部分244中。

信號處理函數f2存儲在存儲器塊208中的固件部分248中。信號處理函數g2，f3和g3是在被啟用時一起執(zhí)行的可選信號處理函數，并且存儲在存儲器塊212中的固件部分252中。信號處理函數f4和g4是可以在被啟用時被獨立地執(zhí)行的可選信號處理函數，并且分別存儲在存儲器塊216和220中的固件部分256和260中。

當接收到數字輸入樣本時，控制模塊108供電其中存儲與第零行相對應的信號處理函數的存儲器塊。在圖6的示例中，當接收到數字輸入樣本時，控制模塊108通電其中存儲強制信號處理函數f1和g1的存儲器塊204。然后，如上文所描述的，隨著PC 120遞增，控制模塊108逐行執(zhí)行包括強制信號處理函數f1和g1的固件部分244。

固件部分中的每個固件部分包括檢查處理控制寄存器124以確定待被執(zhí)行的信號處理函數中的下一個信號處理函數的指令。這些指令/命令在固件部分的相應最后一行中。例如，這些指令/命令在圖6中分別由存儲器塊204，208，212，216和220中的段264，268，272，276和280圖示。

段中的每個段還包括可以執(zhí)行存儲在其中的固件之前供電稍后存儲器塊所需的時段的指示符。例如，段264包括分別在可以執(zhí)行固件部分248，252，256和260之前通電存儲器塊208，212，216和220所需的時段的指示符。段268包括分別在可以執(zhí)行固件部分252，256和260之前通電存儲器塊212，216和220所需的時段的指示符。這些段可以包括例如與各個時段相對應的緩沖循環(huán)固件行的數目。

用于在可以執(zhí)行存儲器塊的內容之前被通電的存儲器塊的時段可以被稱為該存儲器塊的喚醒時段。存儲器塊的喚醒時段可以相同或不同。喚醒時段可以不同，例如，當使用不同大小的存儲器塊時。

控制模塊108將PC 120設置為待被執(zhí)行的信號處理函數中的下一個信號處理函數的第一行，通電其中存儲該信號處理函數的存儲器塊208，212，216和220中的一個存儲器塊，并且將PC 120保持在該存儲器塊的喚醒時段內的該值。維持PC 120可以意味著保持PC 120的值并且停止PC 120遞增?？刂颇K108通過閉合與該存儲器塊相關聯(lián)的開關設備來通電存儲器塊?？刂颇K108在下一個存儲器塊的喚醒時段已經過去之后斷電先前通電的存儲器塊。

圖7包括用于固件的示例數據結構的圖示，該固件包括如上文對于圖6的示例所述的八個信號處理函數f1-f4和g1-g4。如上文所描述的，檢查處理控制寄存器124以確定哪些信號處理函數待被執(zhí)行的命令被包括在每個固件部分的末尾處。

圖8包括圖示對于其中執(zhí)行信號處理函數f1，g1和f2并且不執(zhí)行信號處理函數g2，f3，g3，f4和g4的示例情況圖6的示例的操作的時序圖。圖8還指示固件部分的每個固件部分的可用性/功率狀態(tài)。例如，圖8中的FW1功率指示存儲器塊204是否已經至少在其喚醒時段內通電，使得固件部分244可以被執(zhí)行(ON)或不被執(zhí)行(OFF)。圖8中的FW2功率指示存儲器塊208是否已經至少在其喚醒時段內被通電，使得固件部分248可以被執(zhí)行(ON)或不被執(zhí)行(OFF)，等等。

在時間t1接收數字輸入樣本x[n]，并且控制模塊108將PC 120重置為零。存儲器塊204包括將在該示例中待被執(zhí)行的強制信號處理函數f1和g1。因此，存儲器塊204在時間t1被通電，如由圖8中的為ON的FW1功率所指示的。所有其它存儲器塊都被斷電以最小化功耗。

信號處理函數f1占用固件行0至C1，并且信號處理函數g1占據固件行C1+1至C2-1。存儲器塊204的檢查處理控制寄存器124以確定待被執(zhí)行的下一個信號處理函數的命令占用固件行C2。由于在該示例中信號處理函數f1和g1待被執(zhí)行，所以控制模塊108隨著PC 120遞增而逐行執(zhí)行行0至C2。

在行C2處，控制模塊108檢查處理控制寄存器124以確定待被執(zhí)行的下一個信號處理函數。在該示例中，接下來信號處理函數f2待被執(zhí)行。由于信號處理函數f2存儲在存儲器塊208中，所以控制模塊108在時間t2經由閉合開關設備228來通電存儲器塊208。存儲器塊208的喚醒時段與時間t2和時間t3之間的時段相對應。當可以執(zhí)行存儲器塊208內的固件時，控制模塊108將PC 120維持在C2處，直到時間t3為止。

在時間t3，存儲器塊208已經在其喚醒時段(如圖8中由在時間t3從OFF轉換到ON的FW2功率所指示的)內通電，因此可以執(zhí)行固件部分248?？刂颇K108在時間t3斷電存儲器塊204，并且所有其它存儲器塊保持斷電。

信號處理函數f2占據固件行C2+1至C3-1。存儲器塊208的檢查處理控制寄存器124以確定待被執(zhí)行的下一個信號處理函數的命令占據固件行C3。隨著PC 120遞增，控制模塊108逐行執(zhí)行行C2+1至C3。

在行C3，控制模塊108再次檢查處理控制寄存器124以確定待被執(zhí)行的下一個信號處理函數。在該示例中，不對數字輸入樣本x[n]執(zhí)行其它信號處理函數。如此，控制模塊108確定待被執(zhí)行的下一個信號處理函數是存儲在存儲器塊204中的信號處理函數f1。因此，控制模塊108在時間t4斷電存儲器塊208?？刂颇K108通過打開開關設備228來斷電存儲器塊208。

控制模塊108維持所有存儲器塊204，208，212，216和220斷電直到時間t5為止。在時間t6接收下一個數字輸入樣本x[n+1]。時間t5和t6之間的時段與其中存儲待被執(zhí)行的下一個信號處理函數(f1)的存儲器塊204的喚醒時段相對應。由于待被執(zhí)行的下一個信號處理函數被存儲在存儲器塊204中，所以控制模塊108通過在時間t5閉合開關設備224來通電存儲器塊204。因此，存儲器塊204在時間t6已經在其喚醒時間段內通電，并且待被執(zhí)行的下一個信號處理函數(即，在這種情況下，下一個數字輸入樣本x[n+1]上的信號處理函數f1)可以在時間t6開始執(zhí)行。該過程對于每個數字輸入樣本繼續(xù)，除非諸如由用戶調整處理控制寄存器124。

圖9包括用于其中執(zhí)行信號處理函數f1，g1，f2和f4并且不執(zhí)行信號處理函數g2，f3，g3和g4的示例情況的時序圖。在時間t1接收數字輸入樣本x[n]，因此控制模塊108將PC 120重置為0。如上文結合圖8的示例所描述的，行0至C3被執(zhí)行。

在行C3，控制模塊108檢查處理控制寄存器124以確定待被執(zhí)行的下一個信號處理函數。在該示例中，信號處理函數f4是在數字輸入樣本x[n]上待被執(zhí)行的下一個函數。由于信號處理函數f4被存儲在存儲器塊216中，所以控制模塊108在時間t4經由閉合開關設備236來通電存儲器塊216。存儲器塊216的喚醒時段與時間t4和時間t5之間的時段相對應。當可以執(zhí)行存儲器塊216內的固件時，控制模塊108將PC 120維持在C3處，直到時間t5為止。

在時間t5，存儲器塊216已經在喚醒時段內通電(如圖9中由在時間t5從OFF轉換到ON的FW4功率所指示的)，因此可以執(zhí)行固件部分256?？刂颇K108在時間t5斷電存儲器塊204，并且所有其它存儲器塊保持斷電。

信號處理函數f4占據固件行C6+1至C7-1。存儲器塊216的檢查處理控制寄存器124以確定待被執(zhí)行的下一個信號處理函數的命令占據固件行C7。隨著PC 120遞增，控制模塊108逐行執(zhí)行行C6+1至C7。

在行C7處，控制模塊108再次檢查處理控制寄存器124以確定待被執(zhí)行的下一個信號處理函數。在該示例中，不對數字輸入樣本x[n]執(zhí)行其它信號處理函數。因此，控制模塊108確定待被執(zhí)行的下一個信號處理函數是存儲在存儲器塊204中的下一個數字輸入樣本x[n+1]上的信號處理函數f1。因此，控制模塊108在行C7處斷電存儲器塊216。控制模塊108通過打開開關設備236來斷電存儲器塊216。

控制模塊108維持所有存儲器塊204，208，212，216和220斷電直到時間t6為止。在時間t7接收到下一數字輸入樣本x[n+1]。時間t6和t7之間的時段與其中存儲待被執(zhí)行的下一個信號處理函數的存儲器塊204的喚醒時段相對應。由于待被執(zhí)行的下一個信號處理函數被存儲在存儲器塊204中，所以控制模塊108通過在時間t6閉合開關設備224來通電存儲器塊204。因此，在時間t7處，存儲器塊204已經在其喚醒時段內通電，并且可以在時間t7開始執(zhí)行待被執(zhí)行的下一個信號處理函數(即，該示例中的信號處理函數f1)。該過程對于每個數字輸入樣本繼續(xù)，除非諸如由用戶調整處理控制寄存器124。

圖10是包括通電和斷電存儲器塊的示例方法的流程圖?？刂崎_始于304，其中，控制模塊108通電其中存儲每個所接收的數字樣本的要被執(zhí)行的第一信號處理函數的第一存儲器塊。例如，控制模塊108在圖6的示例中通電存儲器塊204。在304，所有其它存儲器塊可以保持斷電。例如，當PC 120達到預先確定的值時，控制模塊108可以通電第一存儲器塊。PC 120等于預先確定的值時的時間與接收到下一數字輸入樣本時的時間之間的時段可以大于或等于第一存儲器塊的喚醒時段。

在312處，當接收到數字輸入樣本時，控制模塊108將PC 120設置為等于零并且允許PC 120遞增。PC 120基于時鐘信號而遞增。在316處，隨著PC 120遞增，控制模塊108逐行執(zhí)行存儲在第一存儲器塊中的一個或多個信號處理函數。在320處，控制模塊108確定對于數字輸入樣本(在308處接收的)而言是否仍然要執(zhí)行一個或多個信號處理函數。控制模塊108確定是否仍然要使用處理控制寄存器124來執(zhí)行一個或多個信號處理函數。如果320為真，則控制以324繼續(xù)。如果320為假，則控制可以結束。盡管圖10被示為結束，但是控制對于下一個數字輸入樣本可以返回到304。

控制模塊108在324處確定要使用處理控制寄存器124執(zhí)行的下一信號處理函數。在328處，控制模塊108通電其中存儲了信號處理函數的存儲器塊。然而，由于該存儲器塊先前被斷電，所以在執(zhí)行下一個信號處理函數之前，該存儲器塊在喚醒時段內通電?？刂颇K108在328處維持PC 120。

在332，當喚醒時段已經過去時，控制模塊108將PC 120設置為與待被執(zhí)行的下一個信號處理函數的第一行相對應的值?？刂颇K108還允許PC 120在332處遞增并且斷電被通電的最后一個存儲器塊。例如，第一次遇到332時，控制模塊108斷電第一存儲器塊。在336處，控制模塊108根據PC 120逐行執(zhí)行下一個信號處理函數。然后，控制可以返回到320。僅在需要時通電存儲器塊以執(zhí)行其中存儲的信號處理函數會降低功耗。

前面的描述本質上僅僅是說明性的，并且絕不旨在限制本公開、其應用或用途。本公開的廣泛教導可以以多種形式實現。因此，盡管本公開包括特定示例，但是因為在研究附圖、說明書和所附權利要求時，其它修改將變得清楚，所以本公開的真實范圍不應當如此限制。如本文中所使用的，短語A，B和C中的至少一個應當被解釋為意味著使用非排他性邏輯OR的邏輯(A或B或C)，并且不應被解釋為意味著“A中的至少一個、B中的至少一個，和C中的至少一個“。應當理解，在不更改本公開的原理的情況下，方法內的一個或多個步驟可以以不同的順序(或并行地)執(zhí)行。

在本申請中，包括下文的定義，術語“模塊”或術語“控制器”可以用術語“電路”代替。術語“模塊”可以是指是其一部分或包括：專用集成電路(ASIC)；數字、模擬或混合模擬/數字分立電路；數字、模擬或混合模擬/數字集成電路；組合邏輯電路；現場可編程門陣列(FPGA)；執(zhí)行代碼的處理器電路(共享、專用，或組)；存儲由處理器電路執(zhí)行的代碼的存儲器電路(共享、專用，或組)提供所描述的功能性的其它合適的硬件部件；或者上文的一些或全部的組合(諸如在片上系統(tǒng)中)。

模塊可以包括一個或多個接口電路。在一些示例中，接口電路可以包括連接至局域網(LAN)、因特網、廣域網(WAN)或其組合的有線或無線接口。本公開的任何給定模塊的功能性可以分布在經由接口電路連接的多個模塊中。例如，多個模塊可以允許負載平衡。在另一示例中，服務器(還被稱為遠程或云)模塊可以代表客戶端模塊來實現一些功能性。

如上文所使用的術語代碼可以包括軟件、固件和/或微代碼，并且可以是指程序、例程、函數、類、數據結構和/或對象。術語共享處理器電路包括執(zhí)行來自多個模塊的一些代碼或所有代碼的單個處理器電路。術語組處理器電路涵蓋處理器電路，其與附加處理器電路組合執(zhí)行來自一個或多個模塊的一些或全部代碼。對多個處理器電路的引用涵蓋分立管芯上的多個處理器電路、單個管芯上的多個處理器電路、單個處理器電路的多個核、單個處理器電路的多個線程，或上述的組合。術語共享存儲器電路涵蓋存儲來自多個模塊的一些代碼或所有代碼的單個存儲器電路。術語組存儲器電路涵蓋與附加存儲器組合存儲來自一個或多個模塊的一些代碼或全部代碼的存儲器電路。

術語存儲器電路是術語計算機可讀介質的子集。如本文中所使用的術語計算機可讀介質不涵蓋通過介質(諸如在載波上)傳播的暫態(tài)的電信號或電磁信號；術語計算機可讀介質因此可以被認為是有形的和非暫態(tài)的。非暫態(tài)有形計算機可讀介質的非限制性示例是非易失性存儲器電路(諸如閃存存儲器電路、可擦除可編程只讀存儲器電路，或掩模只讀存儲器電路)、易失性存儲器電路(諸如靜態(tài)隨機存取存儲器電路，或動態(tài)隨機存取存儲器電路)、磁存儲介質(諸如模擬或數字磁帶或硬盤驅動器)和光學存儲介質(諸如CD、DVD或藍光光盤)。

在本申請中描述的裝置和方法可以部分地或完全地由通過配置通用計算機來執(zhí)行在計算機程序中體現的一個或多個特定函數而創(chuàng)建的專用計算機來實現。上文所描述的功能塊、流程圖部件和其它元件用作軟件規(guī)范，其可以通過熟練的技術人員或程序員的例行工作轉換成計算機程序。

計算機程序包括存儲在至少一個非暫態(tài)有形計算機可讀介質上的處理器可執(zhí)行指令。計算機程序還可以包括或依賴于所存儲的數據。計算機程序可以包括與專用計算機的硬件交互的基本輸入/輸出系統(tǒng)(BIOS)、與專用計算機的特定設備交互的設備驅動程序、一個或多個操作系統(tǒng)、用戶應用程序、背景服務、背景應用程序等。

計算機程序可以包括(i)待被解析的描述性文本，諸如HTML(超文本標記語言)或XML(可擴展標記語言)；(ii)匯編代碼；(iii)通過編譯器由源代碼生成的目標代碼；(iv)用于由解釋器執(zhí)行的源代碼；(v)用于由即時編譯器編譯和執(zhí)行的源代碼等。僅作為示例，源代碼可以使用來自包括C、C++、C#、Objective C、Haskell、Go、SQL、R、Lisp、Fortran、Perl、Pascal、Curl、OCaml、HTML5、Ada、ASP(活動服務器頁)、PHP、Scala、Smalltalk、Erlang、Ruby、Lua和的語言的語法來編寫。

權利要求中所記載的元素都不旨在是35U.S.C.§112(f)的意義內的裝置加功能元件，除非使用短語“用于...的裝置”或在使用短語“用于......操作”或“用于......的步驟”的方法權利要求的情況下明確地陳述了要素。