1.一種用于電力高效地處理傳感器數(shù)據(jù)的方法，其包括：
由通用處理器配置傳感器融合引擎和外圍控制器；
將所述通用處理器置于低電力睡眠模式中；
以所述外圍控制器從傳感器讀取數(shù)據(jù)且將所述數(shù)據(jù)存儲(chǔ)到伴隨存儲(chǔ)器中；
以所述傳感器融合引擎處理所述伴隨存儲(chǔ)器中的所述數(shù)據(jù)；以及
從所述低電力睡眠模式喚醒所述通用處理器。
2.根據(jù)權(quán)利要求1所述的方法，其中所述傳感器融合引擎包括用于傳感器數(shù)據(jù)相關(guān)算法的一或多個(gè)硬件宏。
3.根據(jù)權(quán)利要求2所述的方法，其中所述傳感器數(shù)據(jù)相關(guān)算法包括傳感器融合算法。
4.根據(jù)權(quán)利要求2所述的方法，其中配置所述傳感器融合引擎包括配置所述傳感器融合引擎而以所述一或多個(gè)硬件宏中的一者執(zhí)行傳感器數(shù)據(jù)相關(guān)算法。
5.根據(jù)權(quán)利要求1所述的方法，其中在輪詢模式或中斷模式中從所述傳感器讀取所述數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的方法，其中所述伴隨存儲(chǔ)器為近似幾十千字節(jié)的大小。
7.根據(jù)權(quán)利要求1所述的方法，其中以所述外圍控制器從所述傳感器的所述數(shù)據(jù)的所述讀取是通過(guò)始終接通子系統(tǒng)AOSS來(lái)協(xié)調(diào)。
8.根據(jù)權(quán)利要求1所述的方法，其中所述通用處理器、所述傳感器融合引擎、所述伴隨存儲(chǔ)器以及所述外圍控制器位于芯片上系統(tǒng)SoC的低電力島狀物內(nèi)。
9.根據(jù)權(quán)利要求1所述的方法，其中所述傳感器融合引擎是始終接通子系統(tǒng)AOSS的部分。
10.一種芯片上系統(tǒng)SoC，其包括：
通用處理器；
傳感器融合引擎，其包括用于傳感器數(shù)據(jù)相關(guān)算法的一或多個(gè)硬件宏；
伴隨存儲(chǔ)器；以及
外圍控制器。
11.根據(jù)權(quán)利要求10所述的芯片上系統(tǒng)SoC，其中
所述通用處理器經(jīng)配置以提供所述傳感器融合引擎和所述外圍控制器的配置，
所述通用處理器經(jīng)配置以進(jìn)入低電力睡眠模式，
所述外圍控制器經(jīng)配置以從傳感器讀取數(shù)據(jù)且將所述數(shù)據(jù)存儲(chǔ)到所述伴隨存儲(chǔ)器中，且
所述通用處理器經(jīng)配置以從所述低電力睡眠模式喚醒。
12.根據(jù)權(quán)利要求10所述的芯片上系統(tǒng)SoC，其中所述傳感器融合引擎經(jīng)配置以充當(dāng)所述通用處理器的數(shù)學(xué)協(xié)處理器。
13.根據(jù)權(quán)利要求10所述的芯片上系統(tǒng)SoC，其中所述傳感器數(shù)據(jù)相關(guān)算法包括傳感器融合算法。
14.根據(jù)權(quán)利要求11所述的芯片上系統(tǒng)SoC，其中所述通用處理器經(jīng)配置以通過(guò)致使所述傳感器融合引擎以所述一或多個(gè)硬件宏中的一者執(zhí)行傳感器數(shù)據(jù)相關(guān)算法而提供所述傳感器融合引擎的配置。
15.根據(jù)權(quán)利要求11所述的芯片上系統(tǒng)SoC，其中在輪詢模式或中斷模式中從所述傳感器讀取所述數(shù)據(jù)。
16.根據(jù)權(quán)利要求10所述的芯片上系統(tǒng)SoC，其中所述伴隨存儲(chǔ)器為近似幾十千字節(jié)的大小。
17.根據(jù)權(quán)利要求11所述的芯片上系統(tǒng)SoC，其中以所述外圍控制器從所述傳感器的所述數(shù)據(jù)的所述讀取是通過(guò)始終接通子系統(tǒng)AOSS來(lái)協(xié)調(diào)。
18.根據(jù)權(quán)利要求10所述的芯片上系統(tǒng)SoC，其中所述通用處理器、所述傳感器融合引擎、所述伴隨存儲(chǔ)器以及所述外圍控制器位于所述芯片上系統(tǒng)SoC的低電力島狀物內(nèi)。
19.根據(jù)權(quán)利要求10所述的芯片上系統(tǒng)SoC，其中所述傳感器融合引擎是始終接通子系統(tǒng)AOSS的部分。
20.一種包含代碼的非暫時(shí)性計(jì)算機(jī)可讀媒體，所述代碼在由處理器執(zhí)行時(shí)致使所述處理器：
以通用處理器配置傳感器融合引擎和外圍控制器，
將所述通用處理器置于低電力睡眠模式中，
以所述外圍控制器從傳感器讀取數(shù)據(jù)且將所述數(shù)據(jù)存儲(chǔ)到伴隨存儲(chǔ)器中，
以所述傳感器融合引擎處理所述伴隨存儲(chǔ)器中的所述數(shù)據(jù)，以及
從所述低電力睡眠模式喚醒所述通用處理器。
21.根據(jù)權(quán)利要求20所述的非暫時(shí)性計(jì)算機(jī)可讀媒體，其中所述傳感器融合引擎包括用于傳感器數(shù)據(jù)相關(guān)算法的一或多個(gè)硬件宏。
22.根據(jù)權(quán)利要求21所述的非暫時(shí)性計(jì)算機(jī)可讀媒體，其中用于配置所述傳感器融合引擎的代碼包括用于配置所述傳感器融合引擎而以所述一或多個(gè)硬件宏中的一者執(zhí)行傳感器數(shù)據(jù)相關(guān)算法的代碼。
23.根據(jù)權(quán)利要求20所述的非暫時(shí)性計(jì)算機(jī)可讀媒體，其中在輪詢模式或中斷模式中從所述傳感器讀取所述數(shù)據(jù)。
24.根據(jù)權(quán)利要求20所述的非暫時(shí)性計(jì)算機(jī)可讀媒體，其中以所述外圍控制器從所述傳感器的所述數(shù)據(jù)的所述讀取是通過(guò)始終接通子系統(tǒng)AOSS來(lái)協(xié)調(diào)。
25.一種用于電力高效地處理傳感器數(shù)據(jù)的設(shè)備，其包括：
用于處理數(shù)據(jù)的裝置；
用于融合傳感器數(shù)據(jù)的裝置，其包含用于執(zhí)行傳感器數(shù)據(jù)相關(guān)算法的裝置；
用于存儲(chǔ)數(shù)據(jù)的裝置；以及
用于控制外圍組件的裝置，
其中所述用于處理數(shù)據(jù)的裝置經(jīng)配置以提供所述用于融合傳感器數(shù)據(jù)的裝置和用于控制外圍組件的裝置的配置，
所述用于處理數(shù)據(jù)的裝置經(jīng)配置以進(jìn)入低電力睡眠模式，
所述用于控制外圍組件的裝置經(jīng)配置以從傳感器讀取數(shù)據(jù)且將所述數(shù)據(jù)存儲(chǔ)到所述用于存儲(chǔ)數(shù)據(jù)的裝置中，且
所述用于處理數(shù)據(jù)的裝置經(jīng)配置以從所述低電力睡眠模式喚醒。
26.根據(jù)權(quán)利要求25所述的設(shè)備，其中所述傳感器數(shù)據(jù)相關(guān)算法包括傳感器融合算法。
27.根據(jù)權(quán)利要求25所述的設(shè)備，其中所述用于處理數(shù)據(jù)的裝置經(jīng)配置以通過(guò)致使所述用于融合傳感器的裝置執(zhí)行傳感器數(shù)據(jù)相關(guān)算法而提供所述用于融合傳感器數(shù)據(jù)的裝置的配置。
28.根據(jù)權(quán)利要求25所述的設(shè)備，其中所述用于處理數(shù)據(jù)的裝置、所述用于融合傳感器數(shù)據(jù)的裝置、所述用于存儲(chǔ)數(shù)據(jù)的裝置以及所述用于控制外圍組件的裝置位于芯片上系統(tǒng)SoC的低電力島狀物內(nèi)。
29.根據(jù)權(quán)利要求25所述的設(shè)備，其中以所述用于控制外圍組件的裝置從所述傳感器的所述數(shù)據(jù)的所述讀取是通過(guò)始終接通子系統(tǒng)AOSS來(lái)協(xié)調(diào)。
30.根據(jù)權(quán)利要求25所述的設(shè)備，其中所述用于融合傳感器數(shù)據(jù)的裝置是始終接通子系統(tǒng)AOSS的部分。