本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及一種半導體器件及其制備方法、電子裝置。

背景技術：

在電子消費領域，多功能設備越來越受到消費者的喜愛，相比于功能簡單的設備，多功能設備制作過程將更加復雜，比如需要在電路版上集成多個不同功能的芯片，因而出現(xiàn)了3d集成電路(integratedcircuit，ic)技術，3d集成電路(integratedcircuit，ic)被定義為一種系統(tǒng)級集成結構，將多個芯片在垂直平面方向堆疊，從而節(jié)省空間。

在半導體器件中指紋區(qū)的制備變的越來越廣泛，如今指紋識別已成為手機標配，市場上出現(xiàn)越來越多的生產(chǎn)指紋識別的廠家，不同的產(chǎn)家其設計原理也是不一樣的，其中基于電容結構方式的指紋識別器得到廣泛應用。

其中，電容結構方式的指紋識別器是利用頂層鋁和手指指紋間的電容，手指指紋凹凸不平，與頂層鋁形成的電容也不一樣，電容越大，指紋識別靈敏度越高。目前頂層鋁的及鈍化層的流程為：頂層鋁的沉積及蝕刻，定義指紋識別電容器的下極板(像素pixel區(qū)域)及外圍電路；鈍化層的沉積及蝕刻，形成結合焊盤和鈍化層，然后進行蝕刻以形成測試焊盤開口。

目前指紋識別傳感器一般粘貼在陶瓷(藍寶石、微晶鋯)下面。如果能將傳感器直接粘貼在玻璃下方(underglass)和屏幕整合在一起，不僅可以簡化工藝，節(jié)約成本，而且對改善手機外形有非常重要的意義，但一般手機玻璃屏厚度達400um，比陶瓷封裝厚一倍左右，嚴重影響指紋識別的靈敏度。

對于窄邊框手機而言，能夠?qū)⒅讣y傳感器粘貼在玻璃下方對手機外觀有非常重要的意義。因此，提高指紋識別的靈敏度使指紋識別和玻璃屏幕能整合在一起至關重要。但是目前所述指紋識別的靈敏度較低，在實際應用中帶來很多不便，因此如何提高指紋識別的靈敏度成為目前需要解決的 問題。

技術實現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發(fā)明提供了一種半導體器件，所述半導體器件包括：

基底；

指紋識別區(qū)域，位于所述基底上；

底部電極，位于所述指紋識別區(qū)域中，所述底部電極的表面設置有若干凹槽圖案，以增加所述底部電極的表面積。

可選地，所述凹槽圖案的底部剩余的電極材料的厚度大于200埃。

可選地，所述凹槽圖案的側壁為豎直或者傾斜。

可選地，所述凹槽圖案由凹槽沿直線和/或曲線延伸形成。

可選地，所述半導體器件還進一步包括鈍化層和/或焊盤層，位于所述底部電極的上方。

可選地，所述半導體器件還進一步包括輸入輸出區(qū)，位于所述指紋識別區(qū)域的周圍。

可選地，在所述底部電極的下方還形成有cmos器件。

本發(fā)明還提供了一種上述的半導體器件的制備方法，所述方法包括：

提供基底，所述基底上形成有指紋識別區(qū)域，在所述指紋識別區(qū)域中形成有底部電極；

對所述底部電極進行圖案化，以在所述底部電極上形成若干凹槽圖案，以增加所述底部電極的表面積。

可選地，所述方法還進一步包括：

在所述底部電極上形成鈍化層和/或焊盤層，以覆蓋所述底部電極；

圖案化所述鈍化層和/或所述焊盤層，以在所述指紋識別區(qū)域的周圍形成輸入輸出區(qū)。

可選地，所述凹槽圖案的底部剩余的電極材料的厚度大于200埃。

本發(fā)明還提供了一種電子裝置，包括上述的半導體器件。

本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種包含指紋區(qū)的半導體器件及其制備方法，在所述制備方法中在指紋識別像素區(qū)域的底部電極(例如頂層大塊鋁)上刻蝕凹槽，凹凸不平的底部電極(鋁)會比原來平整的鋁多出側面面積，凹槽越多，增加的表面積就越大，凹槽的側面輪廓可以直的，可以斜的，也可為其它形狀，其中凹槽部分需剩余大于200a的鋁，保證下極板的完整性。通過這種方法可使指紋識別電容器下極板面積增大，從而增大頂層鋁和手指指紋間的電容，改善指紋識別靈敏度。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1為本發(fā)明所述半導體器件制備的過程示意圖；

圖2為本發(fā)明所述半導體器件制備的過程示意圖；

圖3a-3b為本發(fā)明所述半導體器件中所述底部電極的俯視圖；

圖4為本發(fā)明所述半導體器件制備的流程示意圖。

具體實施方式

在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。

應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、 層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。

在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發(fā)明的技術方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。

實施例一

本發(fā)明還提供了一種半導體器件，所述半導體器件包括：

基底；

指紋識別區(qū)域，位于所述基底上；

底部電極，位于所述指紋識別區(qū)域中，所述底部電極的表面設置有若干凹槽圖案，以增加所述底部電極的表面積。

所述基底101形成有源區(qū)，包括nmos區(qū)域以及pmos區(qū)域，所述nmos區(qū)域以及pmos區(qū)域上分別形成有nmos柵極結構以及pmos柵極結構。

所述基底101可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)等。

此外，基底101上可以被定義有源區(qū)。在該有源區(qū)上還可以包含有其他的有源器件，為了方便，在所示圖形中并沒有標示。

進一步，在所述基底101上形成有淺溝槽隔離，以將所述半導體襯底分為nmos區(qū)域以及pmos區(qū)域。

在所述nmos區(qū)域形成有nmos柵極，在所述pmos區(qū)域形成pmos柵極102。

在所述nmos柵極以及pmos柵極兩側形成有偏移側墻(offsetspacer)。所述偏移側墻的材料例如是氮化硅，氧化硅或者氮氧化硅等絕緣材料。隨著器件尺寸的進一步變小，器件的溝道長度越來越小，源漏極的粒子注入深度也越來越小，偏移側墻的作用在于以提高形成的晶體管的溝道長度，減小短溝道效應和由于短溝道效應引起的熱載流子效應。在柵極結構兩側形成偏移側墻的工藝例如化學氣相沉積，本實施例中，所述偏移側墻的厚度可以小到80埃。

在所述nmos柵極以及pmos柵極兩側形成有輕摻雜源極/漏極(ldd)于nmos柵極以及pmos柵極兩側的襯底中。所述形成ldd的方法可以是離子注入工藝或擴散工藝。所述ldd注入的離子類型根據(jù)將要形成的半導體器件的電性決定，即形成的器件為nmos器件，則ldd注入工藝中摻入的雜質(zhì)離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為pmos器件，則注入的雜質(zhì)離子為硼。根據(jù)所需的雜質(zhì)離子的濃度，離子注入工藝可以一步或多步完成。

進一步，在所述nmos柵極結構和所述pmos柵極結構的偏移側壁上形成有間隙壁。所述間隙壁可以為氧化硅、氮化硅、氮氧化硅中一種或者它們組合構成。

在nmos柵極結構和所述pmos柵極結構兩側的襯底中形成有源漏區(qū)。

進一步，在所述柵極結構上形成有其他半導體元件，例如在該實施例中在所述源漏和/或柵極上交替的形成有通孔104和金屬層103，以形成互聯(lián)結構。

可選地，所述通孔可以選用硅通孔，所述金屬層可以選用常規(guī)的金屬層并不局限于某一種，其中所述硅通孔以及所述金屬層的形成方法可以選用常規(guī)的方法。

在所述cmos器件的上方形成有指紋識別區(qū)域，在所述指紋識別區(qū)域上形成有底部電極105。

其中所述底部電極可以選用al、w等金屬，并不局限于某一種。例如在該實施例中所述底部電極可以選用金屬al。

在所述底部電極上形成有若干凹槽圖案，以增加所述底部電極的表面積。

進一步，所述凹槽圖案的底部剩余的電極的厚度大于或等于200埃，以保證所述底部電極的完整性。

進一步，所述凹槽圖案的側壁為豎直或者傾斜。

進一步，所述凹槽圖案可以為任意的圖案，例如圖3b所述，其中圖3b為圖3a中圓圈標記部分108的局部放大圖，所述凹槽圖案可以有橫向和豎直的凹槽任意接合連通組成的圖案，此外，還可以是沿曲線蜿蜒曲折的圖案，可以是開放式的也可以為閉合的圖案。

在本申請中所述圖案的形狀沒有任何的限制，只要能夠增加底部電極的表面積即可。

在所述底部電極上形成有鈍化層和/或焊盤層，以覆蓋所述底部電極。

在所述指紋識別區(qū)域的周圍形成輸入輸出區(qū)。

本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種包含指紋區(qū)的半導體器件及其制備方法，在所述制備方法中在指紋識別像素區(qū)域的底部電極(例如頂層大塊鋁)上刻蝕凹槽，凹凸不平的鋁會比原來平整的鋁多出側面面積，凹槽越多，增加的面積就越大，凹槽的側面輪廓可以直的，可以斜的，也可為其它形狀，其中凹槽部分需剩余大于200a的鋁，保證下極板的完整性。通過這種方法可使指紋識別電容器下極板表面積增大，從而增大頂層鋁和手指指紋間的電容，改善指紋識別靈敏度。

實施例二

本發(fā)明還提供了實施例一所述的半導體器件的制備方法，下面結合附圖對所述制備方法做進一步的說明。

首先，執(zhí)行步驟10，提供基底101，在所述基底上形成有各種cmos器件。

如圖1所示，所述基底101形成有源區(qū)，包括nmos區(qū)域以及pmos區(qū)域，所述nmos區(qū)域以及pmos區(qū)域上分別形成有nmos柵極結構以及pmos柵極結構。

所述基底101可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)等。

此外，基底101上可以被定義有源區(qū)。在該有源區(qū)上還可以包含有其他的有源器件，為了方便，在所示圖形中并沒有標示。

進一步，在所述基底101上形成淺溝槽隔離，所述淺溝槽隔離的形成方法可以選用現(xiàn)有技術中常用的方法，例如首先，在基底101上依次形成第一氧化物層和第一氮化物層。接著，執(zhí)行干法刻蝕工藝，依次對第一氮化物層、第一氧化物層和半導體襯底進行刻蝕以形成溝槽。具體地，可以在第一氮化物層上形成具有圖案的光刻膠層，以該光刻膠層為掩膜對第一氮化物層進行干法刻蝕，以將圖案轉移至第一氮化物層，并以光刻膠層和第一氮化物層為掩膜對第一氧化物層和半導體襯底進行刻蝕，以形成溝槽。當然還可以采用其它方法來形成溝槽，由于該工藝以為本領域所熟知，因此不再做進一步描述。

進一步，在溝槽內(nèi)填充淺溝槽隔離材料，以形成淺溝槽隔離結構。具體地，可以在第一氮化物層上和溝槽內(nèi)形成淺溝槽隔離材料，所述淺溝槽隔離材料可以為氧化硅、氮氧化硅和/或其它現(xiàn)有的低介電常數(shù)材料；執(zhí)行化學機械研磨工藝并停止在第一氮化物層上，以形成具有淺溝槽隔離結構。

在本發(fā)明中所述淺溝槽隔離可以將所述半導體襯底分為nmos區(qū)域以及pmos區(qū)域。

進一步，在所述nmos區(qū)域形成nmos柵極，在所述pmos區(qū)域形成pmos柵極102。

具體地，在所述半導體襯底上依次沉積氧化物絕緣層、柵極材料層，然后對所述的氧化物絕緣層、柵極材料層進行刻蝕得到柵極結構。其中，所述氧化物絕緣層可選為二氧化硅，其形成方法可以為沉積二氧化硅材料層或者高溫氧化所述半導體襯底來形成絕緣層，所述柵極材料層可包括多晶硅層、金屬層、導電性金屬氮化物層、導電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構成材料可以是鎢(w)、鎳(ni)或鈦(ti)；導電性金屬氮化物層可包括氮化鈦(tin)層；導電性金屬氧化物層可包括氧化銥(iro2)層；金屬硅化物層可包括硅化鈦(tisi)層。

可選地，所述方法還進一步包括在所述nmos柵極以及pmos柵極兩側形成偏移側墻(offsetspacer)。所述偏移側墻的材料例如是氮化硅，氧化硅或者氮氧化硅等絕緣材料。隨著器件尺寸的進一步變小，器件的溝道 長度越來越小，源漏極的粒子注入深度也越來越小，偏移側墻的作用在于以提高形成的晶體管的溝道長度，減小短溝道效應和由于短溝道效應引起的熱載流子效應。在柵極結構兩側形成偏移側墻的工藝例如化學氣相沉積，本實施例中，所述偏移側墻的厚度可以小到80埃。

在所述nmos柵極以及pmos柵極兩側執(zhí)行l(wèi)dd離子注入步驟并活化。

具體地，形成輕摻雜源極/漏極(ldd)于nmos柵極以及pmos柵極兩側的襯底中。所述形成ldd的方法可以是離子注入工藝或擴散工藝。所述ldd注入的離子類型根據(jù)將要形成的半導體器件的電性決定，即形成的器件為nmos器件，則ldd注入工藝中摻入的雜質(zhì)離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為pmos器件，則注入的雜質(zhì)離子為硼。根據(jù)所需的雜質(zhì)離子的濃度，離子注入工藝可以一步或多步完成。

可選地，執(zhí)行完所述ldd之后，還進一步包含熱退火的步驟，以激活所述ldd離子，所述退火步驟一般是將所述襯底置于高真空或高純氣體的保護下，加熱到一定的溫度進行熱處理，在本發(fā)明所述高純氣體可選為氮氣或惰性氣體，所述熱退火步驟的溫度為800-1200℃，可選為1050℃，所述熱退火步驟時間為1-300s。

進一步，在所述nmos柵極結構和所述pmos柵極結構的偏移側壁上形成間隙壁。

具體地，在所形成的偏移側墻上形成間隙壁(spacer)，所述間隙壁可以為氧化硅、氮化硅、氮氧化硅中一種或者它們組合構成。作為本實施例的一個優(yōu)化實施方式，所述間隙壁為氧化硅、氮化硅共同組成，具體工藝為：在半導體襯底上形成第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁。

在柵極的每個側壁上形成間隙壁，包括氮化物、氧氮化物或它們的組合，是通過沉積和刻蝕形成的。間隙壁結構可以具有不同的厚度，但從底表面開始測量，間隙壁結構的厚度通常為10到30nm。需要說明的是，間隙壁是可選的而非必需的，其主要用于在后續(xù)進行蝕刻或離子注入時保護柵極結構的側壁不受損傷。

進一步，執(zhí)行源漏注入，以在nmos柵極結構和所述pmos柵極結構兩側的襯底中形成源漏區(qū)。

進一步，在所述柵極結構上形成其他半導體元件，例如在該實施例中在 所述源漏和/或柵極上交替的形成通孔104和金屬層103，以形成互聯(lián)結構。

可選地，所述通孔可以選用硅通孔，所述金屬層可以選用常規(guī)的金屬層并不局限于某一種，其中所述硅通孔以及所述金屬層的形成方法可以選用常規(guī)的方法。

執(zhí)行步驟11，在所述cmos器件的上方形成有指紋識別區(qū)域，在所述指紋識別區(qū)域上形成有底部電極105。

具體地，如圖1所示，在該步驟中在所述通孔和所述金屬層的上方形成頂部金屬層，以作為底部電極，其中所述頂部金屬層可以選用al、w等金屬，并不局限于某一種。

例如在該實施例中所述底部電極可以選用金屬al。

可選地，在所述指紋識別區(qū)域的周圍還形成有輸入輸出區(qū)，如圖3a所示。

執(zhí)行步驟12，對所述底部電極進行圖案化，以在所述底部電極上形成若干凹槽圖案，以增加所述底部電極的表面積。

具體地，如圖1所示，在該步驟中在所述底部電極上形成光刻膠層，然后對所述光刻膠進行曝光顯影，然后以所述光刻膠為掩膜蝕刻所述底部電極，以在所述底部電極上形成若干凹槽圖案，以增加所述底部電極的表面積。

在本發(fā)明中可以選用干法蝕刻或者濕法蝕刻，并不局限于某一種，例如選用反應離子蝕刻方法，所述反應離子刻蝕選用cxfy氣體，例如cf4、chf3、c4f8或c5f8，在本發(fā)明的一具體實施方式中，所述蝕刻可以選用cf4、chf3，另外加上n2、co2中的一種作為蝕刻氣氛，其中氣體流量為cf410-200sccm，chf310-200sccm，n2或co2或o210-400sccm，所述蝕刻壓力為30-150mtorr，蝕刻時間為5-120s。

進一步，所述凹槽圖案的底部剩余的電極的厚度大于200埃，以保證所述底部電極的完整性。

進一步，所述凹槽圖案的側壁為豎直或者傾斜。

進一步，所述凹槽圖案可以為任意的圖案，例如圖3b所述，其中圖3b為圖3a中圓圈標記部分108的局部放大圖，所述凹槽圖案可以有橫向和豎直的凹槽任意接合連通組成的圖案，此外，還可以是沿曲線蜿蜒曲折的圖案，可以是開放式的也可以為閉合的圖案。

在本申請中所述圖案的形狀沒有任何的限制，只要能夠增加底部電極的 表面積即可。

執(zhí)行步驟13，在所述底部電極上形成鈍化層和/或焊盤層，以覆蓋所述底部電極。

具體地，如圖2所示，在該步驟中所述鈍化層106可以選用等離子增強氮化硅層pesin層、等離子增強正硅酸乙酯peteos層、sin層以及正硅酸乙酯teos層中的一種或多種的組合，在本發(fā)明中，所述鈍化層16為上述各種材料的組合，所述鈍化層包括依次層疊的pesin層、peteos層、sin層和teos層。

所述鈍化層的厚度為6千埃。

可選地，所述鈍化層的沉積方法可以選用化學氣相沉積(cvd)法、物理氣相沉積(pvd)法或原子層沉積(ald)法等形成的低壓化學氣相沉積(lpcvd)、激光燒蝕沉積(lad)以及選擇外延生長(seg)中的一種。

進一步，沉積焊盤層；沉積焊盤金屬材料層，所述焊盤金屬層可以為sin層，在本發(fā)明中所述焊盤金屬層的厚度為6千埃。

執(zhí)行步驟14，圖案化所述鈍化層和/或所述焊盤層，以在所述指紋識別區(qū)域的周圍形成輸入輸出區(qū)。

具體的圖案化方法可以選用本領域常用的方法，并不局限于某一種。

圖4為本發(fā)明所述半導體器件制備的流程示意圖，所述方法包括：

提供基底，所述基底上形成有指紋識別區(qū)域，在所述指紋識別區(qū)域中形成有底部電極；

對所述底部電極進行圖案化，以在所述底部電極上形成若干凹槽圖案，以增加所述底部電極的表面積。

實施例三

本發(fā)明還提供了一種電子裝置，包括實施例一所述的半導體器件。其中，半導體器件為實施例一所述的半導體器件，或根據(jù)實施例二所述的制備方法得到的半導體器件。

本實施例的電子裝置，可以是手機、平板電腦、筆記本電腦、上網(wǎng)本、游戲機、電視機、vcd、dvd、導航儀、照相機、攝像機、錄音筆、mp3、 mp4、psp等任何電子產(chǎn)品或設備，也可為任何包括所述半導體器件的中間產(chǎn)品。本發(fā)明實施例的電子裝置，由于使用了上述的半導體器件，因而具有更好的性能。

本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。