本發(fā)明是有關(guān)于一種數(shù)據(jù)傳輸方法，且特別是有關(guān)于一種用于具有可復(fù)寫式非揮發(fā)性存儲器模塊的存儲器存儲裝置的數(shù)據(jù)傳輸方法及使用此方法的存儲器控制電路單元與存儲器存儲裝置。
背景技術(shù)：
：：數(shù)碼相機(jī)、手機(jī)與mp3在這幾年來的成長十分迅速，使得消費(fèi)者對存儲媒體的需求也急速增加。由于可復(fù)寫式非揮發(fā)性存儲器(rewritablenon-volatilememory)具有數(shù)據(jù)非揮發(fā)性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，最適于可攜式電子產(chǎn)品，例如筆記本電腦。固態(tài)硬盤就是一種以快速存儲器作為存儲媒體的存儲器存儲裝置。因此，近年快速存儲器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。然而，由于現(xiàn)今具有可復(fù)寫式非揮發(fā)性存儲器的存儲裝置的體積越來越小，故使得可復(fù)寫式非揮發(fā)性存儲器存儲裝置容易因堆積的熱而造成數(shù)據(jù)流失與老化。此外，當(dāng)此類具有可復(fù)寫式非揮發(fā)性存儲器的存儲器存儲裝置處于高速運(yùn)作時，例如，執(zhí)行大量數(shù)據(jù)的寫入時，需要消耗大量的能源且產(chǎn)生大量的熱量，因此容易造成存儲器存儲裝置溫度過高，而使其存取效能降低也或是造成其損毀?；?，如何有效地控制存儲器存儲裝置的數(shù)據(jù)傳輸?shù)乃俣扰c效能，以避免存儲器存儲裝置運(yùn)作時所造成的系統(tǒng)過熱現(xiàn)象，是此領(lǐng)域技術(shù)人員所致力的目標(biāo)。技術(shù)實(shí)現(xiàn)要素：本發(fā)明提供一種數(shù)據(jù)傳輸方法、存儲器控制電路單元與存儲器存儲裝置，其能夠有效地控制對存儲器存儲裝置進(jìn)行數(shù)據(jù)傳輸與存取時的速度與效能，進(jìn)而避免因不斷地存取大量數(shù)據(jù)而造成的存儲器存儲系統(tǒng)過熱的情況。本發(fā)明的一范例實(shí)施例提出一種數(shù)據(jù)傳輸方法，用在具有一可復(fù)寫式非 揮發(fā)性存儲器模塊的存儲器存儲裝置。本數(shù)據(jù)傳輸方法包括：檢測所述存儲器存儲裝置的溫度，并判斷所述存儲器存儲裝置的溫度是否大于溫度閾值。倘若所述存儲器存儲裝置的溫度大于溫度閾值時，根據(jù)一單位溫度所對應(yīng)的延遲速度計數(shù)值在第一延遲時間之內(nèi)將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊。在本發(fā)明的一范例實(shí)施例中，上述數(shù)據(jù)傳輸方法，還包括：設(shè)定存儲器存儲裝置的最高可容許溫度值與全速執(zhí)行速度；以及根據(jù)全速執(zhí)行速度、最高可容許溫度值與溫度閾值計算所述延遲速度計數(shù)值。在本發(fā)明的一范例實(shí)施例中，上述根據(jù)全速執(zhí)行速度、最高可容許溫度值與溫度閾值計算所述延遲速度計數(shù)值的步驟包括：根據(jù)最高可容許溫度值與溫度閾值之間的第一溫度差值，將全速執(zhí)行速度劃分為多個延遲速度等分，其中每一延遲速度等分的值等于延遲速度計數(shù)值。在本發(fā)明的一范例實(shí)施例中，上述可復(fù)寫式非揮發(fā)性存儲器模塊包括多個物理抹除單元，并且所述物理抹除單元包括至少一閑置物理抹除單元，所述根據(jù)單位溫度所對應(yīng)的延遲速度計數(shù)值在第一延遲時間之內(nèi)將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊的步驟包括：根據(jù)所述存儲器存儲裝置傳送或存取數(shù)據(jù)的第一單位大小，分別將多個部分的第一數(shù)據(jù)組成多筆第一數(shù)據(jù)組，其中一筆第一數(shù)據(jù)組的大小等于所述第一單位大?。灰约案鶕?jù)所述延遲速度計數(shù)值，依序地在對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間內(nèi)將每一筆第一數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第一閑置物理抹除單元。在本發(fā)明的一范例實(shí)施例中，上述根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間內(nèi)將每一筆第一數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第一閑置物理抹除單元的步驟包括：根據(jù)存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及延遲速度計數(shù)值，獲得目標(biāo)存取速度；以及根據(jù)目標(biāo)存取速度與每一筆第一數(shù)據(jù)組的大小，計算對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間，其中第一單位大小等于一個物理程序化單元的大小。在本發(fā)明的一范例實(shí)施例中，上述在所述第一延遲時間之內(nèi)將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊之前的步驟還包括：根據(jù)延遲速度計數(shù) 值在第三延遲時間之內(nèi)從主機(jī)系統(tǒng)接收所述第一數(shù)據(jù)。在本發(fā)明的一范例實(shí)施例中，上述根據(jù)所述延遲速度計數(shù)值在第三延遲時間之內(nèi)從主機(jī)系統(tǒng)接收所述第一數(shù)據(jù)的步驟包括：根據(jù)存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及延遲速度計數(shù)值，獲得目標(biāo)存取速度；根據(jù)所述目標(biāo)存取速度與每一個第一數(shù)據(jù)的大小，計算對應(yīng)每一個部分的第一數(shù)據(jù)的第四延遲時間；以及依序地在對應(yīng)每一個部分的第一數(shù)據(jù)的第四延遲時間內(nèi)接收每一個部分的第一數(shù)據(jù)，其中一個部分的第一數(shù)據(jù)的大小為小于一個物理程序化單元的一第二單位大小。在本發(fā)明的一范例實(shí)施例中，上述數(shù)據(jù)傳輸方法，還包括：從物理抹除單元中選取第一物理抹除單元，其中第一物理抹除單元不包含第一閑置物理抹除單元且存儲有復(fù)數(shù)筆數(shù)據(jù)；根據(jù)存儲器存儲裝置傳送或存取數(shù)據(jù)的第一單位大小，將所述數(shù)據(jù)中的至少一有效數(shù)據(jù)組成多筆第二數(shù)據(jù)組，其中一筆第二數(shù)據(jù)組的大小等于第二單位大?。桓鶕?jù)所述延遲速度計數(shù)值，依序地在對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間內(nèi)，將每一筆第二數(shù)據(jù)組從所述緩存單元中寫入至從至少一閑置物理抹除單元中提取的第二閑置物理抹除單元，其中第二閑置物理抹除單元不同于第一閑置物理抹除單元；以及抹除第一物理抹除單元。在本發(fā)明的一范例實(shí)施例中，上述根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間內(nèi)，將每一筆第二數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第二閑置物理抹除單元的步驟包括：根據(jù)存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及延遲速度計數(shù)值，獲得目標(biāo)存取速度；以及根據(jù)此目標(biāo)存取速度與每一筆第二數(shù)據(jù)組的大小，計算對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間，其中第一單位大小等于一個物理程序化單元的大小。本發(fā)明的一范例實(shí)施例提出一種存儲器控制電路單元，用在控制具有可復(fù)寫式非揮發(fā)性存儲器模塊的存儲器存儲裝置。本存儲器控制電路單元包括主機(jī)接口、存儲器接口以及存儲器管理電路。主機(jī)接口耦接至一主機(jī)系統(tǒng)，存儲器接口耦接至可復(fù)寫式非揮發(fā)性存儲器模塊，存儲器管理電路耦接至主機(jī)接口與存儲器接口。存儲器管理電路用以檢測所述存儲器存儲裝置的溫度。存儲器管理電路更用以判斷存儲器存儲裝置的溫度是否大于溫度閾值，倘若 所述溫度大于溫度閾值時，存儲器管理電路更用以根據(jù)一單位溫度所對應(yīng)的延遲速度計數(shù)值在第一延遲時間之內(nèi)，下達(dá)第一寫入指令序列以指示將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊。在本發(fā)明的一范例實(shí)施例中，上述存儲器管理電路更用以設(shè)定存儲器存儲裝置的最高可容許溫度值與全速執(zhí)行速度，以及根據(jù)所述全速執(zhí)行速度、最高可容許溫度值與溫度閾值計算所述延遲速度計數(shù)值。在本發(fā)明的一范例實(shí)施例中，上述在根據(jù)全速執(zhí)行速度、最高可容許溫度值與溫度閾值計算所述延遲速度計數(shù)值的操作中，存儲器管理電路更用以根據(jù)最高可容許溫度值與溫度閾值之間的第一溫度差值，將全速執(zhí)行速度劃分為多個延遲速度等分，其中每一延遲速度等分的值等于延遲速度計數(shù)值。在本發(fā)明的一范例實(shí)施例中，上述可復(fù)寫式非揮發(fā)性存儲器模塊包括多個物理抹除單元，并且此些物理抹除單元包括至少一閑置物理抹除單元，在根據(jù)單位溫度所對應(yīng)的延遲速度計數(shù)值在第一延遲時間之內(nèi)，下達(dá)所述第一寫入指令序列以指示將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊的操作中，存儲器管理電路會根據(jù)存儲器存儲裝置傳送或存取數(shù)據(jù)的第一單位大小，分別將多個部分的第一數(shù)據(jù)組成多筆第一數(shù)據(jù)組，其中一筆第一數(shù)據(jù)組的大小等于第一單位大小。此外，存儲器管理電路會根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間內(nèi)，下達(dá)所述第一寫入指令序列以指示將每一筆第一數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第一閑置物理抹除單元。在本發(fā)明的一范例實(shí)施例中，上述在根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間內(nèi)，下達(dá)所述第一寫入指令序列以指示將每一筆第一數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第一閑置物理抹除單元的操作中，存儲器管理電路會根據(jù)存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及延遲速度計數(shù)值，獲得目標(biāo)存取速度；以及根據(jù)目標(biāo)存取速度與每一筆第一數(shù)據(jù)組的大小，計算對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間，其中第一單位大小等于一個物理程序化單元的大小。在本發(fā)明的一范例實(shí)施例中，上述在第一延遲時間之內(nèi)，下達(dá)所述第一寫入指令序列以指示將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊之前，存儲器管理電路更用以根據(jù)延遲速度計數(shù)值在第三延遲時間之內(nèi)從主機(jī)系統(tǒng) 接收所述第一數(shù)據(jù)。在本發(fā)明的一范例實(shí)施例中，上述在根據(jù)所述延遲速度計數(shù)值在第三延遲時間之內(nèi)從主機(jī)系統(tǒng)接收所述第一數(shù)據(jù)的操作中，存儲器管理電路更用以根據(jù)存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及所述延遲速度計數(shù)值，獲得目標(biāo)存取速度；根據(jù)所述目標(biāo)存取速度與每一個第一數(shù)據(jù)的大小，計算對應(yīng)每一個部分的第一數(shù)據(jù)的第四延遲時間；以及依序地在對應(yīng)每一個部分的第一數(shù)據(jù)的第四延遲時間內(nèi)接收每一個部分的第一數(shù)據(jù)，其中一個部分的第一數(shù)據(jù)的大小為小于一個物理程序化單元的一第二單位大小。在本發(fā)明的一范例實(shí)施例中，上述存儲器管理電路更用以從物理抹除單元中選取第一物理抹除單元，其中第一物理抹除單元不包含第一閑置物理抹除單元且存儲有復(fù)數(shù)筆數(shù)據(jù)。存儲器管理電路會根據(jù)存儲器存儲裝置傳送或存取數(shù)據(jù)的第一單位大小，將此些數(shù)據(jù)中的至少一有效數(shù)據(jù)組成多筆第二數(shù)據(jù)組，其中一筆第二數(shù)據(jù)組的大小等于第一單位大小。此外，存儲器管理電路會根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間內(nèi)，下達(dá)第二寫入指令序列以指示將每一筆第二數(shù)據(jù)組寫入至至少一閑置物理抹除單元中提取的第二閑置物理抹除單元，其中第二閑置物理抹除單元不同于第一閑置物理抹除單元。之后，存儲器管理電路會抹除第一物理抹除單元。在本發(fā)明的一范例實(shí)施例中，上述在根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間內(nèi)，下達(dá)所述第二寫入指令序列以指示將每一筆第二數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第二閑置物理抹除單元的操作中，存儲器管理電路會根據(jù)存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及延遲速度計數(shù)值，獲得目標(biāo)存取速度；以及根據(jù)此目標(biāo)存取速度與每一筆第二數(shù)據(jù)組的大小，計算對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間，其中第一單位大小等于一個物理程序化單元的大小。本發(fā)明的一范例實(shí)施例提出一種存儲器存儲裝置，其包括連接接口單元、可復(fù)寫式非揮發(fā)性存儲器模塊及上述的存儲器控制電路單元。連接接口單元耦接至主機(jī)系統(tǒng)，存儲器控制電路單元耦接至連接接口單元與可復(fù)寫式非揮發(fā)性存儲器模塊。存儲器控制電路單元用以檢測存儲器存儲裝置的溫度，且判斷此溫度是否大于溫度閾值。倘若此溫度大于溫度閾值時，存儲器控制電 路單元會根據(jù)一單位溫度所對應(yīng)的延遲速度計數(shù)值在第一延遲時間之內(nèi)，下達(dá)第一寫入指令序列以指示將一第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊。在本發(fā)明的一范例實(shí)施例中，上述存儲器控制電路單元更用以設(shè)定存儲器存儲裝置的最高可容許溫度值與全速執(zhí)行速度，以及根據(jù)全速執(zhí)行速度、最高可容許溫度值與溫度閾值計算延遲速度計數(shù)值。在本發(fā)明的一范例實(shí)施例中，上述在根據(jù)全速執(zhí)行速度、最高可容許溫度值與溫度閾值計算延遲速度計數(shù)值的操作中，存儲器控制電路單元會根據(jù)最高可容許溫度值與溫度閾值之間的第一溫度差值，將全速執(zhí)行速度劃分為多個延遲速度等分，其中每一延遲速度等分的值等于所述延遲速度計數(shù)值。在本發(fā)明的一范例實(shí)施例中，上述可復(fù)寫式非揮發(fā)性存儲器模塊包括多個物理抹除單元，并且此些物理抹除單元包括至少一閑置物理抹除單元。在根據(jù)所述單位溫度所對應(yīng)的所述延遲速度計數(shù)值在第一延遲時間之內(nèi)，下達(dá)所述第一寫入指令序列以指示將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊的操作中，存儲器控制電路單元更用以根據(jù)存儲器存儲裝置傳送或存取數(shù)據(jù)的第一單位大小，分別將多個部分的第一數(shù)據(jù)組成多筆第一數(shù)據(jù)組，其中一筆第一數(shù)據(jù)組的大小等于第一單位大小。存儲器控制電路單元更用以根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間內(nèi)，下達(dá)所述第一寫入指令序列以指示將每一筆第一數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第一閑置物理抹除單元。在本發(fā)明的一范例實(shí)施例中，上述在根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間內(nèi)，下達(dá)所述第一寫入指令序列以指示將每一筆第一數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第一閑置物理抹除單元的操作中，存儲器控制電路單元會根據(jù)存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及延遲速度計數(shù)值，獲得目標(biāo)存取速度；以及根據(jù)此目標(biāo)存取速度與每一筆第一數(shù)據(jù)組的大小，計算對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間，其中第一單位大小等于一個物理程序化單元的大小。在本發(fā)明的一范例實(shí)施例中，上述在第一延遲時間之內(nèi)，下達(dá)所述第一寫入指令序列以指示將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊之前的操作中，存儲器控制電路單元會根據(jù)延遲速度計數(shù)值在第三延遲時間之內(nèi)從 主機(jī)系統(tǒng)接收所述第一數(shù)據(jù)。在本發(fā)明的一范例實(shí)施例中，上述在根據(jù)所述延遲速度計數(shù)值在所述第三延遲時間之內(nèi)從主機(jī)系統(tǒng)接收所述第一數(shù)據(jù)的操作中，存儲器控制電路單元更用以根據(jù)存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及所述延遲速度計數(shù)值，獲得目標(biāo)存取速度；根據(jù)所述目標(biāo)存取速度與每一個第一數(shù)據(jù)的大小，計算對應(yīng)每一個部分的第一數(shù)據(jù)的第四延遲時間；以及依序地在對應(yīng)每一個部分的第一數(shù)據(jù)的第四延遲時間內(nèi)接收每一個第一數(shù)據(jù)，其中一個部分的第一數(shù)據(jù)的大小為小于一個物理程序化單元的第二單位大小。在本發(fā)明的一范例實(shí)施例中，上述存儲器控制電路單元更用以從物理抹除單元中選取第一物理抹除單元，其中第一物理抹除單元不包含第一閑置物理抹除單元且存儲有復(fù)數(shù)筆數(shù)據(jù)，存儲器控制電路單元更用以根據(jù)存儲器存儲裝置傳送或存取數(shù)據(jù)的第一單位大小，將此些數(shù)據(jù)中的至少一有效數(shù)據(jù)組成多筆第二數(shù)據(jù)組，其中一筆第二數(shù)據(jù)組的大小等于第一單位大小。此外，存儲器控制電路單元會根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間內(nèi)，下達(dá)第二寫入指令序列以指示將每一筆第二數(shù)據(jù)組寫入至從至少一閑置物理抹除單元中提取的第二閑置物理抹除單元，其中第二閑置物理抹除單元不同于第一閑置物理抹除單元。之后，存儲器控制電路單元更用以抹除第一物理抹除單元。在本發(fā)明的一范例實(shí)施例中，上述在根據(jù)延遲速度計數(shù)值，依序地在對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間內(nèi)，下達(dá)所述第二寫入指令序列以指示將每一筆第二數(shù)據(jù)組從緩存單元中寫入至從至少一閑置物理抹除單元中提取的第二閑置物理抹除單元的操作中，存儲器控制電路單元更用以根據(jù)所述存儲器存儲裝置的溫度與溫度閾值之間的第二溫度差值以及延遲速度計數(shù)值，獲得目標(biāo)存取速度；以及存儲器控制電路單元更用以根據(jù)目標(biāo)存取速度與每一筆第二數(shù)據(jù)組的大小，計算對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間，其中第一單位大小等于一個物理程序化單元的大小。基于上述，本發(fā)明范例實(shí)施例是通過限制時間內(nèi)主機(jī)系統(tǒng)傳送至存儲器存儲裝置的數(shù)據(jù)量與在存儲器存儲裝置中存儲器控制電路單元(或存儲器管理電路)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊的數(shù)據(jù)量以控制對存儲器存儲裝置進(jìn)行數(shù)據(jù)傳輸與存取時的速度及效能。如此一來，可在存儲器存儲裝置 的溫度過高時，有效地控制數(shù)據(jù)傳輸與存取的速度，進(jìn)而使存儲器存儲裝置的產(chǎn)熱與散熱達(dá)到穩(wěn)定狀態(tài)。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。附圖說明圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及輸入/輸出(i/o)裝置的示意圖；圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及i/o裝置的示意圖；圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖；圖4是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲器存儲裝置的概要方塊圖；圖5是根據(jù)一范例實(shí)施例所示出的存儲器控制電路單元的概要方塊圖；圖6是根據(jù)一范例實(shí)施例所示出的緩沖存儲器的示意圖；圖7a與圖7b是根據(jù)一范例實(shí)施例所示出的管理物理抹除單元的范例示意圖；圖8是根據(jù)一范例實(shí)施例所示出的對存儲器存儲裝置進(jìn)行數(shù)據(jù)存取速度控制的溫度與速度的關(guān)系的范例示意圖；圖9是根據(jù)本發(fā)明的一范例實(shí)施例所示出的數(shù)據(jù)傳輸方法的流程圖。附圖標(biāo)記說明：10、30：存儲器存儲裝置；11、31：主機(jī)系統(tǒng)；12：i/o裝置；110：系統(tǒng)匯流排；111：處理器；112：隨機(jī)存取存儲器(ram)；113：只讀存儲器(rom)；114：數(shù)據(jù)傳輸接口；20：主機(jī)板；201：u盤；202：存儲卡；203：固態(tài)硬盤；204：無線存儲器存儲裝置；205：全球定位系統(tǒng)(gps)模塊；206：網(wǎng)路接口卡；207：無線傳輸裝置；208：鍵盤；209：屏幕；210：喇叭；32：sd卡；33：cf卡；34：嵌入式存儲裝置；341：嵌入式多媒體卡(emmc)；342：嵌入式多芯片封裝存儲裝置(emcp)；402：連接接口單元；404：存儲器控制電路單元；406：可復(fù)寫式非揮發(fā)性存儲器模塊；408：ddrdram；410(0)～410(n)：物理抹除單元；502：存儲器管理電路；504：主機(jī)接口；506：存儲器接口；508：緩沖存儲器；510：電源管理電路；512：錯誤檢查與校正電路；610(0)～610(511)：緩存單元；702：數(shù)據(jù)區(qū)；704：閑置區(qū)；706：系統(tǒng)區(qū)；708：取代區(qū)；710(0)～710(d)：邏輯單元；s901：步驟(檢測存儲器存儲裝置的溫度)；s903：步驟(判斷存儲器存儲裝置的溫度是否大于溫度閾值)；s905：步驟(根據(jù)一單位溫度所對應(yīng)的延遲速度計數(shù)值于第一延遲時間之內(nèi)將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊)。具體實(shí)施方式一般而言，存儲器存儲裝置(也稱，存儲器存儲系統(tǒng))包括可復(fù)寫式非揮發(fā)性存儲器模塊與控制器(也稱，控制電路)。通常存儲器存儲裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲器存儲裝置或從存儲器存儲裝置中讀取數(shù)據(jù)。圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及輸入/輸出(i/o)裝置的示意圖。圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及i/o裝置的示意圖。請參照圖1與圖2，主機(jī)系統(tǒng)11一般包括處理器111、隨機(jī)存取存儲器(randomaccessmemory,ram)112、只讀存儲器(readonlymemory,rom)113及數(shù)據(jù)傳輸接口114。處理器111、隨機(jī)存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114皆耦接至系統(tǒng)匯流排(systembus)110。在本范例實(shí)施例中，主機(jī)系統(tǒng)11是通過數(shù)據(jù)傳輸接口114與存儲器存儲裝置10耦接。例如，主機(jī)系統(tǒng)11可通過數(shù)據(jù)傳輸接口114將數(shù)據(jù)寫入至存儲器存儲裝置10或從存儲器存儲裝置10中讀取數(shù)據(jù)。此外，主機(jī)系統(tǒng)11是通過系統(tǒng)匯流排110與i/o裝置12耦接。例如，主機(jī)系統(tǒng)11可通過系統(tǒng)匯流排110將輸出信號傳送至i/o裝置12或從i/o裝置12接收輸入信號。在本范例實(shí)施例中，處理器111、隨機(jī)存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114是可設(shè)置在主機(jī)系統(tǒng)11的主機(jī)板20上。數(shù)據(jù)傳輸接口114的數(shù)目可以是一或多個。通過數(shù)據(jù)傳輸接口114，主機(jī)板20可以通過有線或無線的方式耦接至存儲器存儲裝置10。耦接或無線傳輸至存儲器存儲裝置10，其中存儲器存儲裝置10可例如是u盤201、存儲卡202、固態(tài)硬盤(solid statedrive,ssd)203或無線存儲器存儲裝置204。其中，無線存儲器存儲裝置204可例如是近場無線通信(nearfieldcommunication,nfc)存儲器存儲裝置、無線傳真(wifi)存儲器存儲裝置、藍(lán)牙(bluetooth)存儲器存儲裝置或低功耗藍(lán)牙存儲器存儲裝置(例如，ibeacon)等以各式無線通信技術(shù)為基礎(chǔ)的各種類型存儲器存儲裝置。此外，主機(jī)板20也可以通過系統(tǒng)匯流排110耦接至全球定位系統(tǒng)(globalpositioningsystem,gps)模塊205、網(wǎng)路接口卡206、無線傳輸裝置207、鍵盤208、屏幕209、喇叭210等各種類型的式i/o裝置。例如，在一范例實(shí)施例中，主機(jī)板20可通過無線傳輸裝置207存取無線存儲器存儲裝置204。在一范例實(shí)施例中，所提及的主機(jī)系統(tǒng)為可實(shí)質(zhì)地與存儲器存儲裝置配合以存儲數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實(shí)施例中，主機(jī)系統(tǒng)是以電腦系統(tǒng)來作說明，然而，圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖。請參照圖3，在另一范例實(shí)施例中，主機(jī)系統(tǒng)31也可以是數(shù)碼相機(jī)、攝像機(jī)、通信裝置、音頻播放器、視頻播放器或平板電腦等系統(tǒng)，而存儲器存儲裝置30可為其所使用的sd卡32、cf卡33或嵌入式存儲裝置34等各式非揮發(fā)性存儲器存儲裝置。嵌入式存儲裝置34包括嵌入式多媒體卡(embeddedmmc,emmc)341及/或嵌入式多芯片封裝存儲裝置(embeddedmultichippackage,emcp)342等各類型將存儲器模塊直接耦接在主機(jī)系統(tǒng)的基板上的嵌入式存儲裝置。圖4是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲器存儲裝置的概要方塊圖。請參照圖4，存儲器存儲裝置10包括連接接口單元402、存儲器控制電路單元404與可復(fù)寫式非揮發(fā)性存儲器模塊406。在本范例實(shí)施例中，連接接口單元402是相容于序列先進(jìn)附件(serialadvancedtechnologyattachment,sata)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合并列先進(jìn)附件(paralleladvancedtechnologyattachment,pata)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(instituteofelectricalandelectronicengineers,ieee)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(peripheralcomponentinterconnectexpress,pciexpress)標(biāo)準(zhǔn)、通用序列匯流排(universalserialbus,usb)標(biāo)準(zhǔn)、安全數(shù)字(securedigital,sd)接口標(biāo)準(zhǔn)、超 高速一代(ultrahighspeed-i,uhs-i)接口標(biāo)準(zhǔn)、超高速二代(ultrahighspeed-ii,uhs-ii)接口標(biāo)準(zhǔn)、記憶棒(memorystick,ms)接口標(biāo)準(zhǔn)、多芯片封裝(multi-chippackage)接口標(biāo)準(zhǔn)、多媒體存儲卡(multimediacard,mmc)接口標(biāo)準(zhǔn)、崁入式多媒體存儲卡(embeddedmultimediacard,emmc)接口標(biāo)準(zhǔn)、通用快速存儲器(universalflashstorage,ufs)接口標(biāo)準(zhǔn)、嵌入式多芯片封裝(embeddedmultichippackage,emcp)接口標(biāo)準(zhǔn)、小型快速(compactflash,cf)接口標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(integrateddeviceelectronics,ide)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。連接接口單元402可與存儲器控制電路單元404封裝在一個芯片中，或者連接接口單元402是布設(shè)在一包含存儲器控制電路單元404之芯片外。存儲器控制電路單元404用以執(zhí)行以硬件或軟件實(shí)作的多個邏輯門或控制指令，并且根據(jù)主機(jī)系統(tǒng)11的指令在可復(fù)寫式非揮發(fā)性存儲器模塊406中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作?？蓮?fù)寫式非揮發(fā)性存儲器模塊406是耦接至存儲器控制電路單元404，并且用以存儲主機(jī)系統(tǒng)11所寫入的數(shù)據(jù)。可復(fù)寫式非揮發(fā)性存儲器模塊406具有物理抹除單元410(0)～410(n)。例如，物理抹除單元410(0)～410(n)可屬于同一個存儲器晶粒(die)或者屬于不同的存儲器晶粒。每一物理抹除單元分別具有復(fù)數(shù)個物理程序化單元，其中屬于同一個物理抹除單元的物理程序化單元可被獨(dú)立地寫入且被同時地抹除。然而，必須了解的是，本發(fā)明不限于此，每一物理抹除單元是可由64個物理程序化單元、256個物理程序化單元或其他任意個物理程序化單元所組成。更詳細(xì)來說，物理抹除單元為抹除的最小單位。亦即，每一物理抹除單元含有最小數(shù)目的一并被抹除的存儲單元。物理程序化單元為程序的最小單元。即，物理程序化單元為寫入數(shù)據(jù)的最小單元。每一物理程序化單元通常包括數(shù)據(jù)位元區(qū)與冗余位元區(qū)。數(shù)據(jù)位元區(qū)包含多個物理存取位址用以存儲使用者的數(shù)據(jù)，而冗余位元區(qū)用以存儲系統(tǒng)的數(shù)據(jù)(例如，控制信息與錯誤更正碼)。在本范例實(shí)施例中，每一個物理程序化單元的數(shù)據(jù)位元區(qū)中會包含8個物理存取位址，且一個物理存取位址的大小為512位元組(byte)。然而，在其他范例實(shí)施例中，數(shù)據(jù)位元區(qū)中也可包含數(shù)目更多或更少的物理存取位址，本發(fā)明并不限制物理存取位址的大小以及個數(shù)。例如，在一范例實(shí)施例中， 物理抹除單元為物理區(qū)塊，并且物理程序化單元為物理頁面或物理扇區(qū)，但本發(fā)明不以此為限。在本范例實(shí)施例中，可復(fù)寫式非揮發(fā)性存儲器模塊406為多階存儲單元(multilevelcell，mlc)nand型快速存儲器模塊(即，一個存儲單元中可存儲2個數(shù)據(jù)位元的快速存儲器模塊)。然而，本發(fā)明不限于此，可復(fù)寫式非揮發(fā)性存儲器模塊406也可是單階存儲單元(singlelevelcell，slc)nand型快速存儲器模塊(即，一個存儲單元中可存儲1個數(shù)據(jù)位元的快速存儲器模塊)、復(fù)數(shù)階存儲單元(trinarylevelcell，tlc)nand型快速存儲器模塊(即，一個存儲單元中可存儲3個數(shù)據(jù)位元的快速存儲器模塊)、其他快速存儲器模塊或其他具有相同特性的存儲器模塊。在本發(fā)明另一范例實(shí)施例中，存儲器存儲裝置10還包括雙倍數(shù)據(jù)傳輸率動態(tài)隨機(jī)存取存儲器(doubledataratedram,ddrdram)408，用以暫存存儲器控制電路單元404所執(zhí)行的以軟件實(shí)作的多個邏輯門或控制指令，例如，當(dāng)存儲器控制電路單元404被致能時，存儲器控制電路單元404會執(zhí)行一驅(qū)動碼，以將存儲在可復(fù)寫式非揮發(fā)性存儲器模塊406中的控制指令載入至ddrdram408中，據(jù)此，存儲器控制電路單元404可根據(jù)此些控制指令在可復(fù)寫式非揮發(fā)性存儲器模塊406中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。在此，驅(qū)動碼例如是被燒錄在存儲器控制電路單元404的只讀存儲器中。然而，本發(fā)明并不加以限制ddrdram408所配置的位置，例如，在另一范例實(shí)施例中，ddrdram408可實(shí)作在存儲器控制電路單元404中。圖5是根據(jù)一范例實(shí)施例所示出的存儲器控制電路單元的概要方塊圖。請參照圖5，存儲器控制電路單元404包括存儲器管理電路502、主機(jī)接口504與存儲器接口506。存儲器管理電路502用以控制存儲器控制電路單元404的整體運(yùn)作。具體來說，存儲器管理電路502具有多個控制指令，并且在存儲器存儲裝置10運(yùn)作時，此些控制指令會被執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。在本范例實(shí)施例中，存儲器管理電路502的控制指令是以韌體型式來實(shí)作。例如，存儲器管理電路502具有微處理器單元(未示出)與只讀存儲器(未示出)，并且此些控制指令是被燒錄至此只讀存儲器中。當(dāng)存儲器存儲裝置10運(yùn)作時，此些控制指令會由微處理器單元來執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與 抹除等運(yùn)作。在本發(fā)明另一范例實(shí)施例中，存儲器管理電路502的控制指令也可以程式碼型式存儲在可復(fù)寫式非揮發(fā)性存儲器模塊406的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路502具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機(jī)存取存儲器(未示出)，在ddrdram408配置在存儲器控制電路單元404內(nèi)的例子中，存儲器管理電路502的隨機(jī)存取存儲器例如可以是上述的ddrdram408。特別是，此只讀存儲器具有驅(qū)動碼，并且當(dāng)存儲器控制電路單元404被致能時，微處理器單元會先執(zhí)行此驅(qū)動碼段來將存儲在可復(fù)寫式非揮發(fā)性存儲器模塊406中的控制指令載入至存儲器管理電路502的隨機(jī)存取存儲器中。之后，微處理器單元會運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。此外，在另一范例實(shí)施例中，存儲器管理電路502的控制指令也可以一硬件來實(shí)作。例如，存儲器管理電路502包括微控制器、存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路。存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路是耦接至微控制器。存儲單元管理電路用以管理可復(fù)寫式非揮發(fā)性存儲器模塊406的存儲單元或其群組。存儲器寫入電路用以對可復(fù)寫式非揮發(fā)性存儲器模塊406下達(dá)寫入指令序列以將數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406中。存儲器讀取電路用以對可復(fù)寫式非揮發(fā)性存儲器模塊406下達(dá)讀取指令序列以從可復(fù)寫式非揮發(fā)性存儲器模塊406中讀取數(shù)據(jù)。存儲器抹除電路用以對可復(fù)寫式非揮發(fā)性存儲器模塊406下達(dá)抹除指令序列以將數(shù)據(jù)從可復(fù)寫式非揮發(fā)性存儲器模塊406中抹除。數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)以及從可復(fù)寫式非揮發(fā)性存儲器模塊406中讀取的數(shù)據(jù)。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼并且用以指示可復(fù)寫式非揮發(fā)性存儲器模塊406執(zhí)行相對應(yīng)的寫入、讀取及抹除等操作。在一范例實(shí)施例中，存儲器管理電路502還可以下達(dá)其他類型的指令序列給可復(fù)寫式非揮發(fā)性存儲器模塊406以指示執(zhí)行相對應(yīng)的操作。主機(jī)接口504是耦接至存儲器管理電路502并且用以耦接至連接接口單元402，以接收與識別主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說，主機(jī)系 統(tǒng)11所傳送的指令與數(shù)據(jù)會通過主機(jī)接口504來傳送至存儲器管理電路502。在本范例實(shí)施例中，主機(jī)接口504是相容于sata標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口504也可以是相容于pata標(biāo)準(zhǔn)、ieee1394標(biāo)準(zhǔn)、pciexpress標(biāo)準(zhǔn)、usb標(biāo)準(zhǔn)、uhs-i接口標(biāo)準(zhǔn)、uhs-ii接口標(biāo)準(zhǔn)、sd標(biāo)準(zhǔn)、ms標(biāo)準(zhǔn)、mmc標(biāo)準(zhǔn)、cf標(biāo)準(zhǔn)、ide標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。存儲器接口506是耦接至存儲器管理電路502并且用以存取可復(fù)寫式非揮發(fā)性存儲器模塊406。也就是說，欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)會通過存儲器接口506轉(zhuǎn)換為可復(fù)寫式非揮發(fā)性存儲器模塊406所能接受的格式。例如，這些指令序列可包括指示寫入數(shù)據(jù)的寫入指令序列、指示讀取數(shù)據(jù)的讀取指令序列、指示抹除數(shù)據(jù)的抹除指令序列、以及用以指示各種存儲器操作(例如，改變讀取電壓準(zhǔn)位或執(zhí)行垃圾回收程序等等)的相對應(yīng)的指令序列。這些指令序列例如是由存儲器管理電路502產(chǎn)生并且通過存儲器接口506傳送至可復(fù)寫式非揮發(fā)性存儲器模塊406。這些指令序列可包括一或多個信號，或是在匯流排上的數(shù)據(jù)。這些信號或數(shù)據(jù)可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、存儲器位址等信息。在一范例實(shí)施例中，存儲器控制電路單元404還包括緩沖存儲器508、電源管理電路510與錯誤檢查與校正電路512。緩沖存儲器508是耦接至存儲器管理電路502并且用以暫存來自于主機(jī)系統(tǒng)11的數(shù)據(jù)與指令或來自于可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)。圖6是根據(jù)一范例實(shí)施例所示出的緩沖存儲器的示意圖。請參照圖6，緩沖存儲器508具有512個緩存單元(即，緩存單元610(0)～610(511))，且每一個緩存單元的大小為4kb。具體而言，四個緩存單元的大小為對應(yīng)可復(fù)寫式非揮發(fā)性存儲器的一個物理程序化單元的大小(也稱為第一單位大小)。然而，必須了解的是，本范例實(shí)施例不限定配置在緩沖存儲器508中的緩存單元的個數(shù)、緩存單元的大小以及主機(jī)系統(tǒng)11所傳送的數(shù)據(jù)的大小。例如，在其他范例實(shí)施例中，緩沖存儲器508中緩存單元的個數(shù)可以多于或少于512個緩存單元的大小。此外，主機(jī)系統(tǒng)11例如是以4kb為單位(也稱為第二單位大小)來傳送或存取數(shù)據(jù)，而存儲器控制電路單元 404(或存儲器管理電路502)例如是以16kb為單位來傳送或存取數(shù)據(jù)(即，第一單位大小)。或者，在另一范例實(shí)施例中，主機(jī)系統(tǒng)11每次所傳送或存取的數(shù)據(jù)的大小也可以大于或小于4kb，而存儲器控制電路單元404(或存儲器管理電路502)每次所傳送或存取的數(shù)據(jù)的大小也可以大于或小于16kb。請再參照圖5，電源管理電路510是耦接至存儲器管理電路502并且用以控制存儲器存儲裝置10的電源。錯誤檢查與校正電路512是耦接至存儲器管理電路502并且用以執(zhí)行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲器管理電路502從主機(jī)系統(tǒng)11中接收到寫入指令時，錯誤檢查與校正電路512會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤檢查與校正碼(errorcheckingandcorrectingcode,ecccode)，并且存儲器管理電路502會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤檢查與校正碼寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406中。之后，當(dāng)存儲器管理電路502從可復(fù)寫式非揮發(fā)性存儲器模塊406中讀取數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應(yīng)的錯誤檢查與校正碼，并且錯誤檢查與校正電路512會依據(jù)此錯誤檢查與校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序。圖7a與圖7b是根據(jù)一范例實(shí)施例所示出的管理物理抹除單元的范例示意圖。必須了解的是，在此描述可復(fù)寫式非揮發(fā)性存儲器模塊406的物理抹除單元的運(yùn)作時，以“提取”、“分組”、“劃分”、“關(guān)聯(lián)”等詞來操作物理抹除單元是邏輯上的概念。也就是說，可復(fù)寫式非揮發(fā)性存儲器模塊的物理抹除單元的實(shí)際位置并未更動，而是邏輯上對可復(fù)寫式非揮發(fā)性存儲器模塊的物理抹除單元進(jìn)行操作。請參照圖7a，存儲器控制電路單元404(或存儲器管理電路502)會將物理抹除單元410(0)～410(n)邏輯地分組為數(shù)據(jù)區(qū)702、閑置區(qū)704、系統(tǒng)區(qū)706與取代區(qū)708。邏輯上屬于數(shù)據(jù)區(qū)702與閑置區(qū)704的物理抹除單元是用以存儲來自于主機(jī)系統(tǒng)11的數(shù)據(jù)。具體來說，數(shù)據(jù)區(qū)702的物理抹除單元是被視為已存儲數(shù)據(jù)的物理抹除單元，而閑置區(qū)704的物理抹除單元是用以替換數(shù)據(jù)區(qū)702的物理抹除單元。也就是說，當(dāng)從主機(jī)系統(tǒng)11接收到寫入指令與欲寫入的數(shù)據(jù)時，存儲器管理電路502會從閑置區(qū)704中提取物理抹除單元，并且將數(shù) 據(jù)寫入至所提取的物理抹除單元中，以替換數(shù)據(jù)區(qū)702的物理抹除單元。邏輯上屬于系統(tǒng)區(qū)706的物理抹除單元是用以記錄系統(tǒng)數(shù)據(jù)。例如，系統(tǒng)數(shù)據(jù)包括關(guān)于可復(fù)寫式非揮發(fā)性存儲器模塊的制造商與型號、可復(fù)寫式非揮發(fā)性存儲器模塊的物理抹除單元數(shù)、每一物理抹除單元的物理程序化單元數(shù)等。邏輯上屬于取代區(qū)708中的物理抹除單元是用在壞物理抹除單元取代程序，以取代損壞的物理抹除單元。具體來說，倘若取代區(qū)708中仍存有正常的物理抹除單元并且數(shù)據(jù)區(qū)702的物理抹除單元損壞時，存儲器管理電路502會從取代區(qū)708中提取正常的物理抹除單元來更換損壞的物理抹除單元。特別是，數(shù)據(jù)區(qū)702、閑置區(qū)704、系統(tǒng)區(qū)706與取代區(qū)708的物理抹除單元的數(shù)量會依據(jù)不同的存儲器規(guī)格而有所不同。此外，必須了解的是，在存儲器存儲裝置10的運(yùn)作中，物理抹除單元關(guān)聯(lián)至數(shù)據(jù)區(qū)702、閑置區(qū)704、系統(tǒng)區(qū)706與取代區(qū)708的分組關(guān)系會動態(tài)地變動。例如，當(dāng)閑置區(qū)704中的物理抹除單元損壞而被取代區(qū)708的物理抹除單元取代時，則原本取代區(qū)708的物理抹除單元會被關(guān)聯(lián)至閑置區(qū)704。請參照圖7b，如上所述，數(shù)據(jù)區(qū)702與閑置區(qū)704的物理抹除單元是以輪替方式來存儲主機(jī)系統(tǒng)11所寫入的數(shù)據(jù)。在本范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)會配置邏輯單元710(0)～710(d)給主機(jī)系統(tǒng)11，以映射至數(shù)據(jù)區(qū)702中部份的物理抹除單元414(0)～410(f-1)，以利于在以上述輪替方式來存儲數(shù)據(jù)的物理抹除單元中進(jìn)行數(shù)據(jù)存取。特別是，主機(jī)系統(tǒng)11會通過邏輯單元710(0)～710(d)來存取數(shù)據(jù)區(qū)702中的數(shù)據(jù)。此外，存儲器控制電路單元404(或存儲器管理電路502)會建立邏輯-物理映射表(logical-physicalmappingtable)，以記錄邏輯單元與物理抹除單元之間的映射關(guān)系。此邏輯-物理映射表還可以例如是記錄邏輯單元與物理程序化單元、邏輯程序單元與物理程序化單元及/或邏輯程序單元與物理抹除單元之間的映射關(guān)系等各種邏輯與物理的對應(yīng)關(guān)系，本發(fā)明不加以限制。在本范例實(shí)施例中，在主機(jī)系統(tǒng)11執(zhí)行寫入操作時，存儲器控制電路單元404(或存儲器管理電路502)會從閑置區(qū)704中提取物理抹除單元，并且將對應(yīng)此寫入操作的寫入數(shù)據(jù)直接寫入至所提取的物理抹除單元中，通過將此寫入操作所欲寫入的邏輯單元映射至所提取的物理抹除單元，以將從閑置區(qū) 704中所提取的物理抹除單元替換為數(shù)據(jù)區(qū)702的物理抹除單元。然而，本發(fā)明并不限于此，例如，在本發(fā)明另一范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)是將來自于主機(jī)系統(tǒng)11欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)先暫存在所提取的暫存物理抹除單元，并在進(jìn)行數(shù)據(jù)合并時，才將暫存物理抹除單元中的數(shù)據(jù)搬移至所寫入的邏輯單元所映射的物理抹除單元。在本發(fā)明又一范例實(shí)施例中，由于緩存單元610(0)～610(511)會用以暫存來自于主機(jī)系統(tǒng)11欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)與指令，或來自于可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)。因此，在主機(jī)系統(tǒng)11執(zhí)行寫入操作時，存儲器控制電路單元404(或存儲器管理電路502)也可以先將對應(yīng)此寫入操作的寫入數(shù)據(jù)暫存至緩沖存儲器508的緩存單元610(0)～610(511)中未被占用的緩存單元中。也就是說，閑置區(qū)704的物理抹除單元以及緩存單元610(0)～610(511)皆可用在存儲器存儲裝置10中存儲器控制電路單元404(或存儲器管理電路502)執(zhí)行前景工作或背景工作時數(shù)據(jù)的暫存區(qū)域。在此，來自主機(jī)系統(tǒng)11欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)屬于執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流，而執(zhí)行映射表存儲、垃圾收集(garbagecollection)或錯誤校正(errorcorrection)時寫入可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)屬于執(zhí)行背景工作所產(chǎn)生的數(shù)據(jù)流。本發(fā)明即是通過限制時間內(nèi)主機(jī)系統(tǒng)11寫入暫存物理抹除單元或緩存單元的數(shù)據(jù)量(例如，執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流)與限制時間內(nèi)從暫存物理抹除單元或緩存單元寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)量(例如，執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流與執(zhí)行背景工作所產(chǎn)生的數(shù)據(jù)流)以控制對存儲器存儲裝置10進(jìn)行數(shù)據(jù)傳輸與存取的速度及效能。請再參照圖4與圖5，為了避免存儲器存儲裝置10運(yùn)作時所造成的系統(tǒng)過熱現(xiàn)象，存儲器控制電路單元404(或存儲器管理電路502)會檢測存儲器存儲裝置10的溫度，以在存儲器存儲裝置10的溫度大于溫度閾值時，執(zhí)行控制數(shù)據(jù)傳輸速度與控制數(shù)據(jù)存取速度的操作。在此，所述存儲器存儲裝置10的溫度可以是存儲器控制電路單元404(或存儲器管理電路502)本身的溫度，ddrdram408的溫度，可復(fù)寫式非揮發(fā)性存儲器模塊406或者存儲器存儲裝置10整體的溫度。在本范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)會設(shè)定存儲器存儲裝置10的最高可容許溫度值與全速執(zhí)行速 度。一般而言，存儲器控制電路單元404(或存儲器管理電路502)可承受的最高溫度為120℃，當(dāng)存儲器控制電路單元404(或存儲器管理電路502)的溫度超過此可承受的最高溫度時，存儲器控制電路單元404(或存儲器管理電路502)可能會因過熱而停止運(yùn)作或燒毀，因而造成數(shù)據(jù)的遺失。在此例子中，是以檢測存儲器控制電路單元404(或存儲器管理電路502)本身的溫度為例進(jìn)行說明，因此，存儲器控制電路單元404(或存儲器管理電路502)會將存儲器存儲裝置10的最高可容許溫度值設(shè)為120℃。然而，本發(fā)明并不欲加以限制所述最高可容許溫度值，例如，所述最高可容許溫度值可以是根據(jù)存儲器存儲裝置10出廠時的技術(shù)規(guī)格來設(shè)定，也可以是根據(jù)存儲器存儲裝置10的執(zhí)行效能而被設(shè)定。此外，在一般情況下(即，存儲器控制電路單元404(或存儲器管理電路502)的溫度未達(dá)溫度閾值時)，存儲器控制電路單元404(或存儲器管理電路502)是以此全速執(zhí)行速度進(jìn)行數(shù)據(jù)的寫入與讀取，例如，存儲器控制電路單元404(或存儲器管理電路502)是將存儲器存儲裝置10的全速執(zhí)行速度設(shè)為每秒1400百萬位元(mb/sec)。然而，本發(fā)明并不限于此，例如，存儲器控制電路單元404(或存儲器管理電路502)可根據(jù)存儲器存儲裝置10整體的實(shí)際運(yùn)作情況，而將存儲器存儲裝置10的全速執(zhí)行速度設(shè)為大于1400mb/sec或小于1400mb/sec。溫度閾值用以作為存儲器控制電路單元404(或存儲器管理電路502)判斷存儲器存儲裝置10的溫度是否過熱的依據(jù)，在本范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)與ddrdram408有各自可承受的最高溫度，例如，存儲器控制電路單元404(或存儲器管理電路502)可承受的最高溫度為120℃，而ddrdram408可承受的最高溫度為90℃，由于ddrdram408可承受的最高溫度較存儲器控制電路單元404(或存儲器管理電路502)低，因此，在比較存儲器控制電路單元404(或存儲器管理電路502)的溫度與溫度閾值的操作中，溫度閾值是設(shè)為80℃，以避免在存儲器控制電路單元404(或存儲器管理電路502)的溫度大于溫度閾值時，ddrdram408的溫度已超過其可承受的最高溫度(即，90℃)。例如，當(dāng)存儲器控制電路單元404(或存儲器管理電路502)的溫度達(dá)到100℃時，ddrdram408的溫度可能已超過80℃(即，接近其可承受的最高溫度)，因此，將溫度閾值設(shè)為80℃，可在 存儲器控制電路單元404(或存儲器管理電路502)的溫度與ddrdram408的溫度尚未達(dá)到各自可承受的最高溫度前，進(jìn)行數(shù)據(jù)傳輸速度控制、存取速度控制與降溫的操作，以避免存儲器存儲裝置10運(yùn)作時所造成的系統(tǒng)過熱現(xiàn)象。值得注意的是，本發(fā)明是根據(jù)實(shí)際檢測的存儲器控制電路單元404(或存儲器管理電路502)的溫度與ddrdram408的溫度來設(shè)定所述溫度閾值，且本發(fā)明并不限制溫度閾值的大小，例如，在其他范例實(shí)施例中，溫度閾值可被設(shè)定為大于80℃或小于80℃。在本發(fā)明范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)會判斷存儲器存儲裝置10的溫度(例如，存儲器控制電路單元404(或存儲器管理電路502)本身的溫度)是否大于溫度閾值，倘若存儲器控制電路單元404(或存儲器管理電路502)的溫度非大于溫度閾值時，存儲器控制電路單元404(或存儲器管理電路502)是以上述全速執(zhí)行速度進(jìn)行數(shù)據(jù)的寫入與讀取。反之，倘若存儲器控制電路單元404(或存儲器管理電路502)的溫度大于溫度閾值時，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)全速執(zhí)行速度計算最高可容許溫度值與溫度閾值之間每一單位溫度所對應(yīng)的延遲速度計數(shù)值，以進(jìn)一步根據(jù)所計算的延遲速度計數(shù)值執(zhí)行數(shù)據(jù)傳輸速度控制、存取速度控制與降溫的操作。具體而言，延遲速度計數(shù)值用以作為存儲器控制電路單元404(或存儲器管理電路502)降低數(shù)據(jù)傳輸速度與存取速度的依據(jù)，例如，存儲器控制電路單元404(或存儲器管理電路502)是根據(jù)最高可容許溫度值與溫度閾值之間的差值(也稱為第一溫度差值)，將全速執(zhí)行速度劃分為多個延遲速度等分，在最高可容許溫度值為120℃，溫度閾值為80℃且全速執(zhí)行速度為1400mb/sec的例子中，每一個延遲速度等分的大小即為35mb/sec(即，1400/(120℃-80℃))，而存儲器控制電路單元404(或存儲器管理電路502)會將延遲速度計數(shù)值設(shè)為35mb/sec。如此一來，在存儲器控制電路單元404(或存儲器管理電路502)的溫度超過溫度閾值(即，80℃)且存儲器控制電路單元404(或存儲器管理電路502)的溫度每上升1℃時，存儲器控制電路單元404(或存儲器管理電路502)會以延遲速度計數(shù)值為依據(jù)將存儲器控制電路單元404(或存儲器管理電路502)的目前執(zhí)行速度降低35mb/sec。值得注意的是，本發(fā)明并不加以限制計算延遲速度計數(shù)值方法或延遲速度計數(shù)值大小，例如，在本法明另一范例實(shí)施例中，延遲速度計數(shù)值可根據(jù)需求而被設(shè)為大于 35mb/sec或小于35mb/sec。更詳細(xì)地說，在處理執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流的例子中，當(dāng)主機(jī)系統(tǒng)11執(zhí)行寫入操作以寫入數(shù)據(jù)(也稱為第一數(shù)據(jù))時，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)上述延遲速度計數(shù)值在一段延遲時間(也稱為第三延遲時間)之內(nèi)從主機(jī)系統(tǒng)11接收第一數(shù)據(jù)，以及根據(jù)上述延遲速度計數(shù)值在另一段延遲時間(也稱為第一延遲時間)之內(nèi)，發(fā)送寫入指令序列(也稱為第一寫入指令序列)以指示將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406。由于在主機(jī)系統(tǒng)11執(zhí)行寫入操作時，存儲器控制電路單元404(或存儲器管理電路502)會將對應(yīng)此寫入操作的寫入數(shù)據(jù)暫存至閑置區(qū)704的物理抹除單元或緩沖存儲器508的緩存單元610(0)～610(511)中未被占用的緩存單元中。因此，當(dāng)寫入數(shù)據(jù)順利地暫存至閑置區(qū)704的物理抹除單元或緩沖存儲器508后，存儲器控制電路單元404(或存儲器管理電路502)會發(fā)送一個確認(rèn)訊息給主機(jī)系統(tǒng)11，以通知主機(jī)系統(tǒng)11此寫入操作已完成。換言之，上述第三延遲時間即為從主機(jī)系統(tǒng)11開始傳送對應(yīng)寫入操作的所有寫入數(shù)據(jù)至存儲器存儲裝置10到存儲器控制電路單元404(或存儲器管理電路502)發(fā)送至少一個確認(rèn)訊息給主機(jī)系統(tǒng)11的總時間；而第一延遲時間即為存儲器控制電路單元404(或存儲器管理電路502)將對應(yīng)寫入操作的所有寫入數(shù)據(jù)從閑置區(qū)704的物理抹除單元或緩存單元中寫入可復(fù)寫式非揮發(fā)性存儲器模塊406中的總時間。舉例而言，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)所檢測到的存儲器控制電路單元404(或存儲器管理電路502)的溫度與溫度閾值之間的差值(也稱為第二溫度差值)以及延遲速度計數(shù)值來獲得目標(biāo)存取速度。在此假設(shè)所檢測到的存儲器控制電路單元404(或存儲器管理電路502)的溫度為90℃，而溫度閾值與延遲速度計數(shù)值分別為80℃與35mb/sec，由于在存儲器控制電路單元404(或存儲器管理電路502)的溫度超過溫度閾值(即，80℃)且存儲器控制電路單元404(或存儲器管理電路502)的溫度每上升1℃時，存儲器控制電路單元404(或存儲器管理電路502)會將其目前執(zhí)行速度降低35mb/sec，因此，存儲器控制電路單元404(或存儲器管理電路502)會判斷其需將目前執(zhí)行速度共降低350mb/sec(即，(90℃-80℃)*35mb/sec)。在存儲器控制電路單元404(或存儲器管理電路502)的目前執(zhí)行速度為全速執(zhí)行速度 (即，1400mb/sec)的狀態(tài)下，存儲器控制電路單元404(或存儲器管理電路502)會進(jìn)一步獲得目標(biāo)存取速度為1050mb/sec(即，1400mb/sec-350mb/sec)。接著，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)目標(biāo)存取速度(即，1050mb/sec)與每一個部分的第一數(shù)據(jù)的大小，計算對應(yīng)每一個部分的第一數(shù)據(jù)的延遲時間(也稱為第四延遲時間)。例如，第四延遲時間即為主機(jī)系統(tǒng)11開始傳送對應(yīng)寫入操作的寫入指令與一個大小為4kb的寫入數(shù)據(jù)至存儲器存儲裝置10到存儲器控制電路單元404(或存儲器管理電路502)發(fā)送一個確認(rèn)訊息給主機(jī)系統(tǒng)11的時間。換言之，存儲器控制電路單元404(或存儲器管理電路502)會計算主機(jī)系統(tǒng)11傳送一個大小為4kb的部分的第一數(shù)據(jù)至存儲器存儲裝置10，且存儲器控制電路單元404(或存儲器管理電路502)將一個部分的第一數(shù)據(jù)暫存至緩沖存儲器508的緩存單元后，直到主機(jī)系統(tǒng)11接收到存儲器控制電路單元404(或存儲器管理電路502)所發(fā)送的一個確認(rèn)訊息所需要的時間，以使得存儲器控制電路單元404(或存儲器管理電路502)能以此目標(biāo)存取速度進(jìn)行屬于執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流的寫入操作。在此，存儲器控制電路單元404(或存儲器管理電路502)所計算的對應(yīng)每一個部分的第一數(shù)據(jù)的第四延遲時間為3.9(微秒)(即，(4*1024)/1050)，也就是說，存儲器控制電路單元404(或存儲器管理電路502)每接收一個部分的第一數(shù)據(jù)后，其會在此3.9內(nèi)暫存此一個部分的第一數(shù)據(jù)至所提取的暫存物理抹除單元或緩存單元之中未被占用的一個緩存單元，并發(fā)送一個確認(rèn)訊息至主機(jī)系統(tǒng)11。倘若主機(jī)系統(tǒng)11所傳送的欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的部分的第一數(shù)據(jù)不只一個，則存儲器控制電路單元404(或存儲器管理電路502)會依序地在上述第四延遲時間內(nèi)將每一個部分的第一數(shù)據(jù)暫存至緩存單元中，亦即，每隔3.9將一個部分的第一數(shù)據(jù)暫存至?xí)捍嫖锢砟ǔ龁卧蚓彺鎲卧?，以使得存儲器控制電路單?04(或存儲器管理電路502)在第三延遲時間之內(nèi)以1050mb/sec進(jìn)行屬于執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流的寫入操作，以達(dá)到降溫的效果。圖8是根據(jù)一范例實(shí)施例所示出的對存儲器存儲裝置進(jìn)行數(shù)據(jù)存取速度控制的溫度與速度的關(guān)系的范例示意圖。請參照圖8，在上述存儲器控制電路單元404(或存儲器管理電路502)以1050mb/sec進(jìn)行屬于執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流的寫入操作的例子中，通 過每隔第四延遲時間依序地將一個部分的第一數(shù)據(jù)暫存至?xí)捍嫖锢砟ǔ龁卧蚓彺鎲卧械牟僮?，可使得存儲器控制電路單?04(或存儲器管理電路502)處理前景工作所產(chǎn)生的數(shù)據(jù)流的速度由全速執(zhí)行速度(即，1400mb/sec)降為目標(biāo)執(zhí)行速度(即，1050mb/sec)，由此存儲器控制電路單元404(或存儲器管理電路502)的目前溫度(即，90℃)不會再持續(xù)上升。此時，倘若主機(jī)系統(tǒng)11不再持續(xù)地寫入數(shù)據(jù)，則存儲器控制電路單元404(或存儲器管理電路502)會將處理前景工作所產(chǎn)生的數(shù)據(jù)流的速度設(shè)定回全速執(zhí)行速度。之后，倘若主機(jī)系統(tǒng)11開始對存儲器存儲裝置10寫入數(shù)據(jù)，則存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)所檢測的其本身的溫度與溫度閾值來決定以全速執(zhí)行速度處理前景工作所產(chǎn)生的數(shù)據(jù)流，或者執(zhí)行數(shù)據(jù)傳輸與存取速度控制的操作。在存儲器控制電路單元404(或存儲器管理電路502)依序地將從主機(jī)系統(tǒng)11所接收的大小為4kb的多個部分的第一數(shù)據(jù)寫入多個緩存單元后，存儲器控制電路單元404(或存儲器管理電路502)會將多個部分的第一數(shù)據(jù)傳送至快速轉(zhuǎn)譯層(flashtranslationlayer,ftl)。具體而言，快速轉(zhuǎn)譯層在主機(jī)系統(tǒng)11的檔案系統(tǒng)與可復(fù)寫式非揮發(fā)性存儲器模塊406之間提供一個寫入與抹除的操作接口。例如，快速轉(zhuǎn)譯層是通過在主機(jī)系統(tǒng)11的作業(yè)系統(tǒng)與存儲器存儲裝置10之間的控制器所形成，在可復(fù)寫式非揮發(fā)性存儲器模塊406的寫入操作中，快速轉(zhuǎn)譯層可將由主機(jī)系統(tǒng)11之檔案系統(tǒng)產(chǎn)生的邏輯單元映射在可復(fù)寫式非揮發(fā)性存儲器模塊406的物理抹除單元上。在本范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)是以16kb為單位來傳送或存取數(shù)據(jù)，而此大小即為可復(fù)寫式非揮發(fā)性存儲器的一個物理程序化單元的大小(即，第一單位大小)，據(jù)此，存儲器控制電路單元404(或存儲器管理電路502)是將每四個部分的第一數(shù)據(jù)組成一個大小為16kb的數(shù)據(jù)組，并且將此大小為16kb的數(shù)據(jù)組傳送至可復(fù)寫式非揮發(fā)性存儲器模塊406以將其程序并寫入可復(fù)寫式非揮發(fā)性存儲器模塊406中。在本發(fā)明范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)除了通過降低處理來自主機(jī)系統(tǒng)11寫入至緩存單元的第一數(shù)據(jù)的匯流排頻寬以達(dá)到降溫與降速之外，存儲器控制電路單元404(或存儲器管理電路502)會更進(jìn)一步地控制暫存物理抹除單元或緩存單元中的多個部分的第一數(shù)據(jù)寫 入至可復(fù)寫式非揮發(fā)性存儲器模塊406中的寫入速度。具體而言，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)存儲器存儲裝置10傳送或存取數(shù)據(jù)的第一單位大小(即，一個物理程序化單元的大小)，分別將來自主機(jī)系統(tǒng)11的多個部分的第一數(shù)據(jù)組成多筆第一數(shù)據(jù)組，例如，每四個部分的第一數(shù)據(jù)會被組成一筆第一數(shù)據(jù)組，換言之，一筆第一數(shù)據(jù)組的大小等于16kb。類似地，在本范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)其最高可容許溫度值“120℃”，溫度閾值“80℃”，所檢測的存儲器控制電路單元404(或存儲器管理電路502)的溫度“90℃”以及全速執(zhí)行速度“1400mb/sec”，獲得延遲速度計數(shù)值“35mb/sec”以及目標(biāo)存取速度“1050mb/sec”。接著，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)目標(biāo)存取速度(即，1050mb/sec)與每一筆第一數(shù)據(jù)組的大小(即，一個物理程序化單元的大小)，計算對應(yīng)每一筆第一數(shù)據(jù)組的延遲時間(也稱為第二延遲時間)。換言之，存儲器控制電路單元404(或存儲器管理電路502)會計算存儲器控制電路單元404(或存儲器管理電路502)將一筆第一數(shù)據(jù)組程序至可復(fù)寫式非揮發(fā)性存儲器模塊406所需要的時間，以使得存儲器控制電路單元404(或存儲器管理電路502)能以上述目標(biāo)存取速度進(jìn)行屬于執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流的寫入操作。在此，存儲器控制電路單元404(或存儲器管理電路502)所計算的對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間為15.6(微秒)(即，(16*1024)/1050)，也就是說，存儲器控制電路單元404(或存儲器管理電路502)會依序地在上述對應(yīng)每一筆第一數(shù)據(jù)組的第二延遲時間內(nèi)，發(fā)送第一寫入指令序列以指示將每一筆第一數(shù)據(jù)組寫入可復(fù)寫式非揮發(fā)性存儲器模塊406中。例如，存儲器控制電路單元404(或存儲器管理電路502)會從可復(fù)寫式非揮發(fā)性存儲器模塊406的閑置區(qū)704提取一個物理抹除單元(也稱為第一閑置物理抹除單元)并在15.6內(nèi)將一筆第一數(shù)據(jù)組寫入此第一閑置物理抹除單元，亦即，每隔15.6將一筆第一數(shù)據(jù)組程序至可復(fù)寫式非揮發(fā)性存儲器模塊406中。如此一來，不僅降低存儲器存儲裝置10的上層處理來自主機(jī)系統(tǒng)11寫入至緩存單元的第一數(shù)據(jù)的匯流排頻寬，也降低存儲器存儲裝置10的底層處理從暫存物理抹除單元或緩存單元寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的第一數(shù)據(jù)組的匯流排頻寬，通過對上述上層與底層的數(shù)據(jù)傳輸與存取速度的控制，可有效地達(dá)到整體的降溫效果。值得一提的是，在存儲器控制電路單元404(或存儲器管理電路502)執(zhí)行前景工作時，也可同時地執(zhí)行背景工作，例如，在存儲器控制電路單元404(或存儲器管理電路502)處理來自主機(jī)系統(tǒng)11欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)的同時，存儲器控制電路單元404(或存儲器管理電路502)也可能正在執(zhí)行垃圾收集程序等背景工作，以釋放出多余的存儲器空間。換言之，在存儲器控制電路單元404(或存儲器管理電路502)的溫度已超過溫度閾值時，若僅對執(zhí)行前景工作所產(chǎn)生的數(shù)據(jù)流進(jìn)行數(shù)據(jù)傳輸與存取速度的控制，背景工作所產(chǎn)生的數(shù)據(jù)流仍可能會在底層以全速執(zhí)行速度不斷地寫入可復(fù)寫式非揮發(fā)性存儲器模塊406，進(jìn)而影響存儲器存儲裝置10的溫度且無法有效地對存儲器存儲裝置10進(jìn)行降溫。有鑒于此，在本發(fā)明另一范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)會考慮執(zhí)行背景工作所產(chǎn)生的數(shù)據(jù)流從緩存單元寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406時的執(zhí)行速度。具體而言，存儲器控制電路單元404(或存儲器管理電路502)執(zhí)行垃圾收集程序時，會從數(shù)據(jù)區(qū)702的物理抹除單元中選取一個或多個物理抹除單元(也稱為第一物理抹除單元)，以從此一個或多個第一物理抹除單元所存儲的數(shù)據(jù)中復(fù)制有效數(shù)據(jù)，并根據(jù)第一單位大小(即，一個物理程序化單元的大小，例如，16kb)，將此些有效數(shù)據(jù)組成多筆數(shù)據(jù)組(也稱為第二數(shù)據(jù)組)，例如，一筆第二數(shù)據(jù)組的大小等于16kb。接著，存儲器控制電路單元404(或存儲器管理電路502)會復(fù)制并暫存每一筆第二數(shù)據(jù)組至所提取的閑置區(qū)704中的暫存物理抹除單元或緩存單元之中未被占用的緩存單元內(nèi)。在此，存儲器控制電路單元404(或存儲器管理電路502)獲得延遲速度計數(shù)值與目標(biāo)存取速度的步驟是相同于前述范例實(shí)施例中的運(yùn)算操作，在此不再重述。例如，存儲器控制電路單元404(或存儲器管理電路502)根據(jù)其最高可容許溫度值“120℃”，溫度閾值“80℃”，所檢測的存儲器控制電路單元404(或存儲器管理電路502)的溫度“90℃”以及全速執(zhí)行速度“1400mb/sec”，即可獲得延遲速度計數(shù)值“35mb/sec”以及目標(biāo)存取速度“1050mb/sec”。之后，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)目標(biāo)存取速度(即，1050mb/sec)與每一筆第二數(shù)據(jù)組的大小(即，一個物理程序化單元的大小)，計算對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間。亦即，存儲器控制電 路單元404(或存儲器管理電路502)會計算存儲器控制電路單元404(或存儲器管理電路502)將一筆第二數(shù)據(jù)組程序至可復(fù)寫式非揮發(fā)性存儲器模塊406所需要的時間，以使得存儲器控制電路單元404(或存儲器管理電路502)也能以上述目標(biāo)存取速度進(jìn)行屬于執(zhí)行背景工作所產(chǎn)生的數(shù)據(jù)流的寫入操作。類似地，存儲器控制電路單元404(或存儲器管理電路502)所計算的對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間為15.6(微秒)(即，(16*1024)/1050)，也就是說，存儲器控制電路單元404(或存儲器管理電路502)會依序地在上述對應(yīng)每一筆第二數(shù)據(jù)組的第二延遲時間內(nèi)，發(fā)送寫入指令序列(也稱為第二寫入指令序列)以指示將每一筆第二數(shù)據(jù)組寫入可復(fù)寫式非揮發(fā)性存儲器模塊406中。例如，存儲器控制電路單元404(或存儲器管理電路502)會在15.6內(nèi)將存儲在暫存物理抹除單元或緩存單元中的一筆第二數(shù)據(jù)組寫入至一個回收物理抹除單元，亦即，每隔15.6將一筆第二數(shù)據(jù)組程序至可復(fù)寫式非揮發(fā)性存儲器模塊406中。在此，回收物理抹除單元例如是從閑置區(qū)704中所提取的一個物理抹除單元(也稱為第二閑置物理抹除單元)。在將所復(fù)制的有效數(shù)據(jù)寫入至第二閑置物理抹除單元之后，存儲器控制電路單元404(或存儲器管理電路502)會抹除第一物理抹除單元。如此一來，通過本發(fā)明范例實(shí)施例的數(shù)據(jù)傳輸及存取速度控制的方法，不僅降低在存儲器存儲裝置10的上層與底層處理來自主機(jī)系統(tǒng)11欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的前景數(shù)據(jù)的匯流排頻寬，也降低在存儲器存儲裝置10的底層處理從緩存單元寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的背景數(shù)據(jù)的匯流排頻寬，通過對上述前景數(shù)據(jù)與背景數(shù)據(jù)的傳輸速度與存取速度的控制，可確保存儲器存儲裝置10的產(chǎn)熱與散熱確實(shí)達(dá)到穩(wěn)定狀態(tài)。特別是，本發(fā)明并不加以限制存儲器控制電路單元404(或存儲器管理電路502)執(zhí)行垃圾收集程序的時間點(diǎn)，例如，存儲器控制電路單元404(或存儲器管理電路502)會判斷物理抹除單元中的可用物理抹除單元是否小于一預(yù)定可用數(shù)目，并且在物理抹除單元中的可用物理抹除單元小于此預(yù)定可用數(shù)目時，才執(zhí)行垃圾收集程序的運(yùn)作?；蛘?，在另一范例實(shí)施例中，存儲器控制電路單元404(或存儲器管理電路502)會每隔一固定的時間執(zhí)行進(jìn)行垃圾收集程序的運(yùn)作。由于存儲器控制電路單元404(或存儲器管理電路502)可以是在寫入來自主機(jī)系統(tǒng)11的第一數(shù)據(jù)至所提取的第一閑置物理抹除單元時，同步 執(zhí)行此垃圾收集程序。因此，上述第一物理抹除單元不包括目前被作為用以寫入來自主機(jī)系統(tǒng)11的數(shù)據(jù)的第一閑置物理抹除單元。此外，第一物理抹除單元也不包括目前被作為回收物理抹除單元的第二閑置物理抹除單元，且所述第一閑置物理抹除單元也不同于所述第二閑置物理抹除單元。值的一提的是，上述范例實(shí)施例皆是以全速執(zhí)行速度計算最高可容許溫度值與溫度閾值之間每一單位溫度所對應(yīng)的延遲速度計數(shù)值，以進(jìn)一步根據(jù)所計算的延遲速度計數(shù)值執(zhí)行數(shù)據(jù)傳輸速度控制、存取速度控制與降溫的操作。然而，本發(fā)明并不限于此。在本發(fā)明另一范例實(shí)施例中，也可根據(jù)不同的需求，直接設(shè)定延遲速度計數(shù)值的大小，以更快的達(dá)到降溫效果或者減緩升溫的速度，例如，欲更快的達(dá)到降溫效果時可將延遲速度計數(shù)值設(shè)定為50mb/sec。換言之，在所檢測到的存儲器控制電路單元404(或存儲器管理電路502)的溫度為90℃，而溫度閾值為80℃的例子中，存儲器控制電路單元404(或存儲器管理電路502)的溫度每上升1℃時，存儲器控制電路單元404(或存儲器管理電路502)會將其目前執(zhí)行速度降低50mb/sec，因此，存儲器控制電路單元404(或存儲器管理電路502)會判斷其需將目前執(zhí)行速度共降低500mb/sec(即，(90℃-80℃)*50mb/sec)。在存儲器控制電路單元404(或存儲器管理電路502)的目前執(zhí)行速度為全速執(zhí)行速度(即，1400mb/sec)的狀態(tài)下，存儲器控制電路單元404(或存儲器管理電路502)會獲得目標(biāo)存取速度為900mb/sec(即，1400mb/sec-500mb/sec)。也就是說，目標(biāo)存取速度的大小取決于根據(jù)所欲達(dá)到的降溫效果所設(shè)定的延遲速度計數(shù)值，由此可更彈性地根據(jù)需求來達(dá)成不同的降溫效果。類似地，在取得目標(biāo)存取速度之后，即可根據(jù)目標(biāo)存取速度以及上層數(shù)據(jù)與底層數(shù)據(jù)傳輸?shù)膯挝淮笮。M(jìn)而分別獲得傳輸上層與底層的數(shù)據(jù)的延遲時間以有效地達(dá)到整體的降溫。圖9是根據(jù)本發(fā)明的一范例實(shí)施例所示出的數(shù)據(jù)傳輸方法的流程圖。請參照圖9，在步驟s901中，存儲器控制電路單元404(或存儲器管理電路502)會檢測存儲器存儲裝置10的溫度。在步驟s903中，存儲器控制電路單元404(或存儲器管理電路502)會判斷存儲器存儲裝置10的溫度是否大于溫度閾值。在步驟s905中，倘若存儲器存儲裝置的溫度大于溫度閾值時，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)一單位溫度所對應(yīng)的延遲速度 計數(shù)值在第一延遲時間之內(nèi)將第一數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊。然而，圖9中各步驟已詳細(xì)說明如上，在此便不再贅述。值得注意的是，圖9中各步驟可以實(shí)作為多個程序碼或是電路，本發(fā)明不加以限制。此外，圖9的方法可以搭配以上范例實(shí)施例使用，也可以單獨(dú)使用，本發(fā)明不加以限制。綜上所述，本發(fā)明范例實(shí)施例的數(shù)據(jù)傳輸方法、存儲器控制電路單元與存儲器存儲裝置會在存儲器存儲裝置的溫度達(dá)到溫度閾值時，通過在存儲器存儲裝置的上層與底層控制處理來自主機(jī)系統(tǒng)欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊的數(shù)據(jù)流的傳輸速度與存取速度，由此降低處理前景數(shù)據(jù)的匯流排頻寬，進(jìn)而避免存儲器存儲裝置運(yùn)作時快速且大量寫入數(shù)據(jù)所造成的系統(tǒng)過熱現(xiàn)象。此外，本范例實(shí)施例的數(shù)據(jù)傳輸方法可更在存儲器存儲裝置的底層控制執(zhí)行垃圾收集程序等背景工作所產(chǎn)生的數(shù)據(jù)流的存取速度，如此一來，在兼顧前景數(shù)據(jù)與背景數(shù)據(jù)的傳輸速度與存取速度的情況下，可確保存儲器存儲裝置的產(chǎn)熱與散熱確實(shí)達(dá)到穩(wěn)定狀態(tài)，進(jìn)而提升數(shù)據(jù)傳輸速率以及數(shù)據(jù)存取效能。最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。當(dāng)前第1頁12當(dāng)前第1頁12